CN113299754A - 一种功率开关器件结构及其制作方法 - Google Patents

一种功率开关器件结构及其制作方法 Download PDF

Info

Publication number
CN113299754A
CN113299754A CN202110383111.5A CN202110383111A CN113299754A CN 113299754 A CN113299754 A CN 113299754A CN 202110383111 A CN202110383111 A CN 202110383111A CN 113299754 A CN113299754 A CN 113299754A
Authority
CN
China
Prior art keywords
layer
gate
contact hole
control gate
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110383111.5A
Other languages
English (en)
Inventor
郭亮良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaoxin Microelectronics Technology Shanghai Co ltd
Original Assignee
Yaoxin Microelectronics Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaoxin Microelectronics Technology Shanghai Co ltd filed Critical Yaoxin Microelectronics Technology Shanghai Co ltd
Priority to CN202110383111.5A priority Critical patent/CN113299754A/zh
Publication of CN113299754A publication Critical patent/CN113299754A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种功率开关器件结构及其制作方法，该功率开关器件结构包括漏极层、衬底、第一导电类型外延层、层间介质层、源极层及栅极层，其中外延层中含有栅极沟槽与耐压沟槽；所述栅极沟槽中的第一控制栅层与第二控制栅层电连接至所述栅极层，屏蔽栅层、第二导电类型体区及第一导电类型源区电连接至所述源极层，所述耐压沟槽中的第一导电层、第二导电层、第三导电层、所述耐压沟槽左侧第二导电类型体区及所述耐压结构右侧的第二导电类型体区电连接至所述源极层。本发明的功率开关器件结构中的沟槽栅结构能够降低栅漏电容Cgd，耐压结构能够增大漏源电容Cds及增强器件的耐压能力，进而有效的提高了功率开关器件的抗漏极电压震荡能力和耐压能力。

Description

一种功率开关器件结构及其制作方法
技术领域
本发明属于半导体器件领域，涉及一种功率开关器件结构及其制作方法。
背景技术
在功率应用场合，金属氧化物半导体场效应晶体管(MOSFET)作为开关管得到了广泛应用，现有的常用技术是沟槽式结构，该结构在降低导通电阻的同时具有较高的击穿电压，但存在栅漏电容过大导致的动态损耗较大的问题；分裂栅沟槽式(Spilt Gate Trench，简称SGT)金属氧化物半导体场效应晶体管器件将普通沟槽式金属氧化物半导体场效应晶体管的沟槽型栅极通过介质隔离分离为两个栅极，通过左右结构或上下结构将其中一个栅极与源极电位相连，减少栅漏交叠面积来达到降低米勒电容Cgd，提高器件开关速度，达到降低器件动态损耗的目的。因此，分裂栅沟槽式金属氧化物半导体场效应晶体管器件在中低压应用场合得到了广泛的应用。但是，目前多数分裂栅沟槽式金属氧化物半导体场效应晶体管器件由于抗漏极电压震荡的能力和耐压能力的限制，在高速开关应用场合容易发生失效，从而影响电器的正常运行。
因此，在半导体设计及制造领域急需开发出一款抗漏极电压震荡的能力强和耐压能力高的功率开关器件。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种功率开关器件结构及其制作方法，用于解决现有技术中功率开关器件的抗漏极电压震荡能力弱，耐高压能力差的问题。
为了实现上述目的及其他相关目的，本发明提供了一种功率开关器件结构，所述功率开关器件包括：
叠层结构，包括在垂直方向上依次堆叠的漏极层、衬底、第一导电类型外延层、层间介质层、源极层及栅极层；
沟槽栅结构，包括栅极沟槽及位于所述栅极沟槽中的场板、第一控制栅层、第二控制栅层、屏蔽栅层、第一栅介质层及第二栅介质层，其中，所述栅极沟槽自所述外延层顶面开口，并往所述外延层的底面方向延伸，但未贯穿所述外延层的底面；所述场板位于所述栅极沟槽底部；所述第一控制栅层、所述第二控制栅层及所述屏蔽栅层均位于所述场板上方，且所述屏蔽栅层在水平方向上位于所述第一控制栅层与所述第二控制栅层之间，所述第一控制栅层与所述第二控制栅层的底面均高于所述屏蔽栅的底面，所述第一控制栅层与所述第二控制栅层分别通过第一接触孔与第二接触孔电连接至所述栅极层，所述屏蔽栅层通过第三接触孔电连接至所述源极层；所述第一栅介质层包围所述第一控制栅层的侧面与底部，所述第二栅介质层包围所述第二控制栅层的侧面与底部；
第二导电类型体区，位于所述外延层的顶部并分布于所述沟槽栅结构左右两侧，且所述体区的底面不低于所述第一控制栅层及第二控制栅层的底面；
第一导电类型源区，位于所述体区的顶部并通过第四接触孔电连接至所述源极层，且所述源区的底面不低于所述底面。
可选地，所述第一控制栅层的材质包括多晶硅，所述第二控制栅层的材质包括多晶硅，所述屏蔽栅层的材质包括多晶硅。
可选地，所述第四接触孔在垂直方向上贯穿所述源区，并往下延伸至所述体区中。
可选地，所述功率开关器件结构还包括耐压结构，所述耐压结构包括耐压沟槽及位于所述耐压沟槽中的绝缘层、第一导电层、第二导电层、第三导电层、第一隔离层及第二隔离层，所述体区还分布于所述耐压沟槽两侧，其中，所述体区分布于所述耐压沟槽两侧的部分作为所述耐压结构的组成部分，所述耐压沟槽自所述外延层顶面开口，并往所述外延层的底面方向延伸，但未贯穿所述外延层的底面，所述耐压沟槽在水平方向上与所述栅极沟槽间隔预设距离；所述绝缘层位于所述耐压沟槽底部；所述第一导电层、所述第二导电层及所述第三导电层均位于所述绝缘层上方，且所述第三导电层在水平方向上位于所述第一导电层与所述第二导电层之间，所述第一导电层与所述第二导电层的底面均高于所述第三导电层的底面；所述第一导电层、所述第二导电层及所述第三导电层分别通过第五接触孔、第六接触孔及第七接触孔电连接至所述源极层；所述第一隔离层包围所述第一导电层的侧面与底部，所述第二隔离层包围所述第二导电层的侧面与底部。
可选地，所述体区还分布于所述耐压结构的两侧，且所述体区分布于所述耐压结构两侧的部分不设有所述源区，，所述体区的底面不低于所述第一导电层及所述第二导电层的底面，所述体区分布于所述耐压结构两侧的部分分别通过第八接触孔与第九接触孔电连接至所述源极层。
可选地，所述第一导电层的材质包括多晶硅，所述第二导电层的材质包括多晶硅，所述第三导电层的材质包括多晶硅。
可选地，所述第一导电类型为N型，所述第二导电类型为P型。
本发明还提供了一种功率开关器件结构的制作方法，包括以下步骤：提供一衬底，形成第一导电类型外延层于所述衬底上；
形成沟槽栅结构，所述沟槽栅结构包括栅极沟槽及位于所述栅极沟槽中的场板、第一控制栅层、第二控制栅层、屏蔽栅层、第一栅介质层及第二栅介质层，其中，所述栅极沟槽自所述外延层顶面开口，并往所述外延层的底面方向延伸，但未贯穿所述外延层的底面；所述场板位于所述栅极沟槽底部；所述第一控制栅层、所述第二控制栅层及所述屏蔽栅层均位于所述场板上方，且所述屏蔽栅层在水平方向上位于所述第一控制栅层与所述第二控制栅层之间，所述第一控制栅层与所述第二控制栅层的底面均高于所述屏蔽栅的底面，所述第一栅介质层包围所述第一控制栅层的侧面与底部，所述第二栅介质层包围所述第二控制栅层的侧面与底部；
形成第二导电类型体区于所述外延层的顶部，且所述体区的底面不低于所述第一控制栅层及第二控制栅层的底面，所述体区分布于所述栅极沟槽左右两侧；
形成第一导电类型源区于所述体区的顶部；
依次形成层间介质层、源极层及栅极层于所述外延层上，并形成在垂直方向上贯穿所述层间介质层的第一接触孔、第二接触孔、第三接触孔及第四接触孔，所述层间介质层覆盖所述外延层的上表面及所述沟槽栅结构，所述第一控制栅层与所述第二控制栅层分别通过第一接触孔与第二接触孔电连接至所述栅极层，所述屏蔽栅层通过第三接触孔电连接至所述源极层；所述源区通过第四接触孔电连接至所述源极层。
可选地，形成所述沟槽栅结构包括：
形成所述栅极沟槽于所述外延层中；
形成场板材料层，所述场板材料层覆盖所述外延层的上表面及所述栅极沟槽的内壁，但未填充满所述栅极沟槽；
形成第一导电材料层，所述第一导电材料层覆盖所述场板材料层，并填充进所述栅极沟槽中；
去除所述第一导电材料层位于所述栅极沟槽外的部分，使所述第一导电材料层剩余部分与所述外延层的上表面平齐，所述第一导电材料层位于所述场板材料层内的部分作为所述屏蔽栅层；
刻蚀所述场板材料层以得到所述场板，并形成第一控制栅沟槽与第二控制栅沟槽于所述栅极沟槽中，所述第一控制栅沟槽与第二控制栅沟槽分别位于所述屏蔽栅层的两侧，且所述第一控制栅沟槽与第二控制栅沟槽的底面均高于所述屏蔽栅层的底面；
形成栅介质层，所述栅介质层覆盖所述第一控制栅沟槽的内壁及所述第二控制栅沟槽的内壁，但未填充满所述第一控制栅沟槽及所述第二控制栅沟槽；
形成第二导电材料层于所述栅介质层表面，并去除所述栅介质层与所述第二导电材料层位于所述栅极沟槽外的部分，所述栅介质层位于所述第一控制栅沟槽内壁的部分作为所述第一栅介质层，所述栅介质层位于所述第二控制栅沟槽内壁的部分作为所述第二栅介质层，所述第二导电材料层位于所述第一控制栅沟槽中的部分作为所述第一控制栅层，所述第二导电材料层位于所述第二控制栅沟槽中的部分作为所述第二控制栅层。
可选地，所述第一导电材料层的材质包括多晶硅，所述第二导电材料层的材质包括多晶硅。
可选地，形成所述体区及所述源区包括：
掺入第一类型杂质于所述栅极沟槽的左右两侧的所述外延层的顶部以得到所述第二导电类型体区；
掺入第二类型杂质于所述栅极沟槽一侧的所述体区的顶部以得到所述第一导电类型源区。
可选地，形成所述第一接触孔、所述第二接触孔、所述第三接触孔及所述第四接触孔包括：形成第一接触孔、第二接触孔、第三接触孔及第四接触孔于所述层间介质层中，并填充导电材料于所述第一接触孔、所述第二接触孔、所述第三接触孔及所述第四接触孔中。
可选地，所述第四接触孔在垂直方向上贯穿所述源区，并往下延伸至所述体区中。
可选地，形成所述场板的方法包括热氧化法，形成所述第一栅介质层及所述第二栅介质层的方法包括干氧生长法。
可选地，形成所述屏蔽栅层、所述第一控制栅层及所述第二控制栅层的方法包括化学气相沉积法。
可选地，所述功率开关器件结构的制作方法还包括形成耐压结构的步骤，所述耐压结构包括耐压沟槽及位于所述耐压沟槽中的绝缘层、第一导电层、第二导电层、第三导电层、第一隔离层及第二隔离层，所述体区还分布于所述耐压沟槽两侧，其中，所述体区分布于所述耐压沟槽两侧的部分作为所述耐压结构的组成部分，所述耐压沟槽自所述外延层顶面开口，并往所述外延层的底面方向延伸，但未贯穿所述外延层的底面，所述耐压沟槽在水平方向上与所述栅极沟槽间隔预设距离；所述绝缘层位于所述耐压沟槽底部；所述第一导电层、所述第二导电层及所述第三导电层均位于所述绝缘层上方，且所述第三导电层在水平方向上位于所述第一导电层与所述第二导电层之间，所述第一导电层与所述第二导电层的底面均高于所述第三导电层的底面；所述功率开关器件结构的制作方法还包括形成在垂直方向上贯穿所述层间介质层的第五接触孔、第六接触孔及第七接触孔的步骤，所述第一导电层、所述第二导电层及所述第三导电层分别通过所述第五接触孔、所述第六接触孔及所述第七接触孔电连接至所述源极层；所述第一隔离层包围所述第一导电层的侧面与底部，所述第二隔离层包围所述第二导电层的侧面与底部。
可选地，所述耐压结构与所述栅极沟槽同步制作。
可选地，所述体区还分布于所述耐压结构的两侧，且所述体区分布于所述耐压结构两侧的部分不设有所述源区；所述功率开关器件结构的制作方法还包括形成在垂直方向上贯穿所述层间介质层的第八接触孔及第九接触孔的步骤，所述体区分布于所述耐压结构两侧的部分分别通过所述第八接触孔与所述第九接触孔电连接至所述源极层。
可选地，所述第一导电层的材质包括多晶硅，所述第二导电层的材质包括多晶硅，所述第三导电层的材质包括多晶硅。
可选地，所述第一导电类型为N型，所述第二导电类型为P型。
如上所述，本发明的一种功率开关器件结构及其制作方法通过改善器件的栅极沟槽的结构，在保证具有较低栅漏电容Cgd的条件下，增大器件的漏源交叠面积，进而增大漏源电容Cds，使器件具有较强的抗漏极电压震荡能力，在快速开关应用场合不易发生失效；另外，可进一步增加耐压结构，将耐压沟槽左右两侧的第二导电类型体区直接电连接至源极层，使器件在耐压状态下，第二导电类型体区与第一导电类型外延层反偏耗尽，进而降低沟槽底部的电场峰值，提高器件耐压能力；再者，栅极沟槽和耐压沟槽具有相同的工艺步骤，仅在电位接触连接上有所区别，提高器件性能的同时没有增加工艺难度。
附图说明
图1显示为本发明的功率开关器件的一种剖面结构示意图。
图2显示为本发明的功率开关器件的制作方法的工艺流程图。
图3显示为本发明的功率开关器件的制作方法形成栅极沟槽与耐压沟槽的示意图。
图4显示为本发明的功率开关器件的制作方法形成氧化膜层的示意图。
图5显示为本发明的功率开关器件的制作方法形成第一导电材料层的示意图。
图6显示为本发明的功率开关器件的制作方法形成屏蔽栅层、第三导电层的示意图。
图7显示为本发明的功率开关器件的制作方法形成第一控制栅沟槽、第二控制栅沟槽、第一耐压沟槽及第二耐压沟槽的示意图。
图8显示为本发明的功率开关器件的制作方法形成栅介质层的示意图。
图9显示为本发明的功率开关器件的制作方法形成第二导电材料层的示意图。
图10显示为本发明的功率开关器件的制作方法去除栅极沟槽及耐压沟槽外的栅介质层及第二导电材料的示意图。
图11显示为本发明的功率开关器件的制作方法形成第二导电类型体区及第一导电类型源区的示意图。
图12显示为本发明的功率开关器件的制作方法形成层间介质层、源极层、栅极层、漏极层及接触孔的示意图。
元件标号说明
1 漏极层
2 衬底
3 外延层
30 沟槽栅结构
301 场板
302 第一栅介层
303 第二栅介层
304 第一氧化物层
305 氮化物层
306 第二氧化物层
307 硬掩模层
308 场板材料层
31 栅极沟槽
311 第一控制栅层
312 第二控制栅层
313 屏蔽栅层
314 第一控制栅沟槽
315 第二控制栅沟槽
316 第一导电材料层
317 第二导电材料层
32 耐压结构
321 绝缘层
322 第一隔离层
323 第二隔离层
324 栅介质层
33 耐压沟槽
331 第一导电层
332 第二导电层
333 第三导电层
334 第一耐压沟槽
335 第二耐压沟槽
34 第二导电类型体区
35 第一导电类型源区
4 层间介质层
41 第一接触孔
42 第二接触孔
43 第三接触孔
44 第四接触孔
45 第五接触孔
46 第六接触孔
47 第七接触孔
48 第八接触孔
49 第九接触孔
5 源极层
6 栅极层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图12，需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。
实施例一
本实施例提供一种功率开关器件结构，请参阅图1，显示为该功率开关器件结构的结构示意图，包括叠层结构、沟槽栅结构30、第二导电类型体区34及第一导电类型源区35，其中，所述叠层结构包括在垂直方向上依次堆叠的漏极层1、衬底2、第一导电类型外延层3、层间介质层4、源极层5及栅极层6；所述沟槽栅结构30包括栅极沟槽及位于所述栅极沟槽中的场板301、第一控制栅层311、第二控制栅层312、屏蔽栅层313、第一栅介质层302及第二栅介质层303，其中，所述栅极沟槽自所述外延层3顶面开口，并往所述外延层3的底面方向延伸，但未贯穿所述外延层3的底面；所述场板301位于所述栅极沟槽底部；所述第一控制栅层311、所述第二控制栅层312及所述屏蔽栅层313均位于所述场板301上方，且所述屏蔽栅层313在水平方向上位于所述第一控制栅层311与所述第二控制栅层312之间，所述第一控制栅层311与所述第二控制栅层312的底面均高于所述屏蔽栅313的底面，所述第一控制栅层311与所述第二控制栅层312分别通过第一接触孔41与第二接触孔42电连接至所述栅极层6，所述屏蔽栅层313通过第三接触孔43电连接至所述源极层5；所述第一栅介质层302包围所述第一控制栅层311的侧面与底部，所述第二栅介质层303包围所述第二控制栅层312的侧面与底部；所述第二导电类型体区34位于所述外延层3的顶部并分布于所述沟槽栅结构30的左右两侧；所述第一导电类型源区35位于所述体区34的顶部并通过第四接触孔44电连接至所述源极层5。
作为示例，所述体区34的底面不低于所述第一控制栅层311、所述第二控制栅层312、所述第一导电层331及所述第二导电层332的底面，所述源区35的底面不低于所述体区34的底面。
作为示例，所述第一控制栅层311的材质包括多晶硅或其他适合材质，所述第二控制栅层312的材质包括多晶硅或其他适合材质，所述屏蔽栅层313的材质包括多晶硅或其他适合材质。
具体的，所述沟槽栅结构30的结构设计能够降低器件栅漏交叠面积，从而减小漏极与栅极之间的寄生交叠电容Cgd。
作为示例，所述功率开关器件结构可进一步包括与所述沟槽栅结构30间隔排布的耐压结构32，所述耐压结构32包括耐压沟槽及位于所述耐压沟槽中的绝缘层321、第一导电层331、第二导电层332、第三导电层333、第一隔离层322及第二隔离层323，所述体区34还分布于所述耐压沟槽两侧，其中，所述体区34分布于所述耐压沟槽两侧的部分作为所述耐压结构32的组成部分，所述耐压沟槽自所述外延层3顶面开口，并往所述外延层3的底面方向延伸，但未贯穿所述外延层3的底面，所述耐压沟槽在水平方向上与所述栅极沟槽间隔预设距离；所述绝缘层321位于所述耐压沟槽底部；所述第一导电层331、所述第二导电层332及所述第三导电层333均位于所述绝缘层321上方，且所述第三导电层333在水平方向上位于所述第一导电层331与所述第二导电层332之间，所述第一导电层331与所述第二导电层332的底面均高于所述第三导电层333的底面，所述第一导电层331、所述第二导电层332及所述第三导电层333分别通过第五接触孔45、第七接触孔47及第六接触孔46电连接至所述源极层5；所述第一隔离层322包围所述第一导电层331的侧面与底部，所述第二隔离层323包围所述第二导电层332的侧面与底部。
作为示例，所述体区34分布于所述耐压沟槽两侧的部分不设有所述源区35，所述体区34分布于所述耐压沟槽两侧的部分分别通过第八接触孔48与第九接触孔49电连接至所述源极层5。
作为示例，所述第一导电层331的材质包括多晶硅或其他适合材质，所述第二导电层332的材质包括多晶硅或其他适合材质，所述第三导电层333的材质包括多晶硅或其他适合材质。
具体的，所述耐压沟槽中所述第一导电层331、所述第二导电层332及所述第三导电层333均与源极电位相连，能够增大漏源交叠面积，进而增大漏源电容Cds，有利于提高器件的抗漏极电压震荡能力。另外，耐压结构两侧的第二导电类型体区内不设有源掺杂区，可以与第一导电类型外延层构成PN结，从而进一步提高器件耐压能力。
作为示例，所述第一导电类型为N型，所述第二导电类型为P型。
本实施例的功率开关器件结构通过改变沟槽内的电位连接方式和体区结构，将所述沟槽栅结构30和所述耐压结构32这两种结构结合在一起，既保证了较低栅漏电容Cgd，又增加了器件的漏源电容Cds，进而增强了器件的抗漏极电压震荡能力和耐压能力，有利于避免器件在高速开关应用场合发生失效。
实施例二
本实施例中提供一种功率开关器件结构的制作方法，请参阅图2，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一衬底，形成第一导电类型外延层于所述衬底上；
S2：形成沟槽栅结构，所述沟槽栅结构包括栅极沟槽及位于所述栅极沟槽中的场板、第一控制栅层、第二控制栅层、屏蔽栅层、第一栅介质层及第二栅介质层，其中，所述栅极沟槽自所述外延层顶面开口，并往所述外延层的底面方向延伸，但未贯穿所述外延层的底面；所述场板位于所述栅极沟槽底部；所述第一控制栅层、所述第二控制栅层及所述屏蔽栅层均位于所述场板上方，且所述屏蔽栅层在水平方向上位于所述第一控制栅层与所述第二控制栅层之间，所述第一控制栅层与所述第二控制栅层的底面均高于所述屏蔽栅的底面，所述第一栅介质层包围所述第一控制栅层的侧面与底部，所述第二栅介质层包围所述第二控制栅层的侧面与底部；
S3：形成第二导电类型体区于所述外延层的顶部，所述体区分布于所述栅极沟槽左右两侧；
S4：形成第一导电类型源区于所述体区的顶部；
S5：依次形成层间介质层、源极层及栅极层于所述外延层上，并形成在垂直方向上贯穿所述层间介质层的第一接触孔、第二接触孔、第三接触孔及第四接触孔，所述层间介质层覆盖所述外延层的上表面及所述沟槽栅结构，所述第一控制栅层与所述第二控制栅层分别通过第一接触孔与第二接触孔电连接至所述栅极层，所述屏蔽栅层通过第三接触孔电连接至所述源极层；所述源区通过第四接触孔电连接至所述源极层。
作为示例，请参阅图3至图12，显示为本实施例中所述功率开关器件结构的制作方法各步骤所呈现的结构示意图。
首先请参阅图3至图10，执行所述步骤S1与所述步骤S2：提供一衬底2，形成第一导电类型外延层3于所述衬底2上，并形成沟槽栅结构30，所述沟槽栅结构30包括栅极沟槽31及位于所述栅极沟槽31中的场板301、第一控制栅层311、第二控制栅层312、屏蔽栅层313、第一栅介质层302及第二栅介质层303，其中，所述栅极沟槽31自所述外延层3顶面开口，并往所述外延层3的底面方向延伸，但未贯穿所述外延层3的底面；所述场板301位于所述栅极沟槽31底部；所述第一控制栅层311、所述第二控制栅层312及所述屏蔽栅层313均位于所述场板301上方，且所述屏蔽栅层313在水平方向上位于所述第一控制栅层311与所述第二控制栅层312之间，所述第一控制栅层311与所述第二控制栅层312的底面均高于所述屏蔽栅层313的底面，所述第一栅介质层302包围所述第一控制栅层311的侧面与底部，所述第二栅介质层303包围所述第二控制栅层312的侧面与底部。
具体的，所述衬底2可采用硅衬底、锗衬底或其他适合衬底。本实施例中，所述衬底2优选采用P型硅。
具体的，采用气相外延生长法或其他适合的外延方法形成所述外延层3于衬底2上，所述外延层3的材质包括N型硅或其他适合的材料。
作为示例，所述衬底2与所述外延层3的导电类型也可以分别是N型和P型。
具体的，形成所述沟槽栅结构30包括以下步骤：
如图3所示，采用气相沉积法或适合的方法于所述外延层3的上表面形成硬掩模层307，并采用光刻、刻蚀等工艺图形化所述硬掩模层307以得到开口于所述硬掩模层307，所述开口的底部暴露所述外延层3的上表面，再以图形化后的所述硬掩模层307为掩模刻蚀所述外延层3以形成栅极沟槽31。
本实施例中，还同步形成耐压沟槽33，所述耐压沟槽33在水平方向上与所述栅极沟槽31间隔预设距离。
作为示例，所述硬掩模层307包括在垂直方向上依次堆叠的第一氧化物层304、氮化物层305及第二氧化物层306，所述第一氧化物层304材质包括二氧化硅或其他适合材料，所述氮化物层305的材质包括氮化硅或其他适合材料，所述第二氧化物层306材质包括二氧化硅或其他适合材料。
需要指出的是，在其它实施例中，所述硬掩模层307也可以采用单层结构或其它合适的多层材料层组合，不以本实施例为限。
作为示例，采用湿法刻蚀和/或干法刻蚀，或其它合适的工艺形成所述栅极沟槽31及所述耐压沟槽33。
如图4所示，利用热生长场氧法或其他适合的方法于所述外延层3的上表面、所述栅极沟槽31的内壁及所述耐压沟槽33的内壁生长一层场板材料层308，所述场板材料层308未填充满所述栅极沟槽31及所述耐压沟槽33。所述场板材料层308可采用氧化硅或其它合适的绝缘材料。
如图5所示，形成第一导电材料层316，所述第一导电材料层316覆盖所述场板材料层308，并填充进所述栅极沟槽31及所述耐压沟槽33中。
具体的，利用化学气相沉积、物理气相沉积或其他适合的方法于所述场板材料层308的上表面形成所述第一导电材料层316，所述第一导电材料层316的材质可包括N型多晶硅或其他适合材料。
如图6所示，采用湿法刻蚀和/或干法刻蚀，或其它合适的工艺去除所述第一导电材料层316位于所述栅极沟槽31及耐压沟槽33外的部分。
具体的，在所述栅极沟槽31中，剩余的所述第一导电材料层316作为所述屏蔽栅层313。在所述耐压沟槽33中，剩余的所述第一导电材料层316作为所述第三导电层333。
作为示例，所述屏蔽栅层313及所述第三导电层333的上表面与所述外延层3的上表面在同一水平面。
如图7所示，采用湿法刻蚀和/或干法刻蚀，或其它合适的工艺刻蚀所述场板材料层308以得到所述场板301及所述绝缘层321，并形成第一控制栅沟槽314与第二控制栅沟槽315于所述栅极沟槽31中，形成第一耐压沟槽334与第二耐压沟槽335于所述耐压沟槽33中。
具体的，所述第一控制栅沟槽314与第二控制栅沟槽315分别位于所述屏蔽栅层313的两侧，且所述第一控制栅沟槽314与第二控制栅沟槽315的底面均高于所述屏蔽栅层313的底面；所述第一耐压沟槽334与第二耐压沟槽335分别位于所述第三导电层333的两侧，且所述第一控耐压沟槽334与第二耐压沟槽335的底面均高于所述屏蔽栅层313的底面。
如图8所示，形成栅介质层324，所述栅介质层324覆盖所述第一控制栅沟槽314的内壁及所述第二控制栅沟槽315的内壁，但未填充满所述第一控制栅沟槽314及所述第二控制栅沟槽315；所述栅介质层324覆盖所述第一耐压沟槽334的内壁及所述第二耐压沟槽335的内壁，但未填充满所述第一耐压沟槽334及所述第二耐压沟槽335。
具体的，所述栅介质层324可包括氧化硅或其它合适的材料，形成所述栅介质层324的方法包括干氧生长法或其他适合的方法。
如图9所示，利用化学气相沉积、物理气相沉积或其他适合的方法形成第二导电材料层317于所述栅介质层324的表面。
作为示例，所述第二导电材料层317的材质包括N型多晶硅或其他适合材料。
如图10所示，采用化学机械抛光或其它合适的方法去除所述栅介质层324与所述第二导电材料层317位于所述栅极沟槽31及所述耐压沟槽33外的部分。
具体的，剩余的所述栅介质层324位于所述第一控制栅沟槽314内壁的部分作为所述第一栅介质层302，剩余的所述栅介质层324位于所述第二控制栅沟槽315内壁的部分作为所述第二栅介质层303，剩余的所述第二导电材料层317位于所述第一控制栅沟槽314中的部分作为所述第一控制栅层311，所述第二导电材料层317位于所述第二控制栅沟槽315中的部分作为所述第二控制栅层312。
具体的，剩余的所述栅介质层324位于所述第一耐压沟槽334内壁的部分作为所述第一隔离层322，剩余的所述栅介质层324位于所述第二耐压沟槽335内壁的部分作为所述第二隔离层323，剩余的所述第二导电材料层317位于所述第一耐压沟槽334中的部分作为所述第一导电层331，剩余的所述第二导电材料层317位于所述第二耐压沟槽335中的部分作为所述第二导电层332。
再请参阅图11，执行所述步骤S3与所述步骤S4：形成第二导电类型体区34于所述外延层3的顶部，所述体区34分布于所述栅极沟槽31的左右两侧；且形成第一导电类型源区35于所述体区34的顶部。
本实施例中，所述体区34还分布于所述耐压沟槽33的两侧，且所述体区34分布于所述耐压沟槽33两侧的部分不设有所述源区35。也就是说，对于与所述耐压沟槽33相邻的所述栅极沟槽31，仅在该栅极沟槽31一侧形成所述源区35。
具体的，于所述外延层3顶部的所述栅极沟槽31及所述耐压沟槽33的左右两侧注入硼或其他适合杂质，退火后形成所述第二导电类型体区34。
具体的，于所述栅极沟槽31与所述耐压沟槽33不相邻一侧的所述体区34的顶部注入砷或其他适合杂质，退火后形成所述第一导电类型源区35。
具体的，所述体区34的底面不低于所述第一控制栅层311、所述第二控制栅层312、所述第一导电层331及所述第二导电层332的底面，所述源区35的底面不低于所述体区34的底面。
再请参阅图12，执行所述步骤S5：依次形成层间介质层4、源极层5及栅极层6于所述外延层3上，形成漏极层1于所述衬底2底部，并形成在垂直方向上贯穿所述层间介质层4的第一接触孔41、第二接触孔42、第三接触孔43、第四接触孔44、第五接触孔45、第六接触孔46、第七接触孔47、第八接触孔48及第九接触孔49。
具体的，所述层间介质层4覆盖所述外延层3的上表面、所述沟槽栅结构30及所述耐压结构32，所述第一控制栅层311与所述第二控制栅层312分别通过第一接触孔41与第二接触孔42电连接至所述栅极层6，所述屏蔽栅层313通过第三接触孔43电连接至所述源极层5；所述源区35通过第四接触孔44电连接至所述源极层5，所述第一导电层331、所述第二导电层332、所述第三导电层333、所述耐压沟槽33左侧的所述体区34及所述耐压沟槽33右侧的所述体区34分别通过所述第五接触孔45、所述第七接触孔47、所述第六接触孔46、所述第八接触孔48、所述第九接触孔49电连接至所述源极层5。
具体的，所述第四接触孔44贯穿所述源区35，并延伸到所述体区34。
作为示例，形成所述层间介质层4的方法包括化学气相沉积法或其他适合的方法。
作为示例，形成所述源极层5与所述栅极层6的方法包括溅射法或其他适合的方法。
作为示例，所述源极层5及所述漏极层1的材质包括铜、铝、镍等金属中的任一种，或者其他适合金属及合金。
作为示例，所述栅极层6的材质包括钽、钨、镍、氮化钽、氮化钛等金属及合金中的任一种，或者其他适合的金属或合金。
本实施例的功率开关器件结构的制作方法采用基本相同的工艺步骤形成所述沟槽栅结构30与所述耐压结构32，仅在电位接触连接上有所区别，提高器件性能的同时并未增加工艺难度，其中，所述沟槽栅结构30能够降低器件栅漏交叠面积，从而减小漏极与栅极之间的寄生交叠电容Cgd；所述耐压结构32能够增大漏源交叠面积，进而增大漏源电容Cds。两种结构结合在一起，既保证了较低栅漏电容Cgd，又增加了器件的漏源电容Cds，进而增强了抗漏极电压震能力。另外，在所述耐压沟槽33左右两侧的所述外延层3顶部形成所述第二导电类型体区34，能够与第一导电类型外延层3构成PN结，进而提升所述高性能功率开关器件的耐压能力。
综上所述，本发明的一种功率开关器件结构及其制作方法将栅极沟槽中的控制栅层电连接至器件的栅极，屏蔽栅层电连接至器件的源极，降低了器件的栅漏交叠面积，从而降低栅漏电容Cgd。又通过将与其相邻的耐压沟槽中的第一导电层、第二导电层及第三导电层电连接至器件的源极，增大了源漏交叠面积，进而增大源漏电容Cds，从而增大器件抗漏极电压震荡能力；另外，本发明的在耐压沟槽的左右两侧的外延层顶部形成第二导电类型体区，并将第二导电类型体区电连接至器件的源极，在耐压情况下，第二导电类型体区与第一导电类型外延层反向偏置，形成耗尽层，降低沟槽底部的电场峰值，从而提高器件的耐压能力；且本发明的一种功率开关器件结构及其制作方法的沟槽栅结构与耐压结构具有相同的工艺步骤，仅在电位接触连接上有所区别，提高器件性能的同时并未增加工艺难度。所以，本发明在未增加工艺难度的情况下，有效地克服了现有技术的种种缺点，具有高度的产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (20)

1.一种功率开关器件结构，其特征在于，包括：
叠层结构，包括在垂直方向上依次堆叠的漏极层、衬底、第一导电类型外延层、层间介质层、源极层及栅极层；
沟槽栅结构，包括栅极沟槽及位于所述栅极沟槽中的场板、第一控制栅层、第二控制栅层、屏蔽栅层、第一栅介质层及第二栅介质层，其中，所述栅极沟槽自所述外延层顶面开口，并往所述外延层的底面方向延伸，但未贯穿所述外延层的底面；所述场板位于所述栅极沟槽底部；所述第一控制栅层、所述第二控制栅层及所述屏蔽栅层均位于所述场板上方，且所述屏蔽栅层在水平方向上位于所述第一控制栅层与所述第二控制栅层之间，所述第一控制栅层与所述第二控制栅层的底面均高于所述屏蔽栅的底面，所述第一控制栅层与所述第二控制栅层分别通过第一接触孔与第二接触孔电连接至所述栅极层，所述屏蔽栅层通过第三接触孔电连接至所述源极层；所述第一栅介质层包围所述第一控制栅层的侧面与底部，所述第二栅介质层包围所述第二控制栅层的侧面与底部；
第二导电类型体区，位于所述外延层的顶部并分布于所述沟槽栅结构左右两侧，且所述体区的底面不低于所述第一控制栅层及第二控制栅层的底面；
第一导电类型源区，位于所述体区的顶部并通过第四接触孔电连接至所述源极层，且所述源区的底面不低于所述体区的底面。
2.根据权利要求1所述的功率开关器件结构，其特征在于：所述第一控制栅层的材质包括多晶硅，所述第二控制栅层的材质包括多晶硅，所述屏蔽栅层的材质包括多晶硅。
3.根据权利要求1所述的功率开关器件结构，其特征在于：所述第四接触孔在垂直方向上贯穿所述源区，并往下延伸至所述体区中。
4.根据权利要求1所述的功率开关器件结构，其特征在于：所述功率开关器件结构还包括耐压结构，所述耐压结构包括耐压沟槽及位于所述耐压沟槽中的绝缘层、第一导电层、第二导电层、第三导电层、第一隔离层及第二隔离层，所述体区还分布于所述耐压沟槽两侧，其中，所述体区分布于所述耐压沟槽两侧的部分作为所述耐压结构的组成部分，所述耐压沟槽自所述外延层顶面开口，并往所述外延层的底面方向延伸，但未贯穿所述外延层的底面，所述耐压沟槽在水平方向上与所述栅极沟槽间隔预设距离；所述绝缘层位于所述耐压沟槽底部；所述第一导电层、所述第二导电层及所述第三导电层均位于所述绝缘层上方，且所述第三导电层在水平方向上位于所述第一导电层与所述第二导电层之间，所述第一导电层与所述第二导电层的底面均高于所述第三导电层的底面；所述第一导电层、所述第二导电层及所述第三导电层分别通过第五接触孔、第六接触孔及第七接触孔电连接至所述源极层；所述第一隔离层包围所述第一导电层的侧面与底部，所述第二隔离层包围所述第二导电层的侧面与底部。
5.根据权利要求4所述的功率开关器件结构，其特征在于：所述体区分布于所述耐压沟槽两侧的部分不设有所述源区，所述体区的底面不低于所述第一导电层及所述第二导电层的底面，所述体区分布于所述耐压结构两侧的部分分别通过第八接触孔与第九接触孔电连接至所述源极层。
6.根据权利要求4所述的功率开关器件结构，其特征在于：所述第一导电层的材质包括多晶硅，所述第二导电层的材质包括多晶硅，所述第三导电层的材质包括多晶硅。
7.根据权利要求1所述的功率开关器件结构，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型。
8.一种功率开关器件结构的制作方法，其特征在于，包括以下步骤：
提供一衬底，形成第一导电类型外延层于所述衬底上；
形成沟槽栅结构，所述沟槽栅结构包括栅极沟槽及位于所述栅极沟槽中的场板、第一控制栅层、第二控制栅层、屏蔽栅层、第一栅介质层及第二栅介质层，其中，所述栅极沟槽自所述外延层顶面开口，并往所述外延层的底面方向延伸，但未贯穿所述外延层的底面；所述场板位于所述栅极沟槽底部；所述第一控制栅层、所述第二控制栅层及所述屏蔽栅层均位于所述场板上方，且所述屏蔽栅层在水平方向上位于所述第一控制栅层与所述第二控制栅层之间，所述第一控制栅层与所述第二控制栅层的底面均高于所述屏蔽栅的底面，所述第一栅介质层包围所述第一控制栅层的侧面与底部，所述第二栅介质层包围所述第二控制栅层的侧面与底部；
形成第二导电类型体区于所述外延层的顶部，且所述体区的底面不低于所述第一控制栅层及第二控制栅层的底面，所述体区分布于所述栅极沟槽左右两侧；
形成第一导电类型源区于所述体区的顶部；
依次形成层间介质层、源极层及栅极层于所述外延层上，并形成在垂直方向上贯穿所述层间介质层的第一接触孔、第二接触孔、第三接触孔及第四接触孔，所述层间介质层覆盖所述外延层的上表面及所述沟槽栅结构，所述第一控制栅层与所述第二控制栅层分别通过第一接触孔与第二接触孔电连接至所述栅极层，所述屏蔽栅层通过第三接触孔电连接至所述源极层；所述源区通过第四接触孔电连接至所述源极层。
9.根据权利要求8所述的功率开关器件结构的制作方法，其特征在于，形成所述沟槽栅结构包括：
形成所述栅极沟槽于所述外延层中；
形成场板材料层，所述场板材料层覆盖所述外延层的上表面及所述栅极沟槽的内壁，但未填充满所述栅极沟槽；
形成第一导电材料层，所述第一导电材料层覆盖所述场板材料层，并填充进所述栅极沟槽中；
去除所述第一导电材料层位于所述栅极沟槽外的部分，使所述第一导电材料层剩余部分与所述外延层的上表面平齐，所述第一导电材料层位于所述场板材料层内的部分作为所述屏蔽栅层；
刻蚀所述场板材料层以得到所述场板，并形成第一控制栅沟槽与第二控制栅沟槽于所述栅极沟槽中，所述第一控制栅沟槽与第二控制栅沟槽分别位于所述屏蔽栅层的两侧，且所述第一控制栅沟槽与第二控制栅沟槽的底面均高于所述屏蔽栅层的底面；
形成栅介质层，所述栅介质层覆盖所述第一控制栅沟槽的内壁及所述第二控制栅沟槽的内壁，但未填充满所述第一控制栅沟槽及所述第二控制栅沟槽；
形成第二导电材料层于所述栅介质层表面，并去除所述栅介质层与所述第二导电材料层位于所述栅极沟槽外的部分，所述栅介质层位于所述第一控制栅沟槽内壁的部分作为所述第一栅介质层，所述栅介质层位于所述第二控制栅沟槽内壁的部分作为所述第二栅介质层，所述第二导电材料层位于所述第一控制栅沟槽中的部分作为所述第一控制栅层，所述第二导电材料层位于所述第二控制栅沟槽中的部分作为所述第二控制栅层。
10.根据权利要求9所述的功率开关器件结构的制作方法，其特征在于：所述第一导电材料层的材质包括多晶硅，所述第二导电材料层的材质包括多晶硅。
11.根据权利要求8所述的功率开关器件结构的制作方法，其特征在于，形成所述体区及所述源区包括：
掺入第一类型杂质于所述栅极沟槽的左右两侧的所述外延层的顶部以得到所述第二导电类型体区；
掺入第二类型杂质于所述栅极沟槽一侧的所述体区的顶部以得到所述第一导电类型源区。
12.根据权利要求8所述的功率开关器件结构的制作方法，其特征在于，形成所述第一接触孔、所述第二接触孔、所述第三接触孔及所述第四接触孔包括：形成第一接触孔、第二接触孔、第三接触孔及第四接触孔于所述层间介质层中，并填充导电材料于所述第一接触孔、所述第二接触孔、所述第三接触孔及所述第四接触孔中。
13.根据权利要求8所述的功率开关器件结构的制作方法，其特征在于：所述第四接触孔在垂直方向上贯穿所述源区，并往下延伸至所述体区中。
14.根据权利要求8所述的功率开关器件结构的制作方法，其特征在于：形成所述场板的方法包括热氧化法，形成所述第一栅介质层及所述第二栅介质层的方法包括干氧生长法。
15.根据权利要求8所述的功率开关器件结构的制作方法，其特征在于：形成所述屏蔽栅层、所述第一控制栅层及所述第二控制栅层的方法包括化学气相沉积法。
16.根据权利要求8所述的功率开关器件结构的制作方法，其特征在于：所述功率开关器件结构的制作方法还包括形成耐压结构的步骤，所述耐压结构包括耐压沟槽及位于所述耐压沟槽中的绝缘层、第一导电层、第二导电层、第三导电层、第一隔离层及第二隔离层，所述体区还分布于所述耐压沟槽两侧，其中，所述体区分布于所述耐压沟槽两侧的部分作为所述耐压结构的组成部分，所述耐压沟槽自所述外延层顶面开口，并往所述外延层的底面方向延伸，但未贯穿所述外延层的底面，所述耐压沟槽在水平方向上与所述栅极沟槽间隔预设距离；所述绝缘层位于所述耐压沟槽底部；所述第一导电层、所述第二导电层及所述第三导电层均位于所述绝缘层上方，且所述第三导电层在水平方向上位于所述第一导电层与所述第二导电层之间，所述第一导电层与所述第二导电层的底面均高于所述第三导电层的底面；所述功率开关器件结构的制作方法还包括形成在垂直方向上贯穿所述层间介质层的第五接触孔、第六接触孔及第七接触孔的步骤，所述第一导电层、所述第二导电层及所述第三导电层分别通过所述第五接触孔、所述第六接触孔及所述第七接触孔电连接至所述源极层；所述第一隔离层包围所述第一导电层的侧面与底部，所述第二隔离层包围所述第二导电层的侧面与底部。
17.根据权利要求16所述的功率开关器件结构的制作方法，其特征在于：所述耐压结构与所述栅极沟槽同步制作。
18.根据权利要求16所述的功率开关器件结构的制作方法，其特征在于：所述体区分布于所述耐压结构两侧的部分不设有所述源区；所述功率开关器件结构的制作方法还包括形成在垂直方向上贯穿所述层间介质层的第八接触孔及第九接触孔的步骤，所述体区分布于所述耐压结构两侧的部分分别通过所述第八接触孔与所述第九接触孔电连接至所述源极层。
19.根据权利要求16所述的功率开关器件结构的制作方法，其特征在于：所述第一导电层的材质包括多晶硅，所述第二导电层的材质包括多晶硅，所述第三导电层的材质包括多晶硅。
20.根据权利要求8所述的功率开关器件结构的制作方法，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型。
CN202110383111.5A 2021-04-09 2021-04-09 一种功率开关器件结构及其制作方法 Pending CN113299754A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110383111.5A CN113299754A (zh) 2021-04-09 2021-04-09 一种功率开关器件结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110383111.5A CN113299754A (zh) 2021-04-09 2021-04-09 一种功率开关器件结构及其制作方法

Publications (1)

Publication Number Publication Date
CN113299754A true CN113299754A (zh) 2021-08-24

Family

ID=77319501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110383111.5A Pending CN113299754A (zh) 2021-04-09 2021-04-09 一种功率开关器件结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113299754A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113823681A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于栅极场板和双源极场板的hemt器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113823681A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于栅极场板和双源极场板的hemt器件及其制备方法

Similar Documents

Publication Publication Date Title
TWI593108B (zh) 帶有保護遮罩氧化物的分裂柵溝槽功率金屬氧化物半導體場效應電晶體
JP4024503B2 (ja) 半導体装置及びその製造方法
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
TWI458097B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
TWI405270B (zh) 低閘極電荷的溝槽式功率半導體之製造方法及其結構
CN107910267B (zh) 功率半导体器件及其制造方法
CN101290936A (zh) 半导体器件及其制造方法
CN107910266B (zh) 功率半导体器件及其制造方法
CN107910269B (zh) 功率半导体器件及其制造方法
CN115424932A (zh) Ldmos器件及工艺方法
TWI488309B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
KR20220080302A (ko) 반도체 장치
CN107910268B (zh) 功率半导体器件及其制造方法
CN113299754A (zh) 一种功率开关器件结构及其制作方法
CN111883515A (zh) 沟槽栅器件及其制作方法
CN116913780A (zh) 一种屏蔽栅沟槽型mos器件结构及其制备方法
CN107910271B (zh) 功率半导体器件及其制造方法
CN107910270B (zh) 功率半导体器件及其制造方法
CN207781613U (zh) 功率半导体器件
CN215183978U (zh) 一种功率开关器件结构
CN115458410A (zh) 一种mosfet结构及其制作方法
JP5388495B2 (ja) 半導体装置
CN101826551B (zh) 具有低栅电阻的沟槽型半导体功率器件及其制备方法
CN104425344A (zh) 半导体结构及其形成方法
CN116741797A (zh) 半导体结构以及埋入式场板结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination