CN102842610A - Igbt芯片及其制作方法 - Google Patents

Abstract

本发明实施例公开了一种IGBT芯片，包括栅极焊盘和栅极总线，还包括：位于所述栅极焊盘与所述栅极总线之间的补偿电阻区。本发明在IGBT芯片的栅极焊盘与栅极总线之间增加了补偿电阻区，该补偿电阻区的电阻相当于IGBT芯片的栅极电阻，该补偿电阻的大小可根据IGBT芯片的需求进行调整，以避免IGBT模块电路中的自激振荡。由于该补偿电阻区位于栅极焊盘下方，不会占用IGBT芯片内部的面积、体积，并且该补偿电阻区是在IGBT芯片生产过程中集成在芯片内部的，在IGBT芯片生产时只需增加补偿电阻区的形成过程即可，因此该IGBT芯片的制作方法工艺简单易行，并未增加电路的设计成本。

Description

IGBT芯片及其制作方法

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种IGBT芯片及其制作方法。

背景技术

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，由于IGBT具有驱动功率小而饱和压降低的优点，目前IGBT作为一种新型的电力电子器件被广泛应用到各个领域。

在实际使用中，为了提高IGBT的电流处理能力，通常将多个IGBT芯片并联起来封装成IGBT模块使用，但是由于电路中寄生电感和级间电容的存在，并联后形成的IGBT模块的电路中容易产生自激振荡。由于功率半导体器件的开关特性是由栅极电容的再充电过程控制的，而栅极电容的再充电过程可以通过栅极电阻控制，因此通过调整栅极电阻的大小可以相应的控制IGBT芯片的动态性能，即通过调整栅极电阻的大小可以有效避免电路中的自激振荡。

基于以上原理，现有技术中避免IGBT模块的电路中产生自激振荡的方法主要有两种，第一种是在IGBT模块的驱动电路中，根据IGBT模块电流处理能力的要求，为IGBT模块的栅极串联一个合适阻值的电阻，第二种是多个IGBT芯片并联后，再串联一个合适阻值的电阻(一般为贴片电阻)，之后将这多个IGBT芯片和该贴片电阻一起封装成IGBT模块。

上述两种方法均是通过串联一个电阻的方式，用来调整IGBT芯片中栅极电阻的大小，以避免电路中的自激振荡，以下将需与栅极电阻串联，以调整栅极电阻大小的电阻统称为补偿电阻。以上所述栅极电阻为IGBT芯片中包括的多个IGBT元胞的栅区的电阻，实质上，IGBT芯片的栅极电阻很小，上述通过调整栅极电阻来避免自激振荡的方法实际上调节的是补偿电阻的大小。

第一种方法虽然能够精确的控制串联的补偿电阻的阻值，但是提高了外围驱动电路的成本，而且由于增加了电路设计的复杂度，在电路设计时容易被疏忽，造成危险，也使电路的性能受到影响；第二种方法将贴片电阻与IGBT芯片封装在一起，增大了IGBT模块的面积和体积，尤其是随着IGBT模块的集成度不断提高，对模块的体积要求越来越苛刻，第二种方法中的贴片电阻额外占用了模块的体积，同时提高了IGBT模块的生产成本。

发明内容

本发明实施例提供了一种IGBT芯片及其制作方法，解决了现有技术中的问题，通过将补偿电阻集成在IGBT芯片内部，在避免了IGBT模块电路中的自激振荡的同时，并未增加电路的设计成本和IGBT模块的面积、体积等。

为实现上述目的，本发明实施例提供了如下技术方案：

一种IGBT芯片，包括栅极焊盘和栅极总线，还包括：

位于所述栅极焊盘与所述栅极总线之间的补偿电阻区。

优选的，所述补偿电阻区的面积小于或等于所述栅极焊盘的面积。

优选的，所述补偿电阻区的面积小于所述栅极焊盘的面积时，所述栅极总线与所述栅极焊盘间具有绝缘介质。

优选的，所述补偿电阻区的材料为具有一定掺杂浓度的多晶硅。

优选的，所述补偿电阻区的电阻值R＝ρL/S，其中，ρ表示所述多晶硅的电阻率，L表示所述补偿电阻区的厚度，S表示所述补偿电阻区的面积。

优选的，所述栅极总线的材料为多晶硅或金属。

优选的，所述栅极总线材料为多晶硅时，所述补偿电阻区的掺杂浓度小于所述栅极总线的掺杂浓度。

本发明实施例还公开了一种IGBT芯片制作方法，该IGBT芯片包括多个IGBT元胞，包括：

提供基底，所述基底包括栅介质层和位于所述栅介质层上的栅层；

在所述栅层表面上形成补偿电阻区；

在所述栅层表面内形成栅极总线和所述多个IGBT元胞的栅区；

在所述补偿电阻区上方形成栅极焊盘。

优选的，形成所述补偿电阻区的过程具体为：

以具有所述补偿电阻区图形的光刻胶层为掩膜，采用CVD、LPCVD、PECVD、HDP或PVD工艺，在所述栅层表面上的形成多晶硅层；

采用原位掺杂工艺对所述多晶硅层进行掺杂，形成所述补偿电阻区。

优选的，形成所述栅极总线和栅区后，还包括：

在所述基底表面内形成有源区；

在所述有源区表面上形成绝缘介质层。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例提供的IGBT芯片及其制作方法，在IGBT芯片的栅极焊盘与栅极总线之间增加了补偿电阻区，该补偿电阻区的电阻相当于IGBT芯片的栅极电阻，该补偿电阻的大小可根据IGBT芯片的需求进行调整，以避免IGBT模块电路中的自激振荡。由于本发明实施例中的IGBT芯片的补偿电阻区是位于栅极焊盘下方的，因此不会占用IGBT芯片内部的面积、体积，并且该补偿电阻区是在IGBT芯片生产过程中集成在芯片内部的，在IGBT芯片生产时只需增加补偿电阻区的形成过程即可，因此该IGBT芯片的制作方法工艺简单易行，并未增加电路的设计成本，且能够准确控制串入的补偿电阻的阻值。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为本发明实施例公开的IGBT芯片的俯视图；

图2为本发明实施例公开的IGBT芯片栅极焊盘区域的剖面图；

图3-图8为本发明另一实施例公开的IGBT芯片制造方法的剖面图；

图9为本发明另一实施例公开的IGBT芯片制造方法的剖面图。

具体实施方式

正如背景技术所述，采用现有技术中在外围驱动电路中串联补偿电阻方式避免自激振荡，会增加外围电路的设计难度，在IGBT模块中封装贴片电阻的方式会额外占用IGBT模块的体积，提高生产成本。出现这些问题的原因是，补偿电阻的串联方式不恰当导致的，基于此，发明人考虑，既然串联补偿电阻是必须的，若是将补偿电阻集成在IGBT芯片内部，并且在IGBT芯片的生产过程完成补偿电阻的制备，即可在不增加IGBT芯片本身面积和体积的同时，也未增加IGBT芯片的制作难度，较现有技术降低了IGBT模块的生产成本。

以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本发明实施例提供了一种IGBT芯片，该IGBT芯片的结构图如图1和图2所示，图1为其俯视图，图2为栅极焊盘区域的剖面图，该IGBT芯片包括多个IGBT元胞结构，具体的，结合图1和图2，该IGBT芯片包括：

衬底11，本实施例中优选为硅衬底；

位于衬底11表面上的场区结构12，场区结构12位于IGBT芯片的边缘区域，以保护IGBT芯片中间区域的有源区的电路结构；

位于IGBT芯片中间区域的4个源极焊盘13，以引出多个IGBT元胞结构的发射极，即该IGBT芯片的发射极，源极焊盘13可通过导线与芯片外部的封装结构中的发射极管脚连接；

位于IGBT芯片中心区域的栅极焊盘14，以引出多个IGBT元胞结构的栅极，即该IGBT芯片的栅极，栅极焊盘14可通过导线与芯片外部的封装结构中的栅极管脚连接；

位于IGBT芯片背面的集电极(图中未示出)，集电极可通过导线与芯片外部的封装结构中的集电极管脚连接；

连接IGBT芯片内部多个IGBT元胞结构的栅极的栅极总线15，这些栅极总线最终汇集到栅极焊盘14下方，由栅极焊盘14引出；

位于所述栅极焊盘14与所述栅极总线15之间的补偿电阻区18，如图2所示；

覆盖于所述栅极总线15和IGBT芯片有源区上方的钝化层，以保护IGBT芯片内部的电路结构。

需要说明的是，由于补偿电阻区18是位于所述栅极焊盘14下方的，因此补偿电阻区18的面积应小于或等于所述栅极焊盘14的面积，具体面积的大小可根据IGBT芯片所需的串联的补偿电阻的大小进行调整。

在IGBT芯片中，所述栅极总线15和栅极焊盘14间不能够直接短接，否则所述补偿电阻就会失去作用，因此，当所述补偿电阻区的面积小于所述栅极焊盘的面积时，所述栅极总线14与所述栅极焊盘14间应具有绝缘介质，如图2中所示的绝缘介质层19即可作为栅极总线和栅极焊盘间的绝缘介质，在下面的方法实施例中将对该绝缘介质层的制备过程进行详细描述。

所述补偿电阻区18的材料可以为具有一定掺杂浓度的多晶硅，其电阻值R＝ρL/S，其中，ρ表示所述多晶硅的电阻率，L表示所述补偿电阻区18的厚度，S表示所述补偿电阻区的面积。举例来说，当所述补偿电阻区18的表面为一边长为W的正方形时，该补偿电阻区的电阻值R＝ρL/S＝ρL/(W*W)，此时，在补偿电阻区18的加工过程中，可通过控制多晶硅的电阻率，即掺杂浓度，补偿电阻区的厚度L和/或边长W来控制补偿电阻区的阻值。

理论上，本实施例中的补偿电阻区18的阻值和栅极总线、各IGBT元胞结构的栅区的阻值之和，就相当于在IGBT芯片的栅极电阻，但在实际生产过程中，为了能够更容易且更准确的控制栅极电阻的大小，一般会将栅极总线和各IGBT元胞结构的栅区的阻值设置的很小，也就是说，所述补偿电阻区的电阻就相当于IGBT芯片的栅极电阻，通过控制补偿电阻区18的电阻的大小即可避免IGBT模块电路中的自激振荡。

本实施例中为了避免栅极总线和各IGBT元胞结构的栅区的电阻对总的栅极电阻的影响，当所述栅极总线和各IGBT元胞结构的栅区的材料为多晶硅时，需采用高浓度的掺杂，即此时所述补偿电阻区的掺杂浓度会远远小于所述栅极总线的掺杂浓度，或者直接采用金属制作栅极总线和各IGBT元胞结构的栅区。

由于本发明实施例中的IGBT芯片的补偿电阻区是位于栅极焊盘下方的，因此不会占用IGBT芯片内部的面积、体积，并且该补偿电阻区是在IGBT芯片生产过程中集成在芯片内部的，在IGBT芯片生产时只需增加补偿电阻区的形成过程即可，因此该IGBT芯片的制作方法工艺简单易行，较现有技术中的方法降低了生产成本。

另外，如图1和图2所示，在本发明其它实施例中，为了便于测试集成的补偿电阻的阻值，还可以在栅极焊盘边缘附近区域形成测试接点16，测试接点16底部与栅极总线相连，即直接由栅极焊盘边缘附近区域的栅极总线处引出测试接点16。测试接点16不会与外部的电路或管脚连接，在测试集成的补偿电阻的阻值时，只需将测试接点16与栅极焊盘14短接即可。

与上述结构实施例相对应，本发明另一实施例提供了一种IGBT芯片制作方法，该IGBT芯片包括多个IGBT元胞结构，该方法的流程图如图3-图8所示，包括以下步骤：

步骤1：如图3所示，提供基底，所述基底包括本体层、位于本体层表面上的栅介质层104、位于所述栅介质层104上的栅层105以及位于所述本体层边缘区域的场区结构106，所述本体层包括漏区；

需要说明的是，本实施例中的基底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体基底还可以包括其它的材料，例如外延层或埋氧层的多层结构。虽然在此描述了可以形成基底的材料的几个示例，但是可以作为半导体基底的任何材料均落入本发明的精神和范围。本实施例中的本体层可采用硅衬底，理论上可采用N型或P型衬底，本实施例中优选为N型衬底。

以NPT(平面非穿通)型IGBT芯片为例，本实施例中的本体层包括：

芯片漏极与漏区之间的P型重掺杂区，即注入层101；

位于所述注入层101上的外延层103，外延层103形成IGBT芯片的漂移区，漂移区一般为N型轻掺杂区，通过对外延层103的正面进行加工，形成IGBT芯片的正面结构。

另外，对于目前普遍采用的场截止结构而言，所述注入层101与所述外延层103之间还具有一个的缓冲层102，所述缓冲层102一般为N型的重掺杂区。

本实施例中可先后采用CVD或热氧化等方法形成注入层101、缓冲层102和外延层103，在每形成一层后，可采用离子注入等方法进行相应浓度的掺杂，完成一层的掺杂后，再形成另一层，逐次进行。各层的厚度及掺杂种类、掺杂浓度等可根据芯片的具体应用要求确定。

另外，需要说明的是，本实施例中形成场区结构106的过程可以为：先采用CVD或热氧化等方法在本体层上形成场区介质层，一般为场区氧化层，之后采用光刻和刻蚀工艺，去除掉中间区域的场区介质层材料，裸露出芯片中间区域的本体层材料，以便后续有源区的形成，保留芯片边缘区域的场区介质层材料，即形成场区结构106，以保护IGBT芯片中间区域的有源区的电路结构。

形成场区结构后，可采用CVD、LPCVD、PECVD、HDP或热氧化工艺，在所述本体层表面上栅介质层104，栅介质层104一般为栅氧化层，具体可采用SrTiO₃、HfO₂、ZrO₂、氧化硅等。

之后再采用CVD、LPCVD、PECVD、HDP或PVD工艺在栅介质层104表面上形成栅层105，栅层105可采用栅多晶硅或金属。一般情况下，栅层105可用来形成多个IGBT元胞的栅区和栅极总线。

由于在IGBT芯片中，为了精确控制栅极电阻(即补偿电阻)的大小，就必须消除栅极总线上电阻的干扰，即栅区和栅极总线的等效电阻要尽可能的小，因此若采用栅多晶硅作为栅层，为了提高栅多晶硅的导电性，要对栅多晶硅进行高浓度的掺杂，一般采用原位掺杂工艺进行掺杂，掺杂离子为磷。当然，若直接采用金属材料制作栅区和栅极总线，则可省去掺杂的步骤。

步骤2：如图4所示，在所述栅层105的表面上形成补偿电阻区107，所述补偿电阻区107的材料一般采用具有一定掺杂浓度的多晶硅；

具体的，形成所述补偿电阻区的过程为：

在所述栅层105上旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和所述栅层105之间形成抗反射层(图中未示出)，以减少不必要的反射；之后采用具有所述补偿电阻区图形的掩膜版对光刻胶层进行曝光，在所述光刻胶层表面上形成所述补偿电阻区图案，之后以具有所述补偿电阻区图案的光刻胶层为掩膜，以具有所述补偿电阻区图形的光刻胶层为掩膜，采用CVD、LPCVD、PECVD、HDP或PVD工艺，在所述栅层105表面上的补偿电阻区的区域范围形成多晶硅层；

以具有所述补偿电阻区图形的光刻胶层为掩膜，采用原位掺杂工艺对所述多晶硅层进行掺杂，形成所述补偿电阻区107，一般情况下，补偿电阻区107的掺杂离子为磷，完成掺杂后采用化学清洗等方法去除光刻胶层和抗反射层。

本实施例中可通过对多晶硅层的厚度、面积、掺杂浓度的控制，来控制补偿电阻区的电阻的大小。所述补偿电阻区107的电阻值R＝ρL/S，其中，ρ表示所述多晶硅的电阻率，通过掺杂浓度控制电阻率的大小，L表示所述补偿电阻区107的厚度，S表示所述补偿电阻区107的面积。

在实际生产过程中，可通过控制多晶硅层的掺杂浓度，或者在定义补偿电阻区的区域范围时，选用不同的掩膜版，以调整补偿电阻区的面积，或者通过控制淀积速率和淀积时间，来控制补偿电阻区的厚度。理论上，通过控制一个参数的大小来控制补偿电阻区的电阻值的方式，在操作上会更加容易，但实际生产中，为了更精确的控制补偿电阻区电阻值的大小，往往需要控制至少多个参数大小，一般情况下，为了便于操作，会选择固定的掩膜版后，通过控制掺杂浓度和补偿电阻区的厚度来控制电阻值的大小。

需要说明的是，当栅层材料为多晶硅时，由于需避免栅区和栅极总线的电阻对栅极电阻(即补偿电阻)的干扰，需对栅层进行高浓度的掺杂，而补偿电阻区的掺杂只是用来控制补偿电阻的大小，没必要进行过高浓度的掺杂，因此，一般情况下，所述补偿电阻区的掺杂浓度小于所述栅极总线的掺杂浓度。

步骤3：如图5所示，图中省略了场区结构，在所述栅层表面内形成栅极总线108和所述多个IGBT元胞的栅区109；

具体的，可采用光刻工艺在所述栅层表面上形成具有栅极总线和栅区图案的光刻胶层，之后以具有栅极总线和栅区图案的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀等方法，在所述栅层表面内形成栅极总线和所述多个IGBT元胞的栅区，之后采用湿法化学清洗等方法去除光刻胶层等，以下将与该过程类似的制备过程简称光刻-刻蚀工艺，也就是说，栅极总线和多个IGBT元胞的栅区是在同一光刻-刻蚀工艺中形成的。

步骤4：在所述基底表面内形成有源区；

以一个IGBT元胞为例，如图6所示，采用光刻工艺，在所述外延层上形成具有阱区图案的光刻胶层，之后以该具有阱区图案的光刻胶层为掩膜，采用离子注入的方法，形成较深的P型重掺杂阱区110，掺杂离子为硼，为了加深掺杂的深度，离子注入之后，需进行退火或高温推阱过程，以便扩散和激活注入的掺杂离子，退火工艺或高温推阱工艺可使注入的掺杂材料中的离子穿过基底中的硅晶体，在外延层中形成期望的结深(即扩散过程)，之后使注入的离子与晶格中的硅原子键合，这个过程激活了注入离子，形成了较深的P型重掺杂阱区110，较深的P型重掺杂阱区110可用来抑制IGBT芯片中的闩锁效应。

之后采用光刻工艺在所述外延层上形成具有体区图案的光刻胶层，之后以该具有体区图案的光刻胶层为掩膜，采用离子注入和退火/高温推阱工艺，形成较浅的P型轻掺杂体区111，掺杂离子为硼，可根据IGBT器件的阈值电压确定掺杂浓度。

形成体区111后，同样的，采用光刻-离子注入-退火/高温推阱工艺，形成源区112，即完成有源区的制作。一般情况下，源区需要进行高浓度的掺杂，掺杂离子为磷。

步骤5：如图7所示，完成上述有源区的制作工艺后，需在所述有源区表面上形成绝缘介质层113，以使后续金属化过程形成的栅极焊盘、源极焊盘等与栅极总线绝缘，避免发生短路现象。所述绝缘介质层113一般为氧化层，如氧化硅。

与结构实施例相对应，当补偿电阻区的面积小于栅极焊盘的面积时，该绝缘介质层113即充当了栅极总线与栅极焊盘间的绝缘介质的作用，以避免栅极焊盘与栅极总线的直接短接而导致补偿电阻失去作用。

形成绝缘介质层113后，采用光刻-刻蚀工艺在所述绝缘介质层113上打孔，以在后续金属化过程引出器件的源极和栅极等(图中未示出)。

步骤6：如图8所示，金属化过程，采用光刻-刻蚀工艺，在所述补偿电阻区上方形成栅极焊盘114、源极焊盘等金属化的表面结构，可采用蒸镀或溅射等方式，在所述本体层的漏区形成集电极116。

具体的，可以在绝缘介质层113表面上形成金属层，之后采用光刻工艺在金属层表面上形成栅极焊盘、源极焊盘等表面结构的图案，之后以具有栅极焊盘、源极焊盘等表面结构图形的光刻胶层为掩膜，刻蚀掉栅极焊盘、源极焊盘等表面结构外的金属层材料，以形成IGBT芯片的金属化的表面结构。

金属化之后，采用CVD、LPCVD、PECVD、HDP或PVD工艺，在所述有源区表面上形成钝化层115，所述钝化层115一般为氮化硅等绝缘物质，以保护有源区部分的电路结构，所述钝化层115覆盖了除源极焊盘和栅极焊盘之外的有源区部分。

以上所述的“栅层表面内”是指由栅层105表面向下延伸的一定深度的区域，该区域属于栅层105的一部分；所述“栅层表面上”是指由栅层105表面向上的区域，该区域不属于栅层105本身。

需要说明的是，本实施例仅以NTP型IGBT芯片的制作方法为例，对IGBT芯片的结构和制作方法进行说明，如果采用P型衬底，或制备其它类型的IGBT芯片，制作步骤和工艺可能会有些许不同，但是只要符合本发明实施例的主体思想，均在本发明实施例的保护范围之内。

本发明实施例公开的IGBT芯片的制作方法，通过在栅极焊盘和栅极总线间增加了补偿电阻区的制作过程，该补偿电阻区的电阻的大小可根据芯片对栅极电阻的需求，通过控制补偿电阻区的掺杂浓度、表面积和厚度来进行调整。因为该补偿电阻区是在IGBT芯片生产过程中集成在芯片内部的，在IGBT芯片生产时只需增加补偿电阻区的形成过程即可，因此该IGBT芯片的制作方法工艺简单易行，并未增加电路的设计成本，且能够准确控制串入的补偿电阻的阻值。

本发明另一实施例中，如图9所示，为了便于测试集成的补偿电阻的阻值，还可以在栅极焊盘边缘附近区域形成测试接点117，测试接点117底部与栅极总线相连，即直接由栅极焊盘边缘附近区域的栅极总线处引出测试接点117。

测试接点具体形成过程可以为，形成钝化层之后，采用光刻-刻蚀工艺，在栅极焊盘边缘附近位置开孔，刻蚀到补偿电阻区下方的栅极总线，之后采用CVD、LPCVD、PECVD、HDP或PVD工艺，在钝化层表面覆盖导电材料，以在开孔内填充导电材料，之后可去除开孔外的导电材料。具体的，可采用化学机械研磨工艺去除开孔外的导电材料，使钝化层表面齐平。

当然，测试接点的制作过程也可以与芯片的金属化过程同时进行，只需在形成绝缘介质层后，在引出芯片的多个IGBT元胞结构的栅极和源极的同时，引出该测试接点即可。具体制作过程可根据芯片的具体结构而定，这里不再赘述。

在测试集成的补偿电阻的阻值时，只需将测试接点117与栅极焊盘114短接即可。

以上所述实施例，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种IGBT芯片，包括栅极焊盘和栅极总线，其特征在于，还包括：

位于所述栅极焊盘与所述栅极总线之间的补偿电阻区。

2.根据权利要求1所述的IGBT芯片，其特征在于，所述补偿电阻区的面积小于或等于所述栅极焊盘的面积。

3.根据权利要求2所述的IGBT芯片，其特征在于，所述补偿电阻区的面积小于所述栅极焊盘的面积时，所述栅极总线与所述栅极焊盘间具有绝缘介质。

4.根据权利要求3所述的IGBT芯片，其特征在于，所述补偿电阻区的材料为具有一定掺杂浓度的多晶硅。

5.根据权利要求4所述的IGBT芯片，其特征在于，所述补偿电阻区的电阻值R＝ρL/S，其中，ρ表示所述多晶硅的电阻率，L表示所述补偿电阻区的厚度，S表示所述补偿电阻区的面积。

6.根据权利要求1-5任一项所述的IGBT芯片，其特征在于，所述栅极总线的材料为多晶硅或金属。

7.根据权利要求6所述的IGBT芯片，其特征在于，所述栅极总线材料为多晶硅时，所述补偿电阻区的掺杂浓度小于所述栅极总线的掺杂浓度。

8.一种IGBT芯片制作方法，该IGBT芯片包括多个IGBT元胞，其特征在于，包括：

提供基底，所述基底包括栅介质层和位于所述栅介质层上的栅层；

在所述栅层表面上形成补偿电阻区；

在所述栅层表面内形成栅极总线和所述多个IGBT元胞的栅区；

在所述补偿电阻区上方形成栅极焊盘。

9.根据权利要求8所述的IGBT芯片制作方法，其特征在于，形成所述补偿电阻区的过程具体为：

以具有所述补偿电阻区图形的光刻胶层为掩膜，采用CVD、LPCVD、PECVD、HDP或PVD工艺，在所述栅层表面上的形成多晶硅层；

采用原位掺杂工艺对所述多晶硅层进行掺杂，形成所述补偿电阻区。

10.根据权利要求9所述的IGBT芯片制作方法，其特征在于，形成所述栅极总线和栅区后，还包括：

在所述基底表面内形成有源区；

在所述有源区表面上形成绝缘介质层。

Images