CN105633147A

CN105633147A - 隧穿场效应晶体管及其制造方法

Info

Publication number: CN105633147A
Application number: CN201410585075.0A
Authority: CN
Inventors: 许高博; 徐秋霞
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2014-10-27
Filing date: 2014-10-27
Publication date: 2016-06-01

Abstract

本发明提供了一种隧穿场效应晶体管，包括：衬底；衬底上的具有第一掺杂类型的漏区；漏区之上的沟道区；沟道区之上的具有第二掺杂类型的源区；衬底之上、与漏区侧壁相接的漏区连接区；所述源区、漏区及沟道区的侧壁上的栅介质层；栅介质层侧壁上的栅电极；栅电极与漏区连接区之间的绝缘层。该方法源区和漏区在衬底的垂直方向上形成，构成了垂直结构的隧穿场效应晶体管，其具有更小的器件尺寸，以满足器件尺寸不断减小的要求，提高集成度。

Description

隧穿场效应晶体管及其制造方法

技术领域

本发明涉及半导体器件领域，特别涉及一种隧穿场效应晶体管及其制造方法。

背景技术

随着器件尺寸的不断缩小，单位面积芯片上的器件数目越来越多，这会导致动态功耗的增加，同时，器件尺寸的不断缩小必然引起漏电流的增加，进而引起静态功耗的增加。对于传统的金属氧化物场效应晶体管(MOSFET)器件，受载流子波尔兹曼热分布限制，MOSFET器件的亚阈值摆幅(SS)必须大于60mV/decade，这严重影响了在相应的栅电压下的开关速率，导致漏电流随着电源电压的降低呈指数增长，从而静态功耗指数呈指数增长。

隧穿场效应晶体管(TFET，TunnelingFieldEffectTransistor)，其工作原理是带带隧穿机制，从工作原理上来看，由于TFET的开启电流与温度没有指数依赖关系，因此亚阈值电流不受载流子热分布的限制，其SS可以实现小于60meV/dec，为降低功耗、减小器件关断电流，提供一种途径。

然而，受隧穿几率的限制，传统的TFET隧穿电流较小，同时，由于TFET的源端与漏端的掺杂类型相反，因此传统的MOSFET自对准工艺不再适用，致使平面TFET在减小器件特征尺寸方面有一些劣势。

发明内容

本发明的目的旨在解决上述技术缺陷，提供一种隧穿场效应晶体管及其制造方法。

本发明提供了一种隧穿场效应晶体管，包括：

衬底；

衬底上的具有第一掺杂类型的漏区；

漏区之上的沟道区；

沟道区之上的具有第二掺杂类型的源区；

衬底之上、与漏区侧壁相接的漏区连接区；

所述源区、漏区及沟道区的侧壁上的栅介质层；

栅介质层侧壁上的栅电极；

栅电极与漏区连接区之间的绝缘层。

可选的，所述源区相对沟道区为异质半导体层。

可选的，所述栅介质层为具有铁电属性的材料。

可选的，所述具有铁电属性的材料为具有铁电属性的HfO2基铁电材料。

可选的，所述漏区连接区为漏区的延伸区，所述漏区延伸区由漏区延伸至半导体层两侧的衬底中。

此外，本发明还提供了一种隧穿场效应晶体管的形成方法，包括步骤：

S1，提供衬底；

S2，在所述衬底上形成具有第一掺杂类型的漏区，在漏区之上形成沟道区，在沟道区之上形成具有第二掺杂类型的源区，以及在衬底上形成与漏区侧壁相接的漏区连接区；

S3，在漏区连接区上形成隔离层；

S4，在所述源区、漏区及沟道区的侧壁上形成栅介质层，在所述栅介质层侧壁上形成栅电极。

可选的，步骤S2具体包括：

在衬底中进行第一掺杂类型的掺杂的漏极层；

在衬底上形成沟道层；

在沟道层上形成具有第二掺杂类型的源极层；

进行刻蚀，直至部分厚度的漏极层，以形成源极区、沟道区、漏极区以及漏区连接区，漏区连接区为漏区的延伸区。

可选的，在沟道层上形成具有第二掺杂类型的源极层的步骤具体包括：在沟道层上外延形成与沟道层异质的、具有第二掺杂类型的源极层。

可选的，所述栅介质层为具有铁电属性的材料。

本发明实施例提供的隧穿场效应晶体管及其制造方法，源区和漏区在衬底的垂直方向上形成，构成了垂直结构的隧穿场效应晶体管，其具有更小的器件尺寸，以满足器件尺寸不断减小的要求，提高集成度。

进一步的，栅介质层采用具有铁电属性的薄膜材料，采用铁电栅介质的表面电势放大作用实现导通电流的提高，源区采用异质半导体层有助于减小带隙提高隧穿几率，从而提高导通电流。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1-图8示出了根据本发明实施例的隧穿场效应晶体管的各个形成阶段的示意图；

图9示出了根据本发明实施例的隧穿场效应晶体管的制造方法的流程图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

本发明旨在提出一种新的隧穿场效应晶体管结构，以满足器件尺寸不断减小的要求。参考图8所示，该隧穿场效应晶体管包括：

衬底1000；

衬底上的具有第一掺杂类型的漏区2002；

漏区之上的沟道区2004；

沟道区之上的具有第二掺杂类型的源区2006；

衬底之上、与漏区侧壁相接的漏区连接区2003；

所述源区、漏区及沟道区的侧壁上的栅介质层1010；

栅介质层侧壁上的栅电极1012；

栅电极与漏区连接区之间的绝缘层1008。

本发明中，漏区、沟道区和源区在衬底的垂直方向上形成，构成了垂直结构的隧穿场效应晶体管，其具有更小的器件尺寸，以满足器件尺寸不断减小的要求，提高集成度。

在优选的实施例中，栅介质层1010可以采用具有铁电属性的薄膜材料，例如具有铁电属性的HfO₂基铁电材料，具体可以为包括硅(Si)、锆(Zr)等元素掺杂的HfO₂铁电材料。采用铁电栅介质的表面电势放大作用实现导通电流的提高。

此外，源区1006可以采用相对沟道区为异质的半导体层，在沟道区为硅的实施例中，源区可以为包括硅锗、镓砷、铟磷等半导体材料。这样，源区与沟道区形成异质结，有助于减小带隙提高隧穿几率，从而提高导通电流。

在本发明中，所述漏区连接区1003为形成漏区接触的区域，以便实现与漏区的电连接，在本发明优选的实施例中，该漏区连接区可以为漏区的延伸区，即与漏区一同形成的由漏区延伸至半导体层两侧的衬底中的掺杂区，便于器件结构的集成。

以上对本发明的隧穿场效应晶体管结构进行了描述，为了更好的理解本发明，以下将结合具体的实施例及制造方法流程图图9进行详细的描述。

首先，在步骤S1，提供半导体衬底1000，参考图1所示。

所述衬底1000可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，SiliconOnInsulator)或GOI(绝缘体上锗，GermaniumOnInsulator)等。所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。

在本实施例中，所述衬底为硅衬底。

而后，在步骤S2，在所述衬底上形成具有第一掺杂类型的漏区1002，在漏区之上形成沟道区1004，在沟道区1004之上形成具有第二掺杂类型的源区1006，以及在衬底上形成于漏区侧壁相接的漏区连接区，参考图5所示。

在本实施例中，具体地，首先，进行第一掺杂类型的掺杂，在衬底中形成具有第一掺杂类型的漏极层1002，如图2所示。在本实施例中，对于N型器件，第一掺杂类型为N型杂质掺杂，例如可以为As或P等；对于P型器件，第一掺杂类型为P型杂质掺杂，例如可以为B或BF₂等。漏极层1002可以通过离子注入工艺在硅衬底上进行掺杂离子注入，退火后，在硅衬底中形成具有第一掺杂类型的漏区1002，掺杂浓度可以为10²⁰cm^-3。

而后，在漏区1002上形成沟道区1004。在本实施例中，可以采用选择性外延工艺生长硅外延层的沟道层1004，如图3所示，厚度可以为10-50nm，沟道层1004为本征掺杂或轻掺杂，如为轻掺杂，掺杂浓度可以为10¹⁰～10¹⁵cm^-3，掺杂类型可以为第一掺杂类型或第二掺杂类型，优选为第二掺杂类型。

而后，在沟道区1004上形成源区1006。在本实施例中，可以采用选择性外延工艺在沟道层1004生长硅锗异质材料的源极层1006，如图4所示，厚度可以为10-100nm，可以采用原位掺杂工艺或离子注入工艺形成具有第二掺杂类型的源极层1006，优选采用原位掺杂工艺，原位掺杂工艺可以在源区和沟道区之间形成超陡突变结。对于N型器件，第二掺杂类型为P型杂质掺杂，例如可以为B或BF2等；对于P型器件，第二掺杂类型为N型杂质掺杂，例如可以为As或P等。掺杂浓度可以为1020cm-3。由于硅锗与硅的晶格常数不同，因此，硅锗与硅表面形成硅锗异质结，起到减小带隙的作用，提高载流子的隧穿几率，即，提高隧穿场效应晶体管的导通电流。在其他实施例中，源极层还可以为包括镓砷、铟磷等半导体材料。

接着，进行刻蚀，直至部分厚度的漏极层1002，以形成源极区2006、沟道区2004、漏极区2002以及漏区连接区2003，漏区连接区2003为漏区2002的延伸区，如图5所示。在本实施例中，首先，在源极层1006上形成图案化的掩膜层(图未示出)，如氮化硅的硬掩膜，而后，可以采用RIE(反应离子刻蚀)的方法进行源极层1006、沟道层1004和漏极层1002的刻蚀，刻蚀停止在部分厚度的漏极层1002之上，这样，剩余的漏极层1002可以作为漏区连接区2003，以便于形成与漏区电连接的接触，从而，如图5所示，形成了源极区2006、沟道区2004、漏极区2002以及漏区连接区2003。该漏区连接区2003通过漏区的延伸区形成，即在形成漏区掺杂的同时在半导体层中形成，而后通过漏区的刻蚀来形成，工艺简单且易于集成。

接着，在步骤S3，在漏区连接区2003上形成隔离层1008，参考图6所示。

在本实施例中，可以采用旋涂绝缘体上硅(Spinonglass，SOG)，并经过高温退火形成SOG的绝缘层，而后进行刻蚀，使得隔离层部分覆盖住漏区连接区2003，从而在漏区连接区2003上形成隔离层1008，如图6所示，暴露出漏区连接区2003可以用于形成漏区接触。当然，该隔离层也可以完全覆盖漏区连接区2003，在形成接触孔时，刻蚀至漏区连接区即可。

而后，在步骤S4，在所述源区、漏区及沟道区的侧壁上形成栅介质层1010，在所述栅介质层侧壁上形成栅电极1012，参考图7所示。

在本发明的实施例中，栅介质层1010可以采用具有铁电属性的薄膜材料，例如具有铁电属性的HfO₂基铁电材料，具体可以为包括硅(Si)、锆(Zr)等元素掺杂的HfO₂铁电材料。采用铁电栅介质的表面电势放大作用实现导通电流的提高。

在本实施例中，采用具有铁电属性的Si掺杂HfO₂(简记为Si:HfO₂)薄膜作为栅介质层1010，氮化钛(TiN)作为栅电极1012，具体的，首先，采用原子层淀积(ALD)工艺和刻蚀工艺，在漏区、源区和沟道区侧壁上淀积形成Si掺杂的HfO₂(Si:HfO₂)薄膜，接着，在Si掺杂的HfO₂(Si:HfO₂)薄膜上淀积氮化钛薄膜，然后，在氮气保护下快速热退火处理，形成具有铁电属性的Si掺杂HfO₂(Si:HfO₂)薄膜，如图7所示。

而后，根据需要，可以采用LPCVD(Low-PressureChemicalVaporDeposition，低压化学气相淀积)方式，淀积氧化硅，从而在栅电极上侧面上也形成绝缘层1014，如图8所示。

至此，形成了本发明实施例的隧穿场效应晶体管。而后，可以根据需要，形成器件的其他结构，如源、漏接触、栅极接触等。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种隧穿场效应晶体管，其特征在于，包括：

衬底；

衬底上的具有第一掺杂类型的漏区；

漏区之上的沟道区；

沟道区之上的具有第二掺杂类型的源区；

衬底之上、与漏区侧壁相接的漏区连接区；

所述源区、漏区及沟道区的侧壁上的栅介质层；

栅介质层侧壁上的栅电极；

栅电极与漏区连接区之间的绝缘层。

2.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述源区相对沟道区为异质半导体层。

3.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述栅介质层为具有铁电属性的材料。

4.根据权利要求3所述的隧穿场效应晶体管，其特征在于，所述具有铁电属性的材料为具有铁电属性的HfO₂基铁电材料。

5.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述漏区连接区为漏区的延伸区，所述漏区延伸区由漏区延伸至半导体层两侧的衬底中。

6.一种隧穿场效应晶体管的制造方法，其特征在于，包括步骤：

S1，提供衬底；

S3，在漏区连接区上形成隔离层；

7.根据权利要求6所述的制造方法，其特征在于，步骤S2具体包括：

在衬底中进行第一掺杂类型的掺杂的漏极层；

在衬底上形成沟道层；

在沟道层上形成具有第二掺杂类型的源极层；

8.根据权利要求6所述的制造方法，其特征在于，在沟道层上形成具有第二掺杂类型的源极层的步骤具体包括：在沟道层上外延形成与沟道层异质的、具有第二掺杂类型的源极层。

9.根据权利要求6所述的制造方法，其特征在于，所述栅介质层为具有铁电属性的材料。

10.根据权利要求9所述的制造方法，其特征在于，所述具有铁电属性的材料为具有铁电属性的HfO₂基铁电材料。