CN114296636B - 存储器的操作方法、存储器及存储系统 - Google Patents

Abstract

本申请公开了一种存储器的操作方法、存储器及存储系统，涉及存储器技术领域。该存储器中包括堆叠的第一存储串和第二存储串，该方法包括：向耦合到第一存储串的第一虚设字线施加第一电压；以及控制耦合到第二存储串的第二虚设字线处于第二电压；所述第一电压高于所述第二电压，且所述第一电压和所述第二电压之间的压差符合在所述第一存储串和第二存储串之间的连接区产生带带隧穿的压差要求。在重掺杂连接区两端形成压差，在重掺杂连接区上下形成电势差强电场，使空穴在强电场区产生，并向第二堆栈的方向运动，从而对第二堆栈的存储单元中的数据进行擦除，避免受重掺杂连接区的影响而无法对中部堆栈进行擦除的问题。

Description

存储器的操作方法、存储器及存储系统

技术领域

本申请实施例涉及存储器技术领域，特别涉及一种存储器的操作方法、存储器及存储系统。

背景技术

三维(3-dimension，3D)存储器通常包括多个阵列排布的存储串，每个存储串包括多个层级串联的存储单元。随着通信技术和大数据技术的发展，用户对于存储器容量的需求正在逐步提升，由于存储器容量受到存储串层数影响，故对于存储串的层数要求也相应提升。

由于刻蚀工艺的限制，需要通过多次刻蚀形成多个堆栈(deck)堆叠(stack)的存储串，而多个堆栈之间形成有重掺杂连接区。存储串的一端连接源线，另一端连接位线，相关技术中，在进行存储串数据擦除时，从源线连接端和/或位线连接端开始向存储串的中间充入空穴进行数据擦除。

然而，通过上述方式进行数据擦除时，数据擦除过程中的空穴无法跨越重掺杂连接区，在一定情况下，堆栈无法顺利完成数据擦除。

发明内容

本申请实施例提供了一种存储器的操作方法、存储器及存储系统，能够避免重掺杂连接区对数据擦除过程的影响。所述技术方案如下：

一方面，提供了一种存储器的操作方法，所述存储器中包括堆叠的第一存储串和第二存储串，该方法包括：

向耦合到所述第一存储串的第一虚设字线施加第一电压；以及控制耦合到所述第二存储串的第二虚设字线处于第二电压；所述第一电压高于所述第二电压，且所述第一电压和所述第二电压之间的压差符合在所述第一存储串和所述第二存储串之间的连接区产生带带隧穿的压差要求；

其中，所述第一虚设字线与所述第一存储串中与所述连接区相邻的第一存储单元相对应，所述第二虚设字线与所述第二存储串中与所述连接区相邻的第二存储单元相对应。

在一个可选的实施例中，所述控制耦合到所述第二存储串的第二虚设字线处于第二电压，包括：

向所述第二虚设字线施加所述第二电压；

或者，

控制所述第二虚设字线处于浮置状态，处于所述浮置状态的所述第二虚设字线保持所述第二电压。

在一个可选的实施例中，所述第一存储串上远离所述连接区的一端连接有第一选择管，所述第一存储串通过所述第一选择管与位线相连；

所述方法还包括：

控制所述第一选择管处于浮置状态，并向所述位线施加第三电压，所述第三电压为预设正电压。

在一个可选的实施例中，所述第一存储串上远离所述连接区的一端连接有第二选择管，所述第一存储串通过所述第二选择管与源线相连；

所述方法还包括：

控制所述第二选择管处于浮置状态，并向所述源线施加第四电压，所述第四电压为预设正电压。

在一个可选的实施例中，所述方法还包括：

控制第二存储字线处于第五电压，所述第一电压高于所述第五电压，所述第二存储字线与所述第二存储串中用于存储数据的第二存储单元相对应。

在一个可选的实施例中，所述方法还包括：

控制第一存储字线处于所述浮置状态，所述浮置状态用于保持所述第一数据存储单元内的数据的存储状态，所述第一存储字线与所述第一存储串中用于存储数据的第一存储单元相对应。

在一个可选的实施例中，所述方法还包括：

控制所述第一存储字线处于第六电压，所述第一电压高于所述第六电压，所述第一存储字线与所述第一存储串中用于存储数据的第一存储单元相对应。

在一个可选的实施例中，所述第一存储串通过所述第一选择管与位线相连；

所述方法还包括：

获取所述位线的电压与所述第一存储字线之间的第一压差，以及所述位线的电压与所述第二存储字线之间的第二压差；

在所述第一压差与所述第二压差之间的差异大于差异阈值的情况下，向所述第二存储字线施加电压补偿。

在一个可选的实施例中，所述第一存储串通过所述第二选择管与源线相连；

所述方法还包括：

获取所述源线的电压与所述第一存储字线之间的第三压差，以及所述源线的电压与所述第二存储字线之间的第四压差；

在所述第三压差与所述第四压差之间的差异大于差异阈值的情况下，向所述第二存储字线施加电压补偿。

另一方面，提供了一种存储器，所述存储器包括：存储阵列单元和外围逻辑单元，所述存储阵列单元中包括堆叠的第一存储串和第二存储串，所述外围逻辑单元包括控制电路；

所述控制电路，被配置为向耦合到所述第一存储串的第一虚设字线施加第一电压；以及控制耦合到所述第二存储串的第二虚设字线处于第二电压；所述第一电压高于所述第二电压，且所述第一电压和所述第二电压之间的压差符合在所述第一存储串和第二存储串之间的连接区产生带带隧穿的压差要求；

其中，所述第一虚设字线与所述第一存储串中与所述连接区相邻的第一存储单元相对应，所述第二虚设字线与所述第二存储串中与所述连接区相邻的第二存储单元相对应。

在一个可选的实施例中，所述控制电路还被配置为控制所述电源向所述第二虚设字线施加所述第二电压；

或者，

所述控制电路还被配置为控制所述第二虚设字线处于浮置状态，处于所述浮置状态的所述第二虚设字线保持所述第二电压。

在一个可选的实施例中，所述第一存储串上远离所述连接区的一端连接有第一选择管，所述第一存储串通过所述第一选择管与位线相连；

所述控制电路还被配置为控制所述第一选择管处于浮置状态，并向所述位线施加第三电压，所述第三电压为预设正电压。

在一个可选的实施例中，所述第一存储串上远离所述重掺杂连接区的一端连接有第二选择管，所述第一存储串通过所述第二选择管与源线相连；

所述控制电路还被配置为控制所述第二选择管处于浮置状态，并向所述源线施加第四电压，所述第四电压为预设正电压。

在一个可选的实施例中，所述控制电路还被配置为控制第二存储字线处于第五电压，所述第一电压高于所述第五电压，所述第二存储字线与所述第二存储串中用于存储数据的第二存储单元相对应。

在一个可选的实施例中，所述控制电路还被配置为控制第一存储字线处于所述浮置状态，所述浮置状态用于保持所述第一数据存储单元内的数据的存储状态，所述第一存储字线与所述第一存储串中用于存储数据的第一存储单元相对应。

在一个可选的实施例中，所述控制电路还被配置为控制所述第一存储字线处于第六电压，所述第一电压高于所述第六电压，所述第一存储字线与所述第一存储串中用于存储数据的第一存储单元相对应。

在一个可选的实施例中，所述第一存储串通过所述第一选择管与位线相连；

所述控制电路还被配置为获取所述位线的电压与所述第一存储字线之间的第一压差，以及所述位线的电压与所述第二存储字线之间的第二压差；

其中，所述控制电路还被配置为在所述第一压差与所述第二压差之间的差异大于差异阈值的情况下，向所述第二存储字线施加电压补偿。

在一个可选的实施例中，所述第一存储串通过所述第二选择管与源线相连；

所述控制电路还被配置为获取所述源线的电压与所述第一存储字线之间的第三压差，以及所述源线的电压与所述第二存储字线之间的第四压差；

其中，所述控制电路还被配置为在所述第三压差与所述第四压差之间的差异大于差异阈值的情况下，向所述第二存储字线施加电压补偿。

另一方面，提供了一种存储系统，所述存储系统包括：

存储器，所述存储器中存储有指令，以及，

存储器控制器，与存储器通信连接，在存储器控制器运行所述指令时实现如上述实施例中任一所述的存储器的操作方法。

另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，所述指令在控制电路上运行时实现如上述实施例中任一所述的存储器的操作方法。

本申请实施例提供的技术方案带来的有益效果至少包括:

当存储串的两个堆栈之间形成有重掺杂连接区时，通过在重掺杂连接区两端形成压差，在重掺杂连接区上下形成电势差强电场，使空穴在强电场区产生，并向第二堆栈的方向运动，从而对第二堆栈的存储单元中的数据进行擦除，避免数据擦除的过程受到重掺杂连接区的影响而无法对中部堆栈进行擦除的问题。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一个示例性实施例提供的存储器的电路结构示意图；

图2是本申请一个示例性实施例提供的存储串的结构示意图；

图3是本申请另一个示例性实施例提供的存储串的结构示意图；

图4是本申请一个示例性实施例提供的存储器的操作方法的流程图；

图5是基于图4示出的实施例提供的数据擦除过程的电压原理示意图；

图6是本申请另一个示例性实施例提供的存储器的操作方法的流程图；

图7是针对仅擦除第二堆栈中的数据保留第一堆栈中的数据对应的电压控制流程图；

图8是基于图7示出的实施例提供的电压波形示意图；

图9是对应图8示出的仿真沟道电势示意图；

图10是针对同时擦除第一堆栈和第二堆栈中的数据对应的电压控制流程图；

图11是基于图10示出的实施例提供的电压波形示意图；

图12是对应图11示出的仿真沟道电势示意图；

图13是本申请另一个示例性实施例提供的存储串的结构示意图；

图14是本申请另一个示例性实施例提供的存储器的操作方法的流程图；

图15是基于图14示出的实施例提供的电压波形示意图；

图16是对应图15示出的仿真沟道电势示意图；

图17是针对同时擦除第一堆栈、第二堆栈和第三堆栈中的数据对应的电压控制流程图；

图18是基于图17示出的实施例提供的电压波形示意图；

图19是本申请一个示例性实施例提供的存储器的结构框图；

图20是本申请另一个示例性实施例提供的存储器的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

三维(3-Dimension，3D)存储器是一种多层堆叠的存储器，示意性的，该3D存储器为3D与非门闪存(NAND flash)。如图1所示，3D存储器100所包括的多个存储串110(string)沿平行于衬底的承载面的方向排布，每个存储串110中的多个存储单元120沿垂直于衬底的承载面的方向排布。即，该3D存储器包括的多个存储单元在衬底上呈三维阵列排布，并形成存储阵列(array)。

存储串110的一端与位线(BiteLine，BL)相连，另一端与源线(SourceLine，SL)相连。

每个存储串中的存储单元还通过字线(Word Line，WL)与其他存储串中的存储单元连接。如：每个存储串可以包括64个存储单元，则该3D存储器可以包括64根字线WL<63：0>，每根字线与位于同一层(即相对于衬底具有相同高度)的部分存储单元连接。需要说明的是，64个存储单元仅为一个具体示例，申请不限于此，在一些实施例中，每个存储串可以包括多于64的存储单元，例如128、196等等。在3D存储器中，与同一根字线连接的各个存储单元称为一个存储页(page)，共享一组字线的所有存储串称为一个存储块(block)。

存储串110还包括与第一个存储单元的漏极连接的上选择管，以及与最后一个存储单元的源极连接的下选择管。其中，上选择管也称为顶部选择栅(Top Select Gate，TSG)或漏极选择管。下选择管也称为底部选择栅(Bottom Select Gate，BSG)或源极选择管。

TSG的栅极与漏极选择线(DrainSelect Line，DSL)连接，TSG的源极与第一个存储单元的漏极连接，TSG的漏极与位线连接。

BSG的栅极与源极选择线(Source Select Line，SSL)连接，BSG的漏极与最后一个存储单元的源极连接，BSG的源极与源线连接。

由于刻蚀工艺的限制，存储串110层数的增加需要通过多次刻蚀形成多个堆栈堆叠的存储串，在一些实施例中，形成堆栈堆叠的过程中，需要通过形成重掺杂连接区的方式将相邻两个存储串进行紧密连接，从而形成一个存储串。其中，重掺杂是指掺入半导体材料中的杂质量较多的情况，如：硅单晶中杂质浓度达到每立方厘米包括10¹⁸个原子。重掺杂连接区用于确保在两个堆栈之间形成紧密的连接关系。

请参考图2，其示出了本申请一个示例性实施例提供的存储串的结构示意图，其中，在存储串200中包括逐层排列的存储单元分别与字线210连接，且逐层排列的存储单元包裹在内层结构外围，而圆柱体内层结构的中心形成有沟道230。当通过刻蚀工艺将两个堆栈存储串堆叠形成存储串200时，在两个堆栈之间形成重掺杂连接区240(Joint连接区)。每个存储串中的各个存储单元的沟道能够依次连接，形成存储串的沟道230。

在存储器的擦除操作中，通过在位线和/或源线施加高压对与字线连接的存储单元中存储的数据进行擦除。其中，在位线和/或源线施加高压时产生空穴，通过空穴在沟道游走，从而存储单元中的电子与空穴结合，实现存储单元中的数据擦除。

而当两层堆栈之间包括重掺杂连接区时，受到重掺杂连接区的影响，从一端充入的空穴无法从跨越重掺杂连接区，而当存在至少三层堆栈存储串，且相邻两层堆栈存储串之间包括重掺杂连接区时，显然处于中间位置的堆栈存储串无法实现数据擦除。

示意性的，请参考图3，存储串300中包括三层存储串堆叠，其中，上层存储串310的顶部与位线相连，上层存储串310与中间层存储串320之间形成有Joint连接区，中间层存储串320与下层存储串330之间形成有Joint连接区，而下层存储串330的底部与源线相连。

当位线和源线分别施加高压时，则分别从存储串的两端生成空穴向存储串的中间移动，将存储单元中的数据进行擦除。而由于受到重掺杂特性的影响，空穴无法穿越Joint连接区，故，中间层存储串320无法实现数据擦除。

本申请实施例中，针对在擦除操作中，空穴无法穿越Joint连接区的问题，利用重掺杂连接区附近虚设字线的电压调节，在重掺杂连接区产生带带隧穿(Band to BandTunneling，B2BT)效果，从而实现存储串中部堆栈的数据擦除。

图4是本申请一个示例性实施例提供的存储器的操作方法的流程图，以该存储器中包括堆叠的第一存储串和第二存储串为例，如图4所示，该方法包括：

步骤401，向耦合到第一存储串的第一虚设字线施加第一电压。

存储串中包括堆叠的第一存储串和第二存储串，其中，第一存储串和第二存储串以堆栈的形式堆叠，实现为第一存储串对应的第一堆栈和第二存储串对应的第二堆栈，第一存储串和第二存储串之间通过连接区连接，本申请实施例中，第一存储串和第二存储串之间形成有重掺杂连接区。

第一存储串中包括堆叠的多个第一存储单元，每个第一存储单元分别连接有各自的字线，这里统称为第一字线，其中，由于靠近重掺杂连接区的存储单元受到重掺杂连接区的影响，存储稳定性较差，故，第一存储单元中包括第一虚拟存储单元和第一数据存储单元，其中，第一虚拟存储单元与第一存储串中与重掺杂连接区相邻的一个或者一组存储单元对应，可选地，第一虚拟存储单元为与重掺杂连接区相邻的n个第一存储单元，n为正整数，如：将最接近重掺杂连接区的两个第一存储单元确定为第一虚拟存储单元。

第一数据存储单元用于进行数据存储。

其中，第一虚设字线为耦合到第一存储串中与重掺杂连接区相邻的n个第一虚拟存储单元的字线。

示意性的，第一虚设字线为耦合到第一存储串中与重掺杂连接区相邻的2个第一虚拟存储单元的字线，则向该2个第一虚设字线施加第一电压。

示意性的，第一存储串的第一端和第二存储串的第二端相邻，并通过重掺杂连接区连接，则第一虚拟存储单元为位于第一存储串第一端的n个存储单元，该n个存储单元在第一存储串中起辅助作用，如：第一虚拟存储单元用于保护第一存储串中的字线和TSG。

第一虚设字线与任意电源直接/间接相连，通过电源向第一虚设字线进行施压，从而控制第一虚设字线处于第一电压。

步骤402，控制耦合到第二存储串的第二虚设字线处于第二电压。

第二存储串中包括堆叠的多个第二存储单元，第二存储单元分别连接有各自的字线，这里统称为第二字线，其中，由于靠近重掺杂连接区的存储单元受到重掺杂连接区的影响，存储稳定性较差，故，第二存储单元中包括第二虚拟存储单元和第二数据存储单元，其中，第二虚拟存储单元为第二存储串中与连接区相邻的一个或者一组存储单元对应，可选地，第二虚拟存储单元为与重掺杂连接区相邻的m个第二存储单元，m为正整数，如：将最接近重掺杂连接区的两个第二存储单元确定为第二虚拟存储单元。

第二数据存储单元用于进行数据存储。

其中，第二虚设字线为耦合到第二存储串中与重掺杂连接区相邻的m个第二虚拟存储单元的字线。

示意性的，第二虚设字线为耦合到第二存储串中与重掺杂连接区相邻的2个第二虚拟存储单元的字线，则向该2个第二虚设字线施加第二电压。

示意性的，第一存储串的第一端和第二存储串的第二端相邻，并通过重掺杂连接区连接，则第二虚拟存储单元为位于第二存储串第二端的m个存储单元，该m个存储单元在第二存储串中起辅助作用，如：第二虚拟存储单元用于保护第二存储串中的字线和BSG。

可选地，虚拟存储单元通过虚设字线(dummy word line)与其他存储串中的虚拟存储单元连接，该虚拟存储单元用于保护字线和TSG。可选地，第一虚设字线与第一存储串中与连接区相连的第一存储单元相对应；第二虚设字线与第二存储串中与连接区相邻的第二存储单元相对应。

第一电压和第二电压之间的压差符合在第一存储串和第二存储串之间的连接区，也即上述重掺杂连接区产生带带隧穿的压差要求，以向第二存储串充入空穴进行数据擦除。

可选地，第一电压高于第二电压。

其中，第一电压和第二电压之间的压差在重掺杂连接区发生带带隧穿，并产生栅致漏极漏电(Gate Induced Drain Leakage，GIDL)，其中，GIDL在重掺杂连接区产生电子空穴对，该电子空穴对能够向第二存储串运动，充入第二存储串中的沟道，从而对第二存储串的第二存储单元中存储的数据进行擦除。其中，空穴是指在共价键上流失一个电子，并在共价键上留下空位的效应。

在一些实施例中，第一电压和第二电压之间的压差要求为3-10V，也即，当第二电压处于0V时，第一电压处于3-10V之间则符合压差要求，能够在重掺杂连接区产生带带隧穿，其中，压差要求为基于带带隧穿的产生范围预先设置的。

在一些实施例中，在控制第二虚设字线处于第二电压时，包括如下方式中的至少一种：

第一，向第二虚设字线施加第二电压；

其中，第二虚设字线与电源直接/间接相连，通过电源向第二虚设字线进行施压，从而控制第二虚设字线处于第二电压。

第二，控制第二虚设字线处于浮置状态，处于浮置状态的第二虚设字线保持第二电压。

浮置状态是指与底座、电源以及任何外部可连接的电路端钮相隔离的输出电路，钮相隔离是指无直接电连接的关系。在一些实施例中，当控制第二虚设字线处于浮置状态时，第二虚设字线保持0V电压。

示意性的，如图5所示，在存储串500中包括第一存储串510和第二存储串520，其中，第一存储串510和第二存储串520之间形成有重掺杂连接区530，其中，在第一存储串510上邻近重掺杂连接区530的部分连接有第一虚设字线511，第一虚设字线511与第一存储串510上邻接重掺杂连接区530的第一虚拟存储单元连接；第二存储串520上邻近重掺杂连接区530的部分连接有第二虚设字线521，第二虚设字线521与第二存储串520上邻接重掺杂连接区530的第二虚拟存储单元连接。也即，如图5所示，第一虚设字线511和第二虚设字线521分别与重掺杂连接区530两侧的虚拟存储单元连接，在向第一虚设字线511施加第一电压，并控制第二虚设字线521处于第二电压后，由于第一电压高于第二电压，故，第一虚设字线511和第二虚设字线521在重掺杂连接区530两侧形成压差，且第一电压和第二电压之间的压差符合在重掺杂连接区530产生带带隧穿效应的压差要求，从而在重掺杂连接区530上下形成电势差强电场，空穴在强电场区产生，并向第二存储串520的方向运动，从而对第二存储串520的第二存储单元中的数据进行擦除。

可选地，接收数据擦除指令，数据擦除指令用于指示对存储串中的存储单元内的数据进行擦除。

本实施例中，数据擦除指令所指示的需要进行数据擦除的存储单元中包括上述第二存储单元。即，数据擦除指令用于指示对上述第二存储单元中存储的数据进行擦除；或者，数据擦除指令用于指示对上述第一存储单元和第二存储单元中存储的数据进行擦除；或者，数据擦除指令用于指示对上述第一存储单元、第二存储单元以及其他存储单元中存储的数据进行擦除。

在一些实施例中，三维存储器中包括控制电路，通过控制电路接收上述数据擦除指令，并根据数据擦除指令进行三维存储器中的电压控制。

综上所述，本申请实施例提供的存储器的操作方法，当存储串的两个堆栈之间形成有重掺杂连接区时，通过向上述与重掺杂连接区相邻的第一存储单元连接的虚设字线施加高压，以及在上述与重掺杂连接区相邻的第二存储单元连接的虚设字线维持低压，从而在重掺杂连接区两端形成压差，在重掺杂连接区上下形成电势差强电场，使空穴在强电场区产生，并向第二存储串的方向运动，从而对第二存储串的存储单元中的数据进行擦除，避免数据擦除的过程受到重掺杂连接区的影响而无法对中部存储串进行擦除的问题。

在一些实施例中，第一存储串上远离重掺杂区域的一段连接有第一选择管，第一存储串通过第一选择管与位线相连，存储串内部包括垂直于字线方向的沟道。其中，第一选择管实现为上选择管。

图6是本申请另一个示例性实施例提供的存储器的操作方法的流程图，以该方法应用于三维存储器中为例进行说明，如图6所示，该方法包括：

步骤601，向第一虚设字线施加第一电压。

其中，第一虚设字线为第一存储串中与重掺杂连接区相邻的n个第一虚拟存储单元连接的字线。

步骤602，控制第二虚设字线处于第二电压。

其中，第二虚设字线为第二存储串中与重掺杂连接区相邻的m个第二虚拟存储单元连接的字线。

第一电压高于第二电压，第一电压和第二电压之间的压差符合在重掺杂连接区产生带带隧穿效应的压差要求，以向第二存储串充入空穴进行数据擦除。

步骤603，第一选择管处于浮置状态，并向位线施加第三电压。

其中，第三电压为预设正电压，第三电压用于向沟道传输正电势，从而在第一选择管处产生电子空穴对，并将空穴送入沟道。

可选地，位线向沟道传输的正电势在重掺杂连接区被削减，也即，传输至第一存储串沟道的正电位电势，高于传输至第二存储串沟道的正电位电势。

当第一选择管处于浮置状态后，位线施加的第三电压向沟道传输正电势，由沟道中的正电势与第一电压和第二电压之间的压差配合，在重掺杂连接区两端形成压差，在重掺杂连接区上下形成电势差强电场，使空穴在强电场区产生，并向第二存储串的方向运动，从而对第二存储串的存储单元中的数据进行擦除。

步骤604，控制第二存储字线处于第五电压。

其中，第二存储串中包括与第二数据存储单元连接的第二存储字线，第一电压高于第五电压，从而重掺杂连接区产生的空穴能够顺利运动至第二数据存储单元进行数据擦除。

值得注意的是，上述实施例中，以第一存储串上远离所述重掺杂连接区的一端连接上选择管为例进行说明，在一些实施例中，第一存储串上远离重掺杂连接区的一段可以连接下选择管，第一存储串通过下选择管与源线相连，存储串内部包括垂直于字线方向的沟道。则，上述通过位线施加电压的数据擦除的步骤603还可以实现为：控制第二选择管，也即上述下选择管处于浮置状态，并向源线施加第四电压，第四电压为预设正电压，第四电压用于向沟道传输正电势。

值得注意的是，以图5示出的存储串500为例，该存储串500上端连接N井，下端连接P井，其中，上端N井接位线，下端P井接源线，当向位线施加正电压时，向沟道传输正电势，并在上选择管TSG处产生空穴送入沟道；当向源线施加正电压时，向沟道传输正电势，且源线产生的正电势将P井中的空穴送入沟道，从而实现对存储单元中存储数据的擦除过程。

综上所述，本实施例提供的存储器的操作方法，当第一存储串为连接位线/源线的存储串时，通过位线/源线上施加的高压向存储串的沟道传输正电位，以及控制上/下选择管处于浮置状态，从而与第一电压和第二电压之间的压差配合，在重掺杂连接区两端形成压差，在重掺杂连接区上下形成电势差强电场，使空穴在强电场区产生，并向第二存储串的方向运动，从而对第二存储串的存储单元中的数据进行擦除。

在一些实施例中，针对第一存储串和第二存储串中的数据可以同时擦除，也可以仅擦除第二存储串中的数据，保留第一存储串中的数据。针对两种情况分别进行说明：

第一，仅擦除第二存储串中的数据，保留第一存储串中的数据。

图7是针对仅擦除第二存储串中的数据，保留第一存储串中的数据对应的电压控制流程图，以第一存储串上远离重掺杂连接区的一端连接上选择管为例进行说明，如图7所示，在如图6所示的步骤601之后，还包括如下步骤：

步骤701，控制第一存储字线处于浮置状态。

其中，第一存储串中还包括与第一数据存储单元连接的第一存储字线。

也即，以第一存储串与位线连接为例，如图8所示，电压调整的波形示意图800中包括如下电压调整：

位线BL810：第三电压，预设高压；

上选择管TSG820：浮置状态；

第一存储字线830：浮置状态；

第一虚设字线840：第一电压；

第二虚设字线850：第二电压，第一高于第二电压电压；

第二存储字线860：第五电压，第一电压高于第五电压。

基于图8示出的波形示意图可知，位线BL810施加高压后，向存储串的沟道传输正电位，而上选择管820和第一存储字线830处于浮置状态，故正电位能够顺利传输至沟道中，且不会对第一存储字线830所连接的第一数据存储单元产生影响，也即，第一存储字线830的浮置状态用于保持第一数据存储单元内的数据的存储状态，避免第一数据存储单元内存储的数据被擦除。而第一电压为向第一虚设字线840添加的高压，第二电压为第二虚设字线850添加的低压或者第二虚设字线850保持浮置状态时的电压，即0V电压，故第一电压和第二电压之间的电压差在重掺杂连接区上下产生电势差强电场，使空穴在强电场区产生，并向第二存储串的方向运动。第二存储字线860保持低压，从而接收空穴进行数据擦除。

从而，通过上述电压调整，保持第一存储串中的数据不被擦除，并擦除第二存储串中的数据。

图9是对应图8示出的仿真沟道电势示意图，对应存储串沟道纵向方向上各个沟道位置的电势情况，如图9所示，在仿真沟道电势波形图900中第一存储字线830对应的沟道处于10V的电势，第二存储字线860对应的沟道处于8V的电势，但由于第一存储字线830处于浮置状态，故，并不存在数据擦除。

值得注意的是，上述位线BL810也可以替换实现为源线SL，对应的上选择管TSG820也可以实现为下选择管BSG，本申请实施例对此不加以限定。

第二，同时擦除第一存储串和第二存储串中的数据。

图10是针对同时擦除第一存储串和第二存储串中的数据对应的电压控制流程图，以第一存储串上远离重掺杂连接区的一端连接上选择管为例进行说明，如图10所示，在如图6所示的步骤601之后，还包括如下步骤：

步骤1001，控制第一存储字线处于第六电压。

其中，第一存储串中还包括与第一数据存储单元连接的第一存储字线。第一电压高于第六电压。在一些实施例中，通过连接的电源向第一存储字线施加第六电压。

也即，以第一存储串与位线连接为例，如图11所示，电压调整的波形示意图1100中包括如下电压调整：

位线BL1110：第三电压，预设高压；

上选择管TSG1120：浮置状态；

第一存储字线1130：第六电压，低于第三电压；

第一虚设字线1140：第一电压；

第二虚设字线1150：第二电压，第一电压高于第二电压；

第二存储字线1160：第五电压，第一电压高于第五电压。

基于图11示出的波形示意图可知，位线BL1110施加高压后，向存储串的沟道传输正电势，而上选择管1120和第一存储字线1130处于浮置状态，故正电势能够顺利传输至沟道中。第一电压为向第一虚设字线1140添加的高压，第二电压为第二虚设字线1150添加的低压或者第二虚设字线1150保持浮置状态时的电压，故第一电压和第二电压之间的电压差在重掺杂连接区上下产生电势差强电场，使空穴在强电场区产生，并向第二存储串的方向运动。且由于第一存储字线1130处于第六电压(低压)，能够接受空穴充入第一存储串的沟道，对第一存储串中的数据进行擦除。第二存储字线1160处于第五电压(低压)，能够接受空穴充入第二存储串的沟道，对第二存储串中的数据进行擦除。

在一些实施例中，擦除速度由沟道电势与位线电势之间的电势差确定，电势差越大，擦除速度越快，电势差越小，擦除速度越慢。其中，位线施加的正电位在重掺杂连接区被削弱。则获取位线的电压与第一存储字线之间的第一压差，以及位线的电压与第二存储字线之间的第二压差，当第一压差和第二压差之间的差异大于差异阈值，向第二存储字线施加电压补偿。可选地，差异阈值为预先设定的阈值，与第一存储串和第二存储串之间的擦除速度差异相关。示意性的，差异阈值为2V，则当第一压差和第二压差之差为2.2V时，向第二存储字线施加电压补偿，如：施加1V电压补偿。

从而，通过上述电压调整，同时擦除第一存储串以及第二存储串中的数据。

值得注意的是，上述位线BL也可以替换实现为源线SL，对应的上选择管TSG也可以实现为下选择管BSG，本申请实施例对此不加以限定。

也即第一存储串通过下选择管与源线相连，则获取源线的电压与第一存储字线之间的第三压差，以及源线的电压与第二存储字线之间的第四压差，当第三压差和第四压差之间的差异大于差异阈值，向第二存储字线施加电压补偿。

可选地，上述施加电压补偿时，根据压差之间的差异施加电压补偿；或者，根据预设电压补偿参数向第二存储字线施加电压补偿。

图12是对应图11示出的仿真沟道电势示意图，对应存储串沟道纵向方向上各个沟道位置的电势情况，如图12所示，在仿真沟道电势波形图1200中第一存储字线1130对应的沟道处于6V的电势，第二存储字线1160对应的沟道处于2.5V的电势，第一存储字线1130与位线1110的电势差约为4V，第二存储字线1160与位线1110的电势差约为4V，故第一存储串内的数据擦除速度与第二存储串内的数据擦除速度基本保持一致。

综上所述，本实施例提供的存储器的操作方法，在重掺杂连接区上下形成带带隧穿效应的同时，将第一存储字线设置为浮置状态，从而避免第一存储字线连接的第一存储单元受到空穴的影响被擦除，实现了擦除第二存储串中的数据并同时保留第一存储串中的数据。

本实施例提供的方法，在重掺杂连接区上下形成带带隧穿效应的同时，向第一存储字线施加低压，从而实现空穴在第一存储串和第二存储串的沟道中运动，并对第一存储串和第二存储串中的数据进行同步擦除。

值得注意的是，上述实施例中以存储串中包括第一存储串和第二存储串为例进行说明，在一些实施例中，存储串中包括第一存储串、第二存储串和第三存储串。第一存储串和第二存储串之间形成有重掺杂连接区，第二存储串和第三存储串之间形成有重掺杂连接区。

示意性的，请参考图13，其示出了本申请一个示例性实施例提供的存储串的结构示意图，如图13所示，该存储串1300中包括：第一存储串1310、第二存储串1320以及第三存储串1330；

其中，第一存储串1310第一端通过上选择管TSG与位线BL连接；第一存储串1310的第二端与第二存储串1320的第一端通过第一重掺杂连接区相连；第二存储串1320的第二端与第三存储串1330的第一端通过第二重掺杂连接区相连；第三存储串1330的第二端通过下选择管BSG与源线SL连接。

第一存储串1310中靠近第一重掺杂连接区的第一虚拟存储单元连接有第一虚设字线，除第一虚拟存储单元外，第一存储串1310中还包括第一数据存储单元，连接有第一存储字线；

第二存储串1320中靠近第一重掺杂连接区的第二虚拟存储单元连接有第二虚设字线；第二存储串1320中靠近第二重掺杂连接区的第二虚拟存储单元也连接有第二虚设字线，除第二虚拟存储单元外，第二存储串1320中还包括第二数据存储单元，连接有第二存储字线；

第三存储串1330中靠近第二重掺杂连接区的第三虚拟存储单元连接有第三虚设字线，除第三虚拟存储单元外，第三存储串1330中还包括第三数据存储单元，连接有第三存储字线。

可选地，当第二存储串为处于中间位置的存储串时，还可以通过两端充入空穴的方式进行数据擦除。图14是本申请另一个示例性实施例提供的存储器的操作方法的流程图，如图14所示，该方法包括：

步骤1401，向第一虚设字线和第三虚设字线施加第一电压。

可选地，向第一虚设字线和第三虚设字线施加高压，其中，本实施例中，以向第一虚设字线和第三虚设字线都施加第一电压为例进行说明，在一些实施例中，第一虚设字线和第三虚设字线还可以施加不同的高压，本申请实施例对此不加以限定。

可选地，第一虚设字线/第三虚设字线直接或者间接与电源连接，通过电源向第一虚设字线/第三虚设字线施加第一电压。

步骤1402，控制第二虚设字线处于第二电压。

第一电压高于第二电压，第一电压和第二电压之间的压差符合在重掺杂连接区产生带带隧穿效应的压差要求，以向第二存储串充入空穴进行数据擦除。

本实施例中，第一重掺杂连接区和第二重掺杂连接区都产生带带隧穿效应，其中，第一重掺杂连接区产生带带隧穿效应后，由第一存储串向第二存储串的第一方向，向第二存储串充入空穴；第二重掺杂连接区产生带带隧穿效应后，由第三存储串向第二存储串的第二方向，向第二存储串充入空穴。

在一些实施例中，控制第二虚设字线处于第二电压时，包括如下方式中的至少一种：

第一，向第二虚设字线施加第二电压；

第二，控制第二虚设字线处于浮置状态，处于浮置状态的第二虚设字线保持第二电压。

步骤1403，向位线施加第三电压，向源线施加第四电压，并控制上选择管和下选择管处于浮置状态。

其中，第三电压用于从第一存储串的方向，向存储串的沟道传输正电势；第四电压用于从第三存储串的方向，向存储串的沟道传输正电势。也即，第三电压用于在第一重掺杂连接区产生带带隧穿效应，第四电压用于在第二重掺杂连接区产生带带隧穿效应。

步骤1404，控制第二存储字线处于第五电压。

第一电压高于第五电压，从而重掺杂连接区产生的空穴能够顺利运动至第二数据存储单元进行数据擦除。

综上所述，本实施例提供的存储器的操作方法，从第一存储串和第三存储串两端向第二存储串充入空穴，对第二存储串中存储的数据进行擦除，提高了数据擦除效率。

可选地，以存储串中包括第一存储串、第二存储串和第三存储串为例，可以实现单独擦除第二存储串中的数据，也可以实现擦除第一存储串和第二存储串中的数据，或者实现擦除第二存储串和第三存储串中的数据，或者实现擦除第一存储串、第二存储串以及第三存储串中的数据。本实施例中，以单独擦除第二存储串中的数据，以及擦除第一存储串、第二存储串和第三存储串中的数据为例进行说明。

第一，仅擦除第二存储串中的数据，保留第一存储串和第三存储串中的数据。

图15是针对仅擦除第二存储串中的数据，保留第一存储串和第三存储串中的数据对应的示意图，以第一存储串上远离重掺杂连接区的一端连接上选择管，第三存储串上远离重掺杂连接区的一端连接下选择管为例进行说明，如图15所示，电压调整的波形示意图1500中包括如下电压调整：

位线BL1510：第三电压，预设高压；

上选择管TSG1520：浮置状态；

第一存储字线1530：浮置状态；

第一虚设字线1540：第一电压；

第二虚设字线1550：第二电压，第一高于第二电压电压；

第二存储字线1560：第五电压，第一电压高于第五电压；

第三虚设字线1570：第一电压；

第三存储字线1580：浮置状态；

下选择管BSG1590：浮置状态；

源线SL1501：预设高压。

基于图15示出的波形示意图1500可知，位线BL1510和源线SL1501施加高压后，向存储串的沟道传输正电位，而上选择管1520、下选择管1590、第一存储字线1530和第三存储字线1580处于浮置状态，故正电位能够顺利传输至沟道中，且不会对第一存储字线1530所连接的第一数据存储单元以及第三存储字线1580所连接的第三数据存储单元产生影响，也即，第一存储字线1530的浮置状态用于保持第一数据存储单元内的数据的存储状态，避免第一数据存储单元内存储的数据被擦除，而第三存储字线1580的浮置状态用于保持第三数据存储单元内的数据的存储状态，避免第三数据存储单元内存储的数据被擦除。而第一电压为向第一虚设字线1540和第三虚设字线1570添加的高压，第二电压为第二虚设字线1550添加的低压或者第二虚设字线1550保持浮置状态时的电压，即0V电压，故第一电压和第二电压之间的电压差在重掺杂连接区上下产生电势差强电场，使空穴在强电场区产生，并分别从两个重掺杂区向第二存储串的方向运动。第二存储字线1560保持低压，从而接收空穴进行数据擦除。

从而，通过上述电压调整，保持第一存储串和第三存储串中的数据不被擦除，并擦除第二存储串中的数据。

图16是对应图15示出的仿真沟道电势示意图，对应存储串沟道纵向方向上各个沟道位置的电势情况，如图15所示，以第一存储串和第二存储串的仿真沟道电势为例，在仿真沟道电势波形图1600中第一存储字线1530对应的沟道处于10V的电势，第二存储字线1560对应的沟道处于8V的电势，但由于第一存储字线1530处于浮置状态，故，并不存在数据擦除。

第二，同时擦除第一存储串和第二存储串中的数据。

图17是针对同时擦除第一存储串、第二存储串和第三存储串中的数据对应的示意图，以第一存储串上远离重掺杂连接区的一端连接上选择管，第三存储串上远离重掺杂连接区的一端连接下选择管为例进行说明，如图17所示，电压调整的波形示意图1700中包括如下电压调整：

也即，以第一存储串与位线连接为例，如图17所示，电压调整的波形示意图1700中包括如下电压调整：

位线BL1710：第三电压，预设高压；

上选择管TSG1720：浮置状态；

第一存储字线1730：第六电压，低于第三电压；

第一虚设字线1740：第一电压；

第二虚设字线1750：第二电压，第一电压高于第二电压；

第二存储字线1760：第五电压，第一电压高于第五电压；

第三虚设字线1770：第一电压；

第三存储字线1780：第六电压，低于第三电压；

下选择管BSG1790：浮置状态；

源线SL1701：预设高压。

基于图17示出的波形示意图可知，位线BL1710和源线SL1701施加高压后，向存储串的沟道传输正电势，而上选择管1720和下选择管1790处于浮置状态，故在上选择管1720处产生空穴，以及由源线1701将P井中的空穴送入沟道中。第一电压为向第一虚设字线1740和第三虚设字线1770添加的高压，第二电压为第二虚设字线1750添加的低压或者第二虚设字线1750保持浮置状态时的电压，故第一电压和第二电压之间的电压差在重掺杂连接区上下产生电势差强电场，使空穴在强电场区产生，并从两个重掺杂区域向第二存储串的方向运动。且由于第一存储字线1730和第三存储字线1780处于第六电压(低压)，能够接受空穴充入第一存储串和第三存储串的沟道，对第一存储串和第三存储串中的数据进行擦除。第二存储字线1760处于第五电压(低压)，能够接受空穴充入第二存储串的沟道，对第二存储串中的数据进行擦除。

从而，通过上述电压调整，同时擦除第一存储串、第二存储串以及第三存储串中的数据。

图18是对应图17示出的仿真沟道电势示意图，对应存储串沟道纵向方向上各个沟道位置的电势情况，如图18所示，以第一存储串和第二存储串的仿真沟道电势为例，在仿真沟道电势波形图1800中第一存储字线1730对应的沟道处于6V的电势，第二存储字线1760对应的沟道处于2.5V的电势，第一存储字线1730与位线1710的电势差约为4V，第二存储字线1760与位线1710的电势差约为4V，故第一存储串内的数据擦除速度与第二存储串内的数据擦除速度基本保持一致。

图19是本申请一个示例性实施例提供的存储器的结构框图，存储器包括：存储阵列单元1910和外围逻辑单元1920，所述存储阵列单元1910中包括堆叠的第一存储串1911和第二存储串1912，所述外围逻辑单元1920包括控制电路1921；

控制电路1921被配置为向耦合到所述第一存储串的第一虚设字线施加第一电压；以及控制耦合到所述第二存储串的第二虚设字线处于第二电压；所述第一电压高于所述第二电压，且所述第一电压和所述第二电压之间的压差符合在所述第一存储串和第二存储串之间的连接区产生带带隧穿的压差要求；

其中，所述第一虚设字线与所述第一存储串中与所述连接区相邻的第一存储单元相对应，所述第二虚设字线与所述第二存储串中与所述连接区相邻的第二存储单元相对应。

在一个可选的实施例中，所述控制电路1921还被配置为向所述第二虚设字线施加所述第二电压；

或者，

所述控制电路1921还被配置为控制所述第二虚设字线处于浮置状态，处于所述浮置状态的所述第二虚设字线保持所述第二电压。

在一个可选的实施例中，所述第一存储串上远离所述连接区的一端连接有第一选择管，所述第一存储串通过所述第一选择管与位线相连；

控制电路1921还被配置为控制所述第一选择管处于浮置状态，并向所述位线施加第三电压，所述第三电压为预设正电压。

在一个可选的实施例中，所述第一存储串上远离所述重掺杂连接区的一端连接有第二选择管，所述第一存储串通过所述第二选择管与源线相连；

控制电路1921还被配置为控制所述第二选择管处于浮置状态，并向所述源线施加第四电压，所述第四电压为预设正电压。

在一个可选的实施例中，控制电路1921还被配置为控制第二存储字线处于第五电压，所述第一电压高于所述第五电压，所述第二存储字线与所述第二存储串中用于存储数据的第二存储单元相对应。

在一个可选的实施例中，控制电路1921还被配置为控制第一存储字线处于所述浮置状态，所述浮置状态用于保持所述第一数据存储单元内的数据的存储状态，所述第一存储字线与所述第一存储串中用于存储数据的第一存储单元相对应。

在一个可选的实施例中，控制电路1921还被配置为控制所述第一存储字线处于第六电压，所述第一电压高于所述第六电压，所述第一存储字线与所述第一存储串中用于存储数据的第一存储单元相对应。

在一个可选的实施例中，所述第一存储串通过所述第一选择管与位线相连；

控制电路1921还被配置为获取所述位线的电压与所述第一存储字线之间的第一压差，以及所述位线的电压与所述第二存储字线之间的第二压差；

其中，控制电路1921还被配置为在所述第一压差与所述第二压差之间的差异大于差异阈值的情况下，向所述第二存储字线施加电压补偿。

在一个可选的实施例中，所述第一存储串通过所述第二选择管与源线相连；

控制电路1921还被配置为获取所述源线的电压与所述第一存储字线之间的第三压差，以及所述源线的电压与所述第二存储字线之间的第四压差；

其中，控制电路1921还被配置为在所述第三压差与所述第四压差之间的差异大于差异阈值的情况下，向所述第二存储字线施加电压补偿。

综上所述，本申请实施例提供的存储器，当存储串的两个堆栈之间形成有重掺杂连接区时，通过向上述与重掺杂连接区相邻的第一存储单元连接的虚设字线施加高压，以及在上述与重掺杂连接区相邻的第二存储单元连接的虚设字线维持低压，从而在重掺杂连接区两端形成压差，在重掺杂连接区上下形成电势差强电场，使空穴在强电场区产生，并向第二存储串的方向运动，从而对第二存储串的存储单元中的数据进行擦除，避免数据擦除的过程受到重掺杂连接区的影响而无法对中部存储串进行擦除的问题。

本申请实施例提供了一种控制电路，该控制电路包括可编程逻辑电路和/或程序指令，该控制电路可以用于实现本申请前述实施例提供的存储器的操作方法。

本申请实施例提供了一种存储系统，该存储系统包括：

存储器，所述存储器中存储有指令，以及，

存储器控制器，与存储器通信连接，在存储器控制器运行所述指令时实现如本申请前述实施例提供的存储器的操作方法。其中，通信连接是指控制器与存储器之间能够传输控制信号或者数据信号。

本申请实施例提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，指令在控制电路上运行时实现如本申请前述实施例提供的存储器的操作方法。

图20是本申请实施例提供的一种存储器的结构示意图。如图20所示，该存储器2000包括：存储阵列2010，以及控制电路2020。该存储阵列2010包括多个存储串。其中，该控制电路2020可以为前述实施例提供的控制电路。

在本申请中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“至少一个”是指一个或多个，术语“多个”指两个或两个以上，除非另有明确的限定。

本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

以上所述仅为本申请的示例性实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (20)

1.一种存储器的操作方法，其特征在于，所述存储器中包括堆叠的第一存储串和第二存储串，所述方法包括：

向耦合到所述第一存储串的第一虚设字线施加第一电压；以及控制耦合到所述第二存储串的第二虚设字线处于第二电压；所述第一电压高于所述第二电压，且所述第一电压和所述第二电压之间的压差符合在所述第一存储串和所述第二存储串之间的连接区产生带带隧穿的压差要求；

其中，所述第一虚设字线与所述第一存储串中与所述连接区相邻的第一存储单元相对应，所述第二虚设字线与所述第二存储串中与所述连接区相邻的第二存储单元相对应。

2.根据权利要求1所述的方法，其特征在于，所述控制耦合到所述第二存储串的第二虚设字线处于第二电压，包括：

向所述第二虚设字线施加所述第二电压；

或者，

控制所述第二虚设字线处于浮置状态，处于所述浮置状态的所述第二虚设字线保持所述第二电压。

3.根据权利要求1所述的方法，其特征在于，所述第一存储串上远离所述连接区的一端连接有第一选择管，所述第一存储串通过所述第一选择管与位线相连；

所述方法还包括：

控制所述第一选择管处于浮置状态，并向所述位线施加第三电压，所述第三电压为预设正电压。

4.根据权利要求1所述的方法，其特征在于，所述第一存储串上远离所述连接区的一端连接有第二选择管，所述第一存储串通过所述第二选择管与源线相连；

所述方法还包括：

控制所述第二选择管处于浮置状态，并向所述源线施加第四电压，所述第四电压为预设正电压。

5.根据权利要求3或4所述方法，其特征在于，所述方法还包括：

控制第二存储字线处于第五电压，所述第一电压高于所述第五电压，所述第二存储字线与所述第二存储串中用于存储数据的第二存储单元相对应。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括：

控制第一存储字线处于所述浮置状态，所述浮置状态用于保持所述第一存储单元内的数据的存储状态，所述第一存储字线与所述第一存储串中用于存储数据的第一存储单元相对应。

7.根据权利要求5所述的方法，其特征在于，所述方法还包括：

控制第一存储字线处于第六电压，所述第一电压高于所述第六电压，所述第一存储字线与所述第一存储串中用于存储数据的第一存储单元相对应。

8.根据权利要求7所述的方法，其特征在于，所述第一存储串通过第一选择管与位线相连；

所述方法还包括：

获取所述位线的电压与所述第一存储字线之间的第一压差，以及所述位线的电压与所述第二存储字线之间的第二压差；

在所述第一压差与所述第二压差之间的差异大于差异阈值的情况下，向所述第二存储字线施加电压补偿。

9.根据权利要求7所述的方法，其特征在于，所述第一存储串通过第二选择管与源线相连；

所述方法还包括：

获取所述源线的电压与所述第一存储字线之间的第三压差，以及所述源线的电压与所述第二存储字线之间的第四压差；

在所述第三压差与所述第四压差之间的差异大于差异阈值的情况下，向所述第二存储字线施加电压补偿。

10.一种存储器，其特征在于，所述存储器包括：存储阵列单元和外围逻辑单元，所述存储阵列单元中包括堆叠的第一存储串和第二存储串，所述外围逻辑单元包括控制电路；

所述控制电路，被配置为向耦合到所述第一存储串的第一虚设字线施加第一电压；以及控制耦合到所述第二存储串的第二虚设字线处于第二电压；所述第一电压高于所述第二电压，且所述第一电压和所述第二电压之间的压差符合在所述第一存储串和第二存储串之间的连接区产生带带隧穿的压差要求；

其中，所述第一虚设字线与所述第一存储串中与所述连接区相邻的第一存储单元相对应，所述第二虚设字线与所述第二存储串中与所述连接区相邻的第二存储单元相对应。

11.根据权利要求10所述的存储器，其特征在于，所述控制电路还被配置为控制电源向所述第二虚设字线施加所述第二电压；

或者，

所述控制电路还被配置为控制所述第二虚设字线处于浮置状态，处于所述浮置状态的所述第二虚设字线保持所述第二电压。

12.根据权利要求10所述的存储器，其特征在于，所述第一存储串上远离所述连接区的一端连接有第一选择管，所述第一存储串通过所述第一选择管与位线相连；

所述控制电路还被配置为控制所述第一选择管处于浮置状态，并向所述位线施加第三电压，所述第三电压为预设正电压。

13.根据权利要求10所述的存储器，其特征在于，所述第一存储串上远离所述连接区的一端连接有第二选择管，所述第一存储串通过所述第二选择管与源线相连；

所述控制电路还被配置为控制所述第二选择管处于浮置状态，并向所述源线施加第四电压，所述第四电压为预设正电压。

14.根据权利要求12或13所述存储器，其特征在于，

所述控制电路还被配置为控制第二存储字线处于第五电压，所述第一电压高于所述第五电压，所述第二存储字线与所述第二存储串中用于存储数据的第二存储单元相对应。

15.根据权利要求14所述的存储器，其特征在于，

所述控制电路还被配置为控制第一存储字线处于所述浮置状态，所述浮置状态用于保持所述第一存储单元内的数据的存储状态，所述第一存储字线与所述第一存储串中用于存储数据的第一存储单元相对应。

16.根据权利要求14所述的存储器，其特征在于，

所述控制电路还被配置为控制第一存储字线处于第六电压，所述第一电压高于所述第六电压，所述第一存储字线与所述第一存储串中用于存储数据的第一存储单元相对应。

17.根据权利要求16所述的存储器，其特征在于，所述第一存储串通过第一选择管与位线相连；

所述控制电路还被配置为获取所述位线的电压与所述第一存储字线之间的第一压差，以及所述位线的电压与所述第二存储字线之间的第二压差；

其中，所述控制电路还被配置为在所述第一压差与所述第二压差之间的差异大于差异阈值的情况下，向所述第二存储字线施加电压补偿。

18.根据权利要求16所述的存储器，其特征在于，所述第一存储串通过第二选择管与源线相连；

所述控制电路还被配置为获取所述源线的电压与所述第一存储字线之间的第三压差，以及所述源线的电压与所述第二存储字线之间的第四压差；

其中，所述控制电路还被配置为在所述第三压差与所述第四压差之间的差异大于差异阈值的情况下，向所述第二存储字线施加电压补偿。

19.一种存储系统，其特征在于，所述存储系统包括：

存储器，所述存储器中存储有指令，以及

存储器控制器，与存储器通信连接，在存储器控制器运行所述指令时实现如权利要求1至9任一所述的存储器的操作方法。

20.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有指令，所述指令在控制电路上运行时实现如权利要求1至9任一所述的存储器的操作方法。