CN107658313A - 三维存储器中高深宽比的字线形成方法 - Google Patents

三维存储器中高深宽比的字线形成方法 Download PDF

Info

Publication number
CN107658313A
CN107658313A CN201710773083.1A CN201710773083A CN107658313A CN 107658313 A CN107658313 A CN 107658313A CN 201710773083 A CN201710773083 A CN 201710773083A CN 107658313 A CN107658313 A CN 107658313A
Authority
CN
China
Prior art keywords
filled
space
wordline
carried out
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710773083.1A
Other languages
English (en)
Other versions
CN107658313B (zh
Inventor
姚兰
吕震宇
陈俊
胡禺石
陶谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710773083.1A priority Critical patent/CN107658313B/zh
Publication of CN107658313A publication Critical patent/CN107658313A/zh
Application granted granted Critical
Publication of CN107658313B publication Critical patent/CN107658313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种三维存储器中高深宽比的字线形成方法，属于半导体技术领域。所述方法包括：提供具有高深宽比及待填充空隙的主体结构；对待填充空隙进行部分材料填充；对已进行部分材料填充的待填充空隙进行横向回刻；对回刻后的待填充空隙进行材料填充至无空隙形成字线。本发明中，通过“部分填充—横向回刻—再填充”的方式形成字线，有效的解决了高深宽比的字线形成过程中字线提前封口或者字线填充不满产生空隙的问题，提升了工艺质量，进而确保了三维存储器的良率。

Description

三维存储器中高深宽比的字线形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器中高深宽比的字线形成方法。
背景技术
闪存是一种非易变性的存储器，是电可擦除且可编程的只读存储器的一种特殊结构，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失。闪存以其便捷、存储密度高、可靠性好等优点成为非挥发性存储器研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛的应用于手机、笔记本、掌上电脑和U盘等移动和通讯设备中，并占据了非挥发性半导体存储器的大部分市场份额。
如今，经历了平面型闪存存储器的发展时期，已进入了三维闪存存储器的发展热潮，其主要特色是将平面结构转换为立体结构，形成多个横向和纵向的存储单元阵列，并通过形成水平方向上的字线(Word line)和竖直方向的门线(Gate line)来准确定位各存储区，进而对存储区中的数据进行操作。然而，目前的三维存储器制程中，由于沟道通孔的顶层临界尺寸(TOP CD)难以做小，使得斜向彼此相邻的两个沟道通孔(Channel hole)间的距离偏小，导致后续填充形成字线的过程中字线提前封口，使得字线填充不满或者有缝隙，从而影响三维存储器的良率。
发明内容
为解决现有技术的不足，本发明提供一种三维存储器中高深宽比的字线形成方法，包括：
提供具有高深宽比及待填充空隙的主体结构；
对所述待填充空隙进行部分材料填充；
对已进行部分材料填充的待填充空隙进行横向回刻；
对回刻后的待填充空隙进行材料填充至无空隙形成字线。
可选地，所述主体结构中含有多个类矩阵排列的沟道通孔，所述沟道通孔的上表面为半径为R的圆形；斜向相邻的两个沟道通孔的圆心之间的距离为D，每个待填充空隙对应的沟道通孔的长度为L；
所述高深宽比具体为：0<D-2R<L。
可选地，填充的材料具体为钨。
可选地，采用化学气相沉积的方法进行材料填充。
可选地，所述对所述待填充空隙进行部分材料填充，具体为：对所述待填充空隙进行材料填充至所述待填充空隙呈现即将封口的状态或者已封口的状态。
可选地，所述对已进行部分材料填充的待填充空隙进行横向回刻，具体为：采用湿法刻蚀的方式对已进行部分材料填充的待填充空隙进行横向回刻。
本发明的优点在于：
本发明中的方法，通过“部分填充—横向回刻—再填充”的方式形成字线，有效的解决了高深宽比的字线形成过程中字线提前封口或者字线填充不满产生空隙的问题，提升了工艺质量，进而确保了三维存储器的良率。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1和附图2为本发明提供的一种高深宽比示意图；
附图3为本发明提供一种三维存储器中高深宽比的字线形成方法流程图；
附图4为本发明提供的主体结构的结构示意图；
附图5至7为本发明提供的一种三维存储器中高深宽比的字线形成方法中不同阶段的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
结合背景技术及本发明中的技术方案，现对沟道通孔的顶层临界尺寸及斜向彼此相邻的两个沟道通孔间的距离进行说明，如图1和图2所示，其中，图1中虚线的延伸方向上有多个沟道通孔，图2为图1的俯视图；其中，每个沟道通孔的上表面(顶层)为半径为R的圆形，斜向相邻的两个沟道通孔上表面的圆心之间的距离为D，斜向彼此相邻的两个沟道通孔间的距离为Space，每个待填充空隙对应的沟道通孔的长度为L，则有Space＝D-2R，且Space<L，本发明中将该结构称为高深宽比。
为解决现有的高深宽比的字线形成过程中，出现字线填充不满或者提前封口的缺陷，本发明提供一种三维存储器中高深宽比的字线形成方法，如图3所示，包括：
提供具有高深宽比及待填充空隙的主体结构；
对待填充空隙进行部分材料填充；
对已进行部分材料填充的待填充空隙进行横向回刻；
对回刻后的待填充空隙进行材料填充至无空隙形成字线。
其中，主体结构，如图4所示，包括：衬底、在衬底上形成的叠层结构、在叠层结构上形成的介电层、以及形成于叠层结构和介电层间的多个沟道通孔。其中，叠层结构具体包括：多层交错堆叠的氧化物层(图中未标记)和氮化物层(图中未标记)，且氮化物层形成于相邻的氧化物层之间；优选地，氧化物层为二氧化硅，氮化物层为氮化硅。
根据本发明的实施方式，主体结构中含有多个类矩阵排列的沟道通孔，沟道通孔的上表面为半径为R的圆形；斜向相邻的两个沟道通孔上表面的圆心之间的距离为D，每个待填充空隙对应的沟道通孔的长度为L；
对应地，本发明中的高深宽比具体满足：0<D-2R<L。
根据本发明的实施方式，填充的材料具体为钨。
根据本发明的实施方式，采用化学气相沉积的方法进行材料填充。
优选地，在本实施例中，将六氟化硅(WF6)和氢(H2)充满待填充空隙，通过机台提供反应条件使两者发生还原反应来沉积钨。
根据本发明的实施方式，对待填充空隙进行部分材料填充，如图5所示，具体为：对待填充空隙进行材料填充至待填充空隙即将封口的状态或者已封口的状态。
需要说明地，由于各待填充空隙中的反应气体的化学反应速率以及反应气体的比例不容易控制，使得在进行部分材料填充过程中的某一时刻，一些待填充空隙中呈现即将封口的状态，一些待填充空隙中呈现已封口的状态。
根据本发明的实施方式，对已进行部分材料填充的待填充空隙进行横向回刻，具体为：采用湿法刻蚀的方式对已进行部分材料填充的待填充空隙进行横向回刻。
如图6所示，横向回刻将上述部分材料填充形成的即将封口状态或者已封口状态的空隙重新打开。
如图7所示，对横向回刻后的待填充空隙再次采用化学气相沉积的方法进行材料填充至无空隙以形成字线。
本发明中的方法，通过“部分填充—横向回刻—再填充”的方式形成字线，有效的解决了高深宽比的字线形成过程中字线提前封口或者字线填充不满产生空隙的问题，提升工艺质量，进而确保了三维存储器的良率。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种三维存储器中高深宽比的字线形成方法，其特征在于，包括：
提供具有高深宽比及待填充空隙的主体结构；
对所述待填充空隙进行部分材料填充；
对已进行部分材料填充的待填充空隙进行横向回刻；
对回刻后的待填充空隙进行材料填充至无空隙形成字线。
2.根据权利要求1所述的方法，其特征在于，所述主体结构中含有多个类矩阵排列的沟道通孔，所述沟道通孔的上表面为半径为R的圆形；斜向相邻的两个沟道通孔上表面圆心之间的距离为D，每个待填充空隙对应的沟道通孔的长度为L；
所述高深宽比具体为：0<D-2R<L。
3.根据权利要求1所述的方法，其特征在于，填充的材料具体为钨。
4.根据权利要求1所述的方法，其特征在于，采用化学气相沉积的方法进行材料填充。
5.根据权利要求1所述的方法，其特征在于，所述对所述待填充空隙进行部分材料填充，具体为：对所述待填充空隙进行材料填充至所述待填充空隙呈现即将封口的状态或者已封口的状态。
6.根据权利要求1所述的方法，其特征在于，所述对已进行部分材料填充的待填充空隙进行横向回刻，具体为：采用湿法刻蚀的方式对已进行部分材料填充的待填充空隙进行横向回刻。
CN201710773083.1A 2017-08-31 2017-08-31 三维存储器中高深宽比的字线形成方法 Active CN107658313B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710773083.1A CN107658313B (zh) 2017-08-31 2017-08-31 三维存储器中高深宽比的字线形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710773083.1A CN107658313B (zh) 2017-08-31 2017-08-31 三维存储器中高深宽比的字线形成方法

Publications (2)

Publication Number Publication Date
CN107658313A true CN107658313A (zh) 2018-02-02
CN107658313B CN107658313B (zh) 2019-03-12

Family

ID=61128103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710773083.1A Active CN107658313B (zh) 2017-08-31 2017-08-31 三维存储器中高深宽比的字线形成方法

Country Status (1)

Country Link
CN (1) CN107658313B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349965A (zh) * 2019-07-25 2019-10-18 长江存储科技有限责任公司 一种三维存储器与形成三维存储器的方法
CN113097083A (zh) * 2021-03-12 2021-07-09 长江存储科技有限责任公司 一种字线的填充空隙率的确定方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412194A (zh) * 2011-08-08 2012-04-11 上海华虹Nec电子有限公司 硅通孔的制作方法
CN104701323A (zh) * 2015-03-16 2015-06-10 武汉新芯集成电路制造有限公司 一种存储结构
US9558949B2 (en) * 2013-03-04 2017-01-31 Sandisk Technologies Llc Vertical bit line non-volatile memory systems and methods of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412194A (zh) * 2011-08-08 2012-04-11 上海华虹Nec电子有限公司 硅通孔的制作方法
US9558949B2 (en) * 2013-03-04 2017-01-31 Sandisk Technologies Llc Vertical bit line non-volatile memory systems and methods of fabrication
CN104701323A (zh) * 2015-03-16 2015-06-10 武汉新芯集成电路制造有限公司 一种存储结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349965A (zh) * 2019-07-25 2019-10-18 长江存储科技有限责任公司 一种三维存储器与形成三维存储器的方法
CN110349965B (zh) * 2019-07-25 2020-12-15 长江存储科技有限责任公司 一种三维存储器与形成三维存储器的方法
CN113097083A (zh) * 2021-03-12 2021-07-09 长江存储科技有限责任公司 一种字线的填充空隙率的确定方法

Also Published As

Publication number Publication date
CN107658313B (zh) 2019-03-12

Similar Documents

Publication Publication Date Title
US11626424B2 (en) Semiconductor devices and methods of fabrication
CN103247632B (zh) 半导体器件及其制造方法
CN103515392B (zh) 半导体器件及其制造方法
US9130038B2 (en) Three-dimensional semiconductor memory device, memory system including the same, method of manufacturing the same and method of operating the same
CN108695332A (zh) 分栅式闪存及其形成方法、控制方法
CN107482013A (zh) 三维存储器及其形成方法
CN104952873A (zh) 半导体器件及其制造方法
CN101118910A (zh) 具有垂直沟道的非易失存储装置及其制造方法
US10515810B2 (en) Self-aligned di-silicon silicide bit line and source line landing pads in 3D vertical channel memory
CN107580728A (zh) 3d双密度nand快闪存储器
US11521982B2 (en) Three-dimensional semiconductor device having deposition inhibiting patterns
CN106952919A (zh) 快闪存储器及其制作方法
CN104091801B (zh) 存储器单元阵列及其形成方法和驱动方法
CN100452358C (zh) 制造闪存器件的方法
CN107658313B (zh) 三维存储器中高深宽比的字线形成方法
CN103311251B (zh) 半导体器件及其制造方法
US8823072B2 (en) Floating gate type nonvolatile memory device and related methods of manufacture and operation
US11195851B2 (en) Semiconductor memory device
CN105789179A (zh) 动态随机存取存储器的有源区接触窗及其制造方法
CN106298788B (zh) 存储器结构及其形成方法
CN104517849B (zh) 快闪存储器的形成方法
CN110277393A (zh) 闪存及其制造方法
CN101771056A (zh) 半导体器件及其制造方法
CN103117281B (zh) 半导体存储器件及其制造方法
CN208738260U (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant