CN110277393A - 闪存及其制造方法 - Google Patents

闪存及其制造方法 Download PDF

Info

Publication number
CN110277393A
CN110277393A CN201910530006.2A CN201910530006A CN110277393A CN 110277393 A CN110277393 A CN 110277393A CN 201910530006 A CN201910530006 A CN 201910530006A CN 110277393 A CN110277393 A CN 110277393A
Authority
CN
China
Prior art keywords
channel
shallow trench
region
crystal silicon
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910530006.2A
Other languages
English (en)
Inventor
王成诚
邹荣
王奇伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910530006.2A priority Critical patent/CN110277393A/zh
Publication of CN110277393A publication Critical patent/CN110277393A/zh
Priority to US16/854,129 priority patent/US11374014B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种闪存，沟道区包括形成于半导体衬底表面区域中的第一浅沟槽，隧穿介质层和多晶硅浮栅形成在第一浅沟槽中并延伸到第一浅沟槽外；在多晶硅浮栅的宽度方向上的两侧面和顶部表面上依次形成有控制介质层和多晶硅控制栅；源漏区自对准形成在多晶硅浮栅的长度方向上两侧的有源区中，多晶硅浮栅的宽度方向上的两侧面和有源区的宽度方向上的两侧面自对准；沟道区位于源区和漏区之间，沟道具有沿第一浅沟槽侧面延伸的纵向结构，纵向结构使沟道的长度增加并使沟道的长度满足短沟道效应的条件下使多晶硅浮栅的长度减少。本发明还公开了一种闪存的制造方法。本发明能突破沟道长度对存储单元的尺寸限制，从而能缩小存储单元的面积。

Description

闪存及其制造方法
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种闪存(Flash)。本发明还涉及一种闪存的制造方法。
背景技术
在过去的20年中，堆叠式存储器的尺寸缩小是依靠光刻工艺升级以及架构创新来实现的。但是在或非(NOR)型Flash中，45纳米以下的节点已经被沟道长度所限而并非光刻工艺。短沟道效应会导致沟道漏电造成读取电流漏电问题以及热电子编程分布变差等问题，综合来看，NOR Flash的闪存单元的沟道长度被限制在100纳米以上；如在现有电子隧穿氧化层(Erase Through Oxide，ETOX)架构的NOR Flash中，45纳米节点以上的技术一直都维持在最小存储单元面积接近10F2的平面技术中，其中最小沟道长度不小于110纳米；F表示一个特征尺寸，对于45nm节点，一个特征尺寸为45nm。
如图1A所示，是现有闪存的阵列结构图；图1B是沿图1A中的AA线的现有闪存的剖面结构图；现有闪存包括多个存储单元，在俯视面上所述存储单元如虚线圈104所示；各所述存储单元包括栅极结构、源区208、漏区209和沟道区。
在所述多晶硅浮栅203的宽度方向上的两侧面和顶部表面上依次形成有控制介质层204和多晶硅控制栅205。现有中，各所述存储单元的所述栅极结构由形成在所述半导体衬底201表面的所述隧穿介质层202、所述多晶硅浮栅203、所述控制介质层204和多晶硅控制栅205叠加而成。通常，所述半导体衬底201为硅衬底。所述隧穿介质层202为氧化层，所述控制介质层204为氧化层、氮化层和氧化层的叠加层。
所述源区208和所述漏区209自对准形成在所述栅极结构两侧的有源区101中。
通常，在所述栅极结构的侧面还形成有侧墙206，所述漏区209由重掺杂区如N+区组成，所述漏区209的靠近栅极结构侧还包括轻掺杂漏区207，所述轻掺杂漏区207和所述栅极结构的侧面自对准；所述漏区209则在所述侧墙206形成之后采用N+离子注入形成。
所述沟道区位于所述源区208和所述漏区209之间且被所述多晶硅浮栅203所覆盖的所述半导体衬底201的表面区域中；被所述多晶硅浮栅203覆盖的所述沟道区的表面用于形成连接所述源区208和所述漏区209的沟道。
图1A中，各所述存储单元行列排列形成闪存的阵列结构，所述闪存为NOR型结构。
同一行的各所述存储单元的所述多晶硅控制栅205连接在一起并组成多晶硅行102，所述多晶硅行102组成字线(WL)。
同一列的各所述存储单元的所述漏区209都通过对应的接触孔103连接到由正面金属层组成位线(BL)。
同一列的各所述存储单元的所述源区208、所述漏区209和所述沟道区位于同一个呈列结构的所述有源区101中，所述有源区101和对应的所述多晶硅行102的交叠区域为所述多晶硅浮栅203的形成区域。
在阵列结构中，同一行的所述源区208都连接在一起，为自对准源(SAS)结构。
各列所述有源区101之间隔离有浅沟槽场氧，所述浅沟槽场氧形成于浅沟槽中。
现有闪存中，一个所述存储单元的尺寸如虚线框104所示，其中所述存储单元的宽度为L101，长度为L102，宽度L301能做到2F，F表示一个特征尺寸大小。长度L102则会受到沟道长度的限制，也即虽然光刻工艺能使长度L102做到更小，但是这会使得沟道长度也减少，从而使器件的短沟道效应增加并由此产生和短沟道效应相关的问题，如会导致沟道漏电造成读取电流漏电问题以及热电子编程分布变差等问题。
以45纳米以下的技术节点为例，特征尺寸为45nm，满足短沟道效应的条件下的所述沟道的长度为100nm以上如不小于110nm；这样，长度为L102要为5F以上，这样存储单元的面积最小值仅能做到10F2。
发明内容
本发明所要解决的技术问题是提供一种闪存，能突破沟道长度对存储单元的尺寸限制，从而能缩小存储单元的面积。为此，本发明还提供一种闪存的制造方法。
为解决上述技术问题，本发明提供的闪存包括多个存储单元；各所述存储单元包括栅极结构、源区、漏区和沟道区。
所述沟道区包括形成于半导体衬底表面区域中的第一浅沟槽，在所述第一浅沟槽的底部表面和侧面形成有隧穿介质层，所述隧穿介质层还延伸到所述第一浅沟槽外的所述半导体衬底表面上，多晶硅浮栅将形成有所述隧穿介质层的所述第一浅沟槽完全填充并延伸到所述第一浅沟槽外的所述隧穿介质层表面。
在所述多晶硅浮栅的宽度方向上的两侧面和顶部表面上依次形成有控制介质层和多晶硅控制栅；各所述存储单元的所述栅极结构由对应的所述隧穿介质层、所述多晶硅浮栅、所述控制介质层和多晶硅控制栅叠加而成。
所述源区和所述漏区自对准形成在所述多晶硅浮栅的长度方向上两侧的有源区中，所述多晶硅浮栅的宽度方向上的两侧面和所述有源区的宽度方向上的两侧面自对准。
所述沟道区位于所述源区和所述漏区之间且被所述多晶硅浮栅所覆盖的所述半导体衬底的表面区域中；被所述多晶硅浮栅覆盖的所述沟道区的表面用于形成连接所述源区和所述漏区的沟道，所述沟道具有沿所述第一浅沟槽侧面延伸的纵向结构，所述沟道的纵向结构使所述沟道的长度增加并使所述沟道的长度满足短沟道效应的条件下使所述多晶硅浮栅的长度减少并从而缩小所述存储单元的面积。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述隧穿介质层为氧化层，所述控制介质层为氧化层、氮化层和氧化层的叠加层。
进一步的改进是，各所述存储单元行列排列形成闪存的阵列结构，所述闪存为NOR型结构。
同一行的各所述存储单元的所述多晶硅控制栅连接在一起并组成多晶硅行。
同一列的各所述存储单元的所述漏区都通过对应的接触孔连接到由正面金属层组成位线。
同一列的各所述存储单元的所述源区、所述漏区和所述沟道区位于同一个呈列结构的所述有源区中，所述有源区和对应的所述多晶硅行的交叠区域为所述多晶硅浮栅的形成区域。
各列所述有源区之间隔离有浅沟槽场氧，所述浅沟槽场氧形成于第二浅沟槽中。
进一步的改进是，所述多晶硅浮栅的长度为2个特征尺寸以下。
进一步的改进是，所述存储单元的面积为6F2以下，F表示一个特征尺寸大小。
进一步的改进是，所述特征尺寸为45nm以下，满足短沟道效应的条件下的所述沟道的长度为100nm以上。
为解决上述技术问题，本发明提供的闪存的制造方法中的闪存包括多个存储单元，形成各所述存储单元的步骤包括：
步骤一、提供半导体衬底，在沟道区的形成区域的所述半导体衬底的表面区域中形成第一浅沟槽。
步骤二、形成硬质掩模层，所述硬质掩模层将所述第一浅沟槽完全填充并覆盖所述第一浅沟槽外的所述半导体衬底表面。
步骤三、光刻定义出第二浅沟槽的形成区域并根据光刻定义依次对所述硬质掩模层和所述第一半导体衬底进行刻蚀形成所述第二浅沟槽。
步骤四、在所述第二浅沟槽中填充浅沟槽场氧，进行平坦化使所述浅沟槽场氧的表面和所述硬质掩模层的表面相平；所述浅沟槽场氧定义出有源区。
步骤五、以所述浅沟槽场氧为掩模自对准去除所述硬质掩模层，在所述硬质掩模层去除的区域中依次形成隧穿介质层和多晶硅浮栅，所述多晶硅浮栅的宽度方向上的两侧面和所述有源区的宽度方向上的两侧面自对准。
步骤六、以所述多晶硅浮栅为掩模对所述浅沟槽场氧进行自对准回刻并将所述浅沟槽场氧的表面回刻到和所述半导体衬底的表面相平。
步骤七、形成控制介质层，所述控制介质层覆盖在所述多晶硅浮栅的顶部表面和侧面。
步骤八、在所述控制介质层表面形成多晶硅控制栅。
步骤九、光刻定义出栅极结构的形成区域并根据光刻定义依次对所述多晶硅控制栅、所述控制介质层和所述多晶硅浮栅进行刻蚀形成所述栅极结构，刻蚀形成的所述多晶硅浮栅的侧面为长度方向上的两侧面；各所述存储单元的所述栅极结构由对应的所述隧穿介质层、所述多晶硅浮栅、所述控制介质层和多晶硅控制栅叠加而成。
步骤十、在所述栅极结构的所述多晶硅浮栅的长度方向上两侧的所述有源区中自对准形成源区和漏区。
所述沟道区位于所述源区和所述漏区之间且被所述多晶硅浮栅所覆盖的所述半导体衬底的表面区域中；被所述多晶硅浮栅覆盖的所述沟道区的表面用于形成连接所述源区和所述漏区的沟道，所述沟道具有沿所述第一浅沟槽侧面延伸的纵向结构，所述沟道的纵向结构使所述沟道的长度增加并使所述沟道的长度满足短沟道效应的条件下使所述多晶硅浮栅的长度减少并从而缩小所述存储单元的面积。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述隧穿介质层为氧化层，所述控制介质层为氧化层、氮化层和氧化层的叠加层。
进一步的改进是，所述硬质掩模层为氮化层或者所述硬质掩模层为氧化层和氮化层的叠加层。
进一步的改进是，各所述存储单元行列排列形成闪存的阵列结构，所述闪存为NOR型结构。
同一行的各所述存储单元的所述多晶硅控制栅连接在一起并组成多晶硅行；所述多晶硅行通过步骤九的光刻定义。
同一列的各所述存储单元的所述漏区都通过对应的接触孔连接到由正面金属层组成位线。
同一列的各所述存储单元的所述源区、所述漏区和所述沟道区位于同一个列结构的所述有源区中，所述有源区和对应的所述多晶硅行的交叠区域为所述多晶硅浮栅的形成区域；各列所述有源区之间隔离有所述浅沟槽场氧。
进一步的改进是，所述多晶硅浮栅的长度为2个特征尺寸以下。
进一步的改进是，所述存储单元的面积为6F2以下，F表示一个特征尺寸大小。
进一步的改进是，所述特征尺寸为45nm以下，满足短沟道效应的条件下的所述沟道的长度为100nm以上。
本发明通过在闪存的存储单元的沟道区中设置第一浅沟槽，而隧穿介质层则会形成在第一浅沟槽的底部表面和侧面以及多晶硅浮栅会将第一浅沟槽完全填充，由于被多晶硅浮栅覆盖的沟道区的表面会形成用于形成连接源区和漏区的沟道，所以沟道具有沿所述第一浅沟槽侧面延伸的纵向结构，本发明中，通过第一浅沟槽的设置能使沟道的长度增加且增加到使沟道的长度满足短沟道效应的要求并在沟道长度满足短沟道效应的条件下使多晶硅浮栅的长度减少，从而能突破沟道长度对存储单元的尺寸限制并从而能缩小存储单元的面积。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有闪存的阵列结构图；
图1B是沿图1A中的AA线的现有闪存的剖面结构图；
图2A是本发明实施例闪存的阵列结构图；
图2B是沿图2A中的BB线的本发明实施例闪存的剖面结构图；
图3A-图3E是本发明实施例闪存的制造方法各步骤中的器件立体结构图。
具体实施方式
如图2A所示，是本发明实施例闪存的阵列结构图；图2B是沿图2A中的BB线的本发明实施例闪存的剖面结构图；本发明实施例闪存包括多个存储单元，在俯视面上所述存储单元如虚线圈304所示；各所述存储单元包括栅极结构、源区9、漏区10和沟道区。
所述沟道区包括形成于半导体衬底1表面区域中的第一浅沟槽2。本发明实施例中，所述半导体衬底1为硅衬底。
在所述第一浅沟槽2的底部表面和侧面形成有隧穿介质层3，所述隧穿介质层3还延伸到所述第一浅沟槽2外的所述半导体衬底1表面上。本发明实施例中，所述隧穿介质层3为氧化层。
多晶硅浮栅4将形成有所述隧穿介质层3的所述第一浅沟槽2完全填充并延伸到所述第一浅沟槽2外的所述隧穿介质层3表面。
在所述多晶硅浮栅4的宽度方向上的两侧面和顶部表面上依次形成有控制介质层5和多晶硅控制栅6。本发明实施例中，所述控制介质层5为氧化层、氮化层和氧化层的叠加层。
各所述存储单元的所述栅极结构由对应的所述隧穿介质层3、所述多晶硅浮栅4、所述控制介质层5和多晶硅控制栅6叠加而成。
所述源区9和所述漏区10自对准形成在所述多晶硅浮栅4的长度方向上两侧的有源区301中，所述多晶硅浮栅4的宽度方向上的两侧面和所述有源区301的宽度方向上的两侧面自对准。
通常，在所述栅极结构的侧面还形成有侧墙7，所述漏区10由重掺杂区如N+区组成，所述漏区10的靠近栅极结构侧还包括轻掺杂漏区8，所述轻掺杂漏区8和所述栅极结构的侧面自对准；所述漏区10则在所述侧墙7形成之后采用N+离子注入形成。
所述沟道区位于所述源区9和所述漏区10之间且被所述多晶硅浮栅4所覆盖的所述半导体衬底1的表面区域中；被所述多晶硅浮栅4覆盖的所述沟道区的表面用于形成连接所述源区9和所述漏区10的沟道，所述沟道具有沿所述第一浅沟槽2侧面延伸的纵向结构，所述沟道的纵向结构使所述沟道的长度增加并使所述沟道的长度满足短沟道效应的条件下使所述多晶硅浮栅4的长度减少并从而缩小所述存储单元的面积。
各所述存储单元行列排列形成闪存的阵列结构，所述闪存为NOR型结构。
同一行的各所述存储单元的所述多晶硅控制栅6连接在一起并组成多晶硅行302，所述多晶硅行302组成字线。
同一列的各所述存储单元的所述漏区10都通过对应的接触孔303连接到由正面金属层组成位线。
同一列的各所述存储单元的所述源区9、所述漏区10和所述沟道区位于同一个呈列结构的所述有源区301中，所述有源区301和对应的所述多晶硅行302的交叠区域为所述多晶硅浮栅4的形成区域。
在阵列结构中，同一行的所述源区9都连接在一起，为自对准源结构。
各列所述有源区301之间隔离有浅沟槽场氧403，所述浅沟槽场氧403形成于第二浅沟槽402中，所述第二浅沟槽402和所述浅沟槽场氧403的结构请参考图3E所示。
所述多晶硅浮栅4的长度为2个特征尺寸以下。所述存储单元的面积为6F2以下，F表示一个特征尺寸大小。如图2A所示，一个虚线框304所示的所述存储单元中，所述存储单元的宽度为L301，长度为L302，其中，宽度L301能做到2F，长度L302则能做到3F，所以所述存储单元的面积能做到6F2以下。
以45纳米以下的技术节点为例，本发明实施例的所述特征尺寸为45nm以下，满足短沟道效应的条件下的所述沟道的长度为100nm以上；由于本发明实施例中采用了所述第一浅沟槽2的结构设置，使得本发明实施例的所述多晶硅浮栅4的长度能小于100nm，即本发明实施例能突破沟道长度对多晶硅浮栅4的长度的限制从能突破对存储单元的尺寸限制并从而能缩小存储单元的面积。
本发明实施例通过在闪存的存储单元的沟道区中设置第一浅沟槽2，而隧穿介质层3则会形成在第一浅沟槽2的底部表面和侧面以及多晶硅浮栅4会将第一浅沟槽2完全填充，由于被多晶硅浮栅4覆盖的沟道区的表面会形成用于形成连接源区9和漏区10的沟道，所以沟道具有沿所述第一浅沟槽2侧面延伸的纵向结构，本发明实施例中，通过第一浅沟槽2的设置能使沟道的长度增加且增加到使沟道的长度满足短沟道效应的要求并在沟道长度满足短沟道效应的条件下使多晶硅浮栅4的长度减少，从而能突破沟道长度对存储单元的尺寸限制并从而能缩小存储单元的面积。
如图3A至图3E所示，是本发明实施例闪存的制造方法各步骤中的器件立体结构图，本发明实施例闪存的制造方法中的闪存包括多个存储单元，各所述存储单元行列排列形成闪存的阵列结构，所述闪存为NOR型结构，所述闪存的阵列结构请参考图2A所示，所述存储单元的剖面结构请参考图2B所示。形成各所述存储单元的步骤包括：
步骤一、如图3A所示，提供半导体衬底1，在沟道区的形成区域的所述半导体衬底1的表面区域中形成第一浅沟槽2。
所述半导体衬底1为硅衬底。
步骤二、如图3B所示，形成硬质掩模层401，所述硬质掩模层401将所述第一浅沟槽2完全填充并覆盖所述第一浅沟槽2外的所述半导体衬底1表面。
所述硬质掩模层401为氮化层或者所述硬质掩模层401为氧化层和氮化层的叠加层。
步骤三、如图3B所示，光刻定义出第二浅沟槽402的形成区域并根据光刻定义依次对所述硬质掩模层401和所述第一半导体衬底1进行刻蚀形成所述第二浅沟槽402。
步骤四、如图3B所示，在所述第二浅沟槽402中填充浅沟槽场氧403，进行平坦化使所述浅沟槽场氧403的表面和所述硬质掩模层401的表面相平；所述浅沟槽场氧403定义出有源区301。
步骤五、如图3C所示，以所述浅沟槽场氧403为掩模自对准去除所述硬质掩模层401，在所述硬质掩模层401去除的区域中依次形成隧穿介质层3和多晶硅浮栅4，所述多晶硅浮栅4的宽度方向上的两侧面和所述有源区301的宽度方向上的两侧面自对准。
所述隧穿介质层3为氧化层。
步骤六、如图3D所示，以所述多晶硅浮栅4为掩模对所述浅沟槽场氧403进行自对准回刻并将所述浅沟槽场氧403的表面回刻到和所述半导体衬底1的表面相平。
步骤七、如图3D所示，形成控制介质层5，所述控制介质层5覆盖在所述多晶硅浮栅4的顶部表面和侧面。
所述控制介质层5为氧化层、氮化层和氧化层的叠加层。
步骤八、如图3E所示，在所述控制介质层5表面形成多晶硅控制栅6。
步骤九、光刻定义出栅极结构的形成区域并根据光刻定义依次对所述多晶硅控制栅6、所述控制介质层5和所述多晶硅浮栅4进行刻蚀形成所述栅极结构，刻蚀形成的所述多晶硅浮栅4的侧面为长度方向上的两侧面；可以看出，在所述多晶硅浮栅4的宽度方向上的两侧面上所覆盖的所述控制介质层5和所述多晶硅控制栅6保留。各所述存储单元的所述栅极结构由对应的所述隧穿介质层3、所述多晶硅浮栅4、所述控制介质层5和多晶硅控制栅6叠加而成。
步骤十、在所述栅极结构的所述多晶硅浮栅4的长度方向上两侧的所述有源区301中自对准形成源区9和漏区10。通常，在所述栅极结构的侧面还形成有侧墙7，所述漏区10由重掺杂区如N+区组成，所述漏区10的靠近栅极结构侧还包括轻掺杂漏区8，所述轻掺杂漏区8和所述栅极结构的侧面自对准；所述漏区10则在所述侧墙7形成之后采用N+离子注入形成。
所述沟道区位于所述源区9和所述漏区10之间且被所述多晶硅浮栅4所覆盖的所述半导体衬底1的表面区域中；被所述多晶硅浮栅4覆盖的所述沟道区的表面用于形成连接所述源区9和所述漏区10的沟道，所述沟道具有沿所述第一浅沟槽2侧面延伸的纵向结构，所述沟道的纵向结构使所述沟道的长度增加并使所述沟道的长度满足短沟道效应的条件下使所述多晶硅浮栅4的长度减少并从而缩小所述存储单元的面积。
本发明实施例方法中，同一行的各所述存储单元的所述多晶硅控制栅6连接在一起并组成多晶硅行302；所述多晶硅行302通过步骤九的光刻定义。
同一列的各所述存储单元的所述漏区10都通过对应的接触孔303连接到由正面金属层组成位线。
同一列的各所述存储单元的所述源区9、所述漏区10和所述沟道区位于同一个列结构的所述有源区301中，所述有源区301和对应的所述多晶硅行302的交叠区域为所述多晶硅浮栅4的形成区域；各列所述有源区301之间隔离有所述浅沟槽场氧403。
由图2A所示的阵列结构可知，本发明实施例方法中，步骤一中形成的各所述第一浅沟槽2为行结构，所述第一浅沟槽2和对应的所述第二浅沟槽402垂直，这样，在所述第二浅沟槽402形成之后，能同时定义所述有源区301的宽度边和所述多晶硅浮栅4的宽度方向上的侧面；另外，由于所述多晶硅行302和所述有源区301的交叠区域为最后组成所述栅极结构的所述多晶硅浮栅4的形成区域，故步骤九中所定义的所述多晶硅行302会覆盖在所述第一浅沟槽2的正上方且所述多晶硅行302的两个侧面位于所述第一浅沟槽2的两个侧面外，使得刻蚀后形成的所述多晶硅浮栅4的长度方向上的两侧面和所述多晶硅行302的侧面对齐以及所述多晶硅浮栅4会延伸到所述第一浅沟槽2的外侧表面上。
所述多晶硅浮栅4的长度为2个特征尺寸以下。所述存储单元的面积为6F2以下，F表示一个特征尺寸大小。如图2A所示，一个虚线框304所示的所述存储单元中，所述存储单元的宽度为L301，长度为L302，其中，宽度L301能做到2F，长度L302则能做到3F，所以所述存储单元的面积能做到6F2以下。
以45纳米以下的技术节点为例，本发明实施例方法的所述特征尺寸为45nm以下，满足短沟道效应的条件下的所述沟道的长度为100nm以上；由于本发明实施例方法中采用了所述第一浅沟槽2的结构设置，使得本发明实施例方法的所述多晶硅浮栅4的长度能小于100nm，即本发明实施例方法能突破沟道长度对多晶硅浮栅4的长度的限制从能突破对存储单元的尺寸限制并从而能缩小存储单元的面积。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种闪存，其特征在于，包括多个存储单元；各所述存储单元包括栅极结构、源区、漏区和沟道区；
所述沟道区包括形成于半导体衬底表面区域中的第一浅沟槽，在所述第一浅沟槽的底部表面和侧面形成有隧穿介质层，所述隧穿介质层还延伸到所述第一浅沟槽外的所述半导体衬底表面上，多晶硅浮栅将形成有所述隧穿介质层的所述第一浅沟槽完全填充并延伸到所述第一浅沟槽外的所述隧穿介质层表面；
在所述多晶硅浮栅的宽度方向上的两侧面和顶部表面上依次形成有控制介质层和多晶硅控制栅；各所述存储单元的所述栅极结构由对应的所述隧穿介质层、所述多晶硅浮栅、所述控制介质层和多晶硅控制栅叠加而成；
所述源区和所述漏区自对准形成在所述多晶硅浮栅的长度方向上两侧的有源区中，所述多晶硅浮栅的宽度方向上的两侧面和所述有源区的宽度方向上的两侧面自对准；
所述沟道区位于所述源区和所述漏区之间且被所述多晶硅浮栅所覆盖的所述半导体衬底的表面区域中；被所述多晶硅浮栅覆盖的所述沟道区的表面用于形成连接所述源区和所述漏区的沟道，所述沟道具有沿所述第一浅沟槽侧面延伸的纵向结构，所述沟道的纵向结构使所述沟道的长度增加并使所述沟道的长度满足短沟道效应的条件下使所述多晶硅浮栅的长度减少并从而缩小所述存储单元的面积。
2.如权利要求1所述的闪存，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的闪存，其特征在于：所述隧穿介质层为氧化层，所述控制介质层为氧化层、氮化层和氧化层的叠加层。
4.如权利要求3所述的闪存，其特征在于：各所述存储单元行列排列形成闪存的阵列结构，所述闪存为NOR型结构；
同一行的各所述存储单元的所述多晶硅控制栅连接在一起并组成多晶硅行；
同一列的各所述存储单元的所述漏区都通过对应的接触孔连接到由正面金属层组成位线；
同一列的各所述存储单元的所述源区、所述漏区和所述沟道区位于同一个呈列结构的所述有源区中，所述有源区和对应的所述多晶硅行的交叠区域为所述多晶硅浮栅的形成区域；
各列所述有源区之间隔离有浅沟槽场氧，所述浅沟槽场氧形成于第二浅沟槽中。
5.如权利要求4所述的闪存，其特征在于：所述多晶硅浮栅的长度为2个特征尺寸以下。
6.如权利要求5所述的闪存，其特征在于：所述存储单元的面积为6F2以下，F表示一个特征尺寸大小。
7.如权利要求6所述的闪存，其特征在于：所述特征尺寸为45nm以下，满足短沟道效应的条件下的所述沟道的长度为100nm以上。
8.一种闪存的制造方法，其特征在于，闪存包括多个存储单元，形成各所述存储单元的步骤包括：
步骤一、提供半导体衬底，在沟道区的形成区域的所述半导体衬底的表面区域中形成第一浅沟槽；
步骤二、形成硬质掩模层，所述硬质掩模层将所述第一浅沟槽完全填充并覆盖所述第一浅沟槽外的所述半导体衬底表面；
步骤三、光刻定义出第二浅沟槽的形成区域并根据光刻定义依次对所述硬质掩模层和所述第一半导体衬底进行刻蚀形成所述第二浅沟槽；
步骤四、在所述第二浅沟槽中填充浅沟槽场氧，进行平坦化使所述浅沟槽场氧的表面和所述硬质掩模层的表面相平；所述浅沟槽场氧定义出有源区；
步骤五、以所述浅沟槽场氧为掩模自对准去除所述硬质掩模层，在所述硬质掩模层去除的区域中依次形成隧穿介质层和多晶硅浮栅，所述多晶硅浮栅的宽度方向上的两侧面和所述有源区的宽度方向上的两侧面自对准；
步骤六、以所述多晶硅浮栅为掩模对所述浅沟槽场氧进行自对准回刻并将所述浅沟槽场氧的表面回刻到和所述半导体衬底的表面相平；
步骤七、形成控制介质层，所述控制介质层覆盖在所述多晶硅浮栅的顶部表面和侧面；
步骤八、在所述控制介质层表面形成多晶硅控制栅；
步骤九、光刻定义出栅极结构的形成区域并根据光刻定义依次对所述多晶硅控制栅、所述控制介质层和所述多晶硅浮栅进行刻蚀形成所述栅极结构，刻蚀形成的所述多晶硅浮栅的侧面为长度方向上的两侧面；各所述存储单元的所述栅极结构由对应的所述隧穿介质层、所述多晶硅浮栅、所述控制介质层和多晶硅控制栅叠加而成；
步骤十、在所述栅极结构的所述多晶硅浮栅的长度方向上两侧的所述有源区中自对准形成源区和漏区；
所述沟道区位于所述源区和所述漏区之间且被所述多晶硅浮栅所覆盖的所述半导体衬底的表面区域中；被所述多晶硅浮栅覆盖的所述沟道区的表面用于形成连接所述源区和所述漏区的沟道，所述沟道具有沿所述第一浅沟槽侧面延伸的纵向结构，所述沟道的纵向结构使所述沟道的长度增加并使所述沟道的长度满足短沟道效应的条件下使所述多晶硅浮栅的长度减少并从而缩小所述存储单元的面积。
9.如权利要求8所述的闪存的制造方法，其特征在于：所述半导体衬底为硅衬底。
10.如权利要求9所述的闪存的制造方法，其特征在于：所述隧穿介质层为氧化层，所述控制介质层为氧化层、氮化层和氧化层的叠加层。
11.如权利要求9所述的闪存的制造方法，其特征在于：所述硬质掩模层为氮化层或者所述硬质掩模层为氧化层和氮化层的叠加层。
12.如权利要求10所述的闪存的制造方法，其特征在于：各所述存储单元行列排列形成闪存的阵列结构，所述闪存为NOR型结构；
同一行的各所述存储单元的所述多晶硅控制栅连接在一起并组成多晶硅行；所述多晶硅行通过步骤九的光刻定义；
同一列的各所述存储单元的所述漏区都通过对应的接触孔连接到由正面金属层组成位线；
同一列的各所述存储单元的所述源区、所述漏区和所述沟道区位于同一个列结构的所述有源区中，所述有源区和对应的所述多晶硅行的交叠区域为所述多晶硅浮栅的形成区域；各列所述有源区之间隔离有所述浅沟槽场氧。
13.如权利要求12所述的闪存的制造方法，其特征在于：所述多晶硅浮栅的长度为2个特征尺寸以下。
14.如权利要求13所述的闪存的制造方法，其特征在于：所述存储单元的面积为6F2以下，F表示一个特征尺寸大小。
15.如权利要求14所述的闪存的制造方法，其特征在于：所述特征尺寸为45nm以下，满足短沟道效应的条件下的所述沟道的长度为100nm以上。
CN201910530006.2A 2019-06-19 2019-06-19 闪存及其制造方法 Pending CN110277393A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910530006.2A CN110277393A (zh) 2019-06-19 2019-06-19 闪存及其制造方法
US16/854,129 US11374014B2 (en) 2019-06-19 2020-04-21 Flash with shallow trench in channel region and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910530006.2A CN110277393A (zh) 2019-06-19 2019-06-19 闪存及其制造方法

Publications (1)

Publication Number Publication Date
CN110277393A true CN110277393A (zh) 2019-09-24

Family

ID=67961087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910530006.2A Pending CN110277393A (zh) 2019-06-19 2019-06-19 闪存及其制造方法

Country Status (2)

Country Link
US (1) US11374014B2 (zh)
CN (1) CN110277393A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111092024A (zh) * 2019-12-25 2020-05-01 上海华力微电子有限公司 检测闪存位线之间漏电结构的制造方法及漏电检测方法
CN112928160A (zh) * 2021-01-22 2021-06-08 上海华虹宏力半导体制造有限公司 晶体管器件版图的形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484861A (zh) * 2001-05-18 2004-03-24 采用衬底沟槽的非易失性存储单元
CN1959960A (zh) * 2005-11-01 2007-05-09 三星电子株式会社 用于在非易失性存储器件中设置凹陷沟道的制造方法和结构
CN1992352A (zh) * 2005-12-27 2007-07-04 东部电子股份有限公司 闪存器件及其制造方法
US7626230B2 (en) * 2006-05-18 2009-12-01 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
CN104979354A (zh) * 2014-04-01 2015-10-14 北京兆易创新科技股份有限公司 一种etox nor型闪存的结构及其制作方法
CN204885163U (zh) * 2015-07-31 2015-12-16 上海集成电路研发中心有限公司 一种具有u型沟槽的半浮栅存储器件
CN206774545U (zh) * 2017-05-11 2017-12-19 北京兆易创新科技股份有限公司 一种nor型浮栅存储器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW448576B (en) * 2000-03-21 2001-08-01 United Microelectronics Corp V-shape flash memory and its manufacturing
KR100558544B1 (ko) * 2003-07-23 2006-03-10 삼성전자주식회사 리세스 게이트 트랜지스터 구조 및 그에 따른 형성방법
KR100536801B1 (ko) * 2003-10-01 2005-12-14 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
JP4331053B2 (ja) * 2004-05-27 2009-09-16 株式会社東芝 半導体記憶装置
US9159735B2 (en) * 2013-07-18 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Architecture to improve cell size for compact array of split gate flash cell with buried common source structure
US10068772B2 (en) * 2015-07-31 2018-09-04 Flashsilicon Incorporation Recess channel semiconductor non-volatile memory device and fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484861A (zh) * 2001-05-18 2004-03-24 采用衬底沟槽的非易失性存储单元
CN1959960A (zh) * 2005-11-01 2007-05-09 三星电子株式会社 用于在非易失性存储器件中设置凹陷沟道的制造方法和结构
CN1992352A (zh) * 2005-12-27 2007-07-04 东部电子股份有限公司 闪存器件及其制造方法
US7626230B2 (en) * 2006-05-18 2009-12-01 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US20110014758A1 (en) * 2006-05-18 2011-01-20 Kyung Joong Joo Semiconductor device and method of manufacturing the same
CN104979354A (zh) * 2014-04-01 2015-10-14 北京兆易创新科技股份有限公司 一种etox nor型闪存的结构及其制作方法
CN204885163U (zh) * 2015-07-31 2015-12-16 上海集成电路研发中心有限公司 一种具有u型沟槽的半浮栅存储器件
CN206774545U (zh) * 2017-05-11 2017-12-19 北京兆易创新科技股份有限公司 一种nor型浮栅存储器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111092024A (zh) * 2019-12-25 2020-05-01 上海华力微电子有限公司 检测闪存位线之间漏电结构的制造方法及漏电检测方法
CN111092024B (zh) * 2019-12-25 2023-02-07 上海华力微电子有限公司 检测闪存位线之间漏电结构的制造方法及漏电检测方法
CN112928160A (zh) * 2021-01-22 2021-06-08 上海华虹宏力半导体制造有限公司 晶体管器件版图的形成方法
CN112928160B (zh) * 2021-01-22 2024-02-02 上海华虹宏力半导体制造有限公司 晶体管器件版图的形成方法

Also Published As

Publication number Publication date
US20200402987A1 (en) 2020-12-24
US11374014B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
US11069696B2 (en) Device structure for a 3-dimensional NOR memory array and methods for improved erase operations applied thereto
US10014317B2 (en) Three-dimensional non-volatile NOR-type flash memory
KR100697291B1 (ko) 비휘발성 반도체 메모리 장치 및 그 제조방법
CN101937919B (zh) 三维非易失性存储装置及其制造方法
US9053976B2 (en) Structure and production process of a microelectronic 3D memory device of flash NAND type
US9293204B2 (en) Non-volatile memory cell with self aligned floating and erase gates, and method of making same
KR101136140B1 (ko) 듀얼 폴리를 사용하는 비트라인 주입
US20070099381A1 (en) Dual-gate device and method
US20130313626A1 (en) Methods and Apparatus for Non-Volatile Memory Cells
CN110364532B (zh) 垂直通道存储器中的自对准二硅硅化物位线与源极线着陆垫
KR100734317B1 (ko) 2-비트 동작을 위한 비휘발성 메모리 소자 및 그 제조 방법
CN100499081C (zh) Nor型闪存单元阵列的制造方法
CN110277393A (zh) 闪存及其制造方法
CN105870121B (zh) 三维非易失性nor型闪存
US6962849B1 (en) Hard mask spacer for sublithographic bitline
JP2003282741A (ja) 半導体記憶装置及びその製造方法
KR20100119625A (ko) 고집적 수직형 반도체 메모리 셀 스트링, 셀 스트링 어레이, 및 그 제조 방법
KR20040030705A (ko) 트랜지스터 장치, 트랜지스터 장치를 데이터 메모리로서작동시키는 방법 및 트랜지스터 장치의 제조 방법
CN103178064B (zh) 具有非捕捉型开关晶体管的存储器装置及其制造方法
US10622487B2 (en) Lateral charge storage region formation for semiconductor wordline
CN109273449B (zh) 存储器及其制造方法
US7176113B1 (en) LDC implant for mirrorbit to improve Vt roll-off and form sharper junction
US20070069275A1 (en) Bi-directional read/program non-volatile floating gate memory array, and method of formation
JP5358121B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US20140103419A1 (en) Non-volatile memory device and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190924