CN204885163U - 一种具有u型沟槽的半浮栅存储器件 - Google Patents
一种具有u型沟槽的半浮栅存储器件 Download PDFInfo
- Publication number
- CN204885163U CN204885163U CN201520570635.5U CN201520570635U CN204885163U CN 204885163 U CN204885163 U CN 204885163U CN 201520570635 U CN201520570635 U CN 201520570635U CN 204885163 U CN204885163 U CN 204885163U
- Authority
- CN
- China
- Prior art keywords
- shaped groove
- half floating
- floating gate
- memory device
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000010409 thin film Substances 0.000 abstract 2
- 230000005611 electricity Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000005465 channeling Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本实用新型提供了一种具有U型沟槽的半浮栅存储器件，包括：至少一个半导体衬底、源区和漏区、U型沟槽、半浮栅、控制栅以及用于连接半浮栅和漏区的p-n结二极管，其中，U型沟槽位于源区和漏区之间，U型沟槽的侧壁和底面覆盖有第一层电介质薄膜，在覆盖漏区的第一层电介质薄膜中，形成的一个窗口，窗口距U型沟槽的底部具有预设距离。本实用新型提供的具有U型沟槽的半浮栅存储器件，通过对半浮栅进行充放电以存取信息，能够在较小操作电压的情况下具有纳秒级的存取速度；本实用新型具有单元面积小、芯片密度高、对数据进行存储时操作电压低等优点。
Description
技术领域
本实用新型涉及半导体存储器技术领域，尤其涉及一种具有U型沟槽的半浮栅存储器件。
背景技术
半导体存储器被广泛应用于各种电子产品之中。不同应用领域对半导体存储器的构造、性能和密度有着不同的要求。比如，静态随机存储器(SRAM)拥有很高的随机存取速度和较低的集成密度，而标准的动态随机存储器(DRAM)则具有很高的密度和中等的随机存取速度。
图1为现有技术中一种平面沟道的半导体存储器，该专利的公开号为CN103247626A，其包括：在半导体衬底500内形成的具有与半导体衬底相反掺杂类型的源区501和漏区502，半导体衬底500可以为单晶硅、多晶硅或者为绝缘体上的硅。在源区501和漏区502内还分别形成有高掺杂浓度的掺杂区509和掺杂区510，掺杂区509和掺杂区510与源区501和漏区502具有相同的掺杂类型。
在源区501和漏区502之上形成有第一层绝缘薄膜503，且在漏区502之上的第一层绝缘薄膜503中形成有一个浮栅开口区域504。在第一层绝缘薄膜503之上和浮栅开口区域504形成有一个作为电荷存储节点的浮栅505，浮栅505具有与漏区502相反的掺杂类型，且浮栅505中的掺杂杂质会通过浮栅开口区域504扩散至漏区502中形成扩散区602，从而通过浮栅开口区域504在浮栅505与漏区502之间形成一个p-n结二极管。
覆盖浮栅505形成有第二层绝缘薄膜506，在第二层绝缘薄膜506之上、覆盖并包围浮栅505形成有器件的控制栅507。在控制栅507的两侧还形成有栅极侧墙508。该半导体存储器还包括由导电材料形成的用于将源区501、控制栅507、漏区502、半导体衬底500与外部电极相连接的源区的接触体511、控制栅的接触体512、漏区的接触体513和半导体衬底的接触体514。
然而，为保证半导体存储器的性能，平面沟道的半导体存储器需要较长的沟道长度，这使得半导体存储器的单元面积较大，从而降低了芯片密度，为解决上述问题，中国公开号为CN104103640A提出了一种采用U形沟道的半浮栅器件，该半浮栅器件减小了单元面积，但是，这种带有U形沟道的半浮栅器件仍使用平面结构的栅控TFET对半浮栅进行充放电。栅控TFET本身占有了相当一部分单元面积，而且在低操作电压下TFET电流驱动能力较弱，导致存取速度无法满足要求。
实用新型内容
本实用新型目的是提供一种新型的具有U型沟槽的半浮栅存储器件，可在低操作电压下提高存取速度，同时降低器件尺寸，提高芯片密度。
为了实现上述目的，本实用新型提供了一种具有U型沟槽的半浮栅存储器件，包括：
一个具有第一类掺杂的半导体衬底，所述半导体衬底上具有第二类掺杂的源区和漏区；
所述半导体衬底内具有U型沟槽，所述U型沟槽位于所述源区和漏区之间，且所述U型沟槽的侧壁和底面覆盖有第一层电介质薄膜；
覆盖所述漏区的第一层电介质薄膜中具有一个窗口，其中，所述窗口距所述U型沟槽的底部具有预设距离；
所述U型沟槽中具有一半浮栅，所述半浮栅具有第一类掺杂且通过所述第一层电介质薄膜的窗口和所述漏区接触，形成一个p-n结二极管，所述半浮栅顶部具有第二层电介质薄膜；
所述第二层电介质薄膜之上具有控制栅，所述控制栅的两侧具有侧墙，其上方具有栅极；以及
所述源区和漏区的上方具有与其相接触的源极和漏极。
优选方案中，所述第一层电介质薄膜的窗口位于所述U型沟槽的顶部位置，且所述侧墙具有预设厚度。
优选方案中，所述第一层电介质薄膜的窗口位于所述U型沟槽的中间位置。
优选方案中，所述半导体衬底的底部具有底部电极。
优选方案中，所述第一类掺杂为n型，所述第二类掺杂为p型；或者，所述的第一类掺杂为p型，所述的第二类掺杂为n型。
优选方案中，所述半浮栅为多晶硅、钨或者氮化钛中的任意一种。
优选方案中，所述控制栅为多晶硅栅或者金属栅中的任意一种。
优选方案中，所述第一层电介质薄膜、第二层电介质薄膜分别为氧化硅、氮化硅、氮氧化硅、氧化铪中的任意一种或几种。
优选方案中，所述侧墙为二氧化硅或氮化硅中的任意一种。
本实用新型提供的具有U型沟槽的半浮栅存储器件，通过对半浮栅进行充放电以存取信息，能够在较小操作电压的情况下具有纳秒级的存取速度；本实用新型具有单元面积小、芯片密度高、对数据进行存储时操作电压低等优点。
附图说明
图1为现有技术的的一种平面沟道的半导体存储器的剖面图；
图2为本实用新型所提出的半浮栅器件的第一实施例的结构示意图；
图3为本实用新型所提出的半浮栅器件的第二实施例的结构示意图；
图4至图9是图3中半浮栅器件的制造方法的工艺流程图。
具体实施方式
为使本实用新型的内容更加清楚易懂，以下结合说明书附图，对本实用新型的内容作进一步说明。当然本实用新型并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本实用新型的保护范围内。其次，本实用新型利用示意图进行了详细的表述，在详述本实用新型实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本实用新型的限定。
需要说明的是，在下述的实施例中，利用图2～9的结构示意图对按本实用新型具有U型沟槽的半浮栅存储器件进行了详细的表述。在详述本实用新型的实施方式时，为了便于说明，各示意图不依照一般比例绘制并进行了局部放大及省略处理，因此，应避免以此作为对本实用新型的限定。
实施例1
请参考图2，图2本实施例中具有U型沟槽的半浮栅存储器件的结构示意图；如图所示，本实施例的U型沟槽的半浮栅存储器件包括一个具有第一类掺杂的半导体衬底100，半导体衬底100上具有第二类掺杂的源区101和漏区102，半导体衬底100可以为硅和绝缘体上的硅中的任意一种，第二类掺杂和第一类掺杂为相反的掺杂类型，比如，第一类掺杂为n型，第二类掺杂为p型；或者，第一类掺杂为p型，第二类掺杂为n型。在半导体衬底100内形成有U型沟槽103，U型沟槽103位于源区101和漏区102之间，当该U型沟槽103的半浮栅存储器开启时，电流会通过U型沟槽103右侧第一层电介质薄膜104下方形成的沟道在源区101和漏区102之间流动。
在U型沟槽103的侧壁和底面覆盖有第一层电介质薄膜104，在覆盖漏区102的第一层电介质薄膜104中，形成的一个窗口，其中，窗口距U型沟槽103的底部具有预设距离；填充满U型沟槽103，使其覆盖第一层电介质薄膜104和窗口,形成一个具有第一类掺杂的半浮栅，半浮栅通过第一层电介质薄膜的窗口和漏区102接触，形成一个p-n结二极管，同时，覆盖半浮栅顶部形成第二层电介质薄膜105，在第二层电介质薄膜105之上形成控制栅108，控制栅108的两侧具有侧墙109，其上方具有栅极112；以及源区101和漏区102的上方具有与其相接触的源极111和漏极113。此外，半导体衬底100的底部还具有底部电极114。
本实施例中的第一层电介质薄膜104的窗口位于所述U型沟槽103的中间位置，由于半浮栅的充电电流利用的是第一层电介质薄膜的窗口至U型沟槽的底部在第一层电介质薄膜下形成的沟道，即图2中的箭头位置，因此需要预留足够的距离以防止短沟道效应。
具体的，本实施例中的半浮栅优选为多晶硅、钨或者氮化钛中的任意一种；控制栅108为多晶硅栅或者金属栅中的任意一种；第一层电介质薄膜104、第二层电介质薄膜105分别为氧化硅、氮化硅、氮氧化硅、氧化铪中的任意一种或几种；侧墙109、110为二氧化硅或氮化硅等绝缘材料。
实施例2
请参考图3，图3为本实用新型所提出的半浮栅器件的第二实施例的结构示意图，同样的，本实施例的U型沟槽的半浮栅存储器件包括一个具有第一类掺杂的半导体衬底200，半导体衬底200上具有第二类掺杂的源区203和漏区204，源区203和漏区204之间具有U型沟槽206，U型沟槽206的侧壁和底面覆盖有第一层电介质薄膜205，在覆盖漏区204的第一层电介质薄膜205中形成的一个窗口，接着填充满U型沟槽206，形成一个具有第一类掺杂的半浮栅，半浮栅通过第一层电介质薄膜205的窗口和漏区204接触，形成一个p-n结二极管，同时，覆盖半浮栅顶部形成第二层电介质薄膜207，在第二层电介质薄膜207之上形成控制栅208，控制栅208的两侧具有侧墙209、210，其上方具有栅极214；以及源区211和漏区212的上方具有与其相接触的源极213和漏极215，此外，半导体衬底200的底部还具有底部电极216。
与实施例1不同的是：本实施例中的第一层电介质薄膜205的窗口位于U型沟槽206的顶部位置，该窗口位置的设计更有利于增加现有工艺下的可行性，同时，为了保证半浮栅p-n结与漏极之间的具有足够的距离，侧墙209、210具有预设厚度。
本实用新型的U型沟槽的半浮栅存储器件可以通过很多方法制造，以下所叙述的是制造本实用新型中实施例二中的U形沟道的半浮栅存储器的工艺流程之一。
首先，如图4所示，在所提供的具有第一类掺杂的半导体衬底200上通过离子注入和热扩散形成结深合适的较轻的第二类掺杂区域201。
接着，如图5所示，在半导体衬底200表面淀积一层硬掩模层，在硬掩模层上通过光刻工艺和蚀刻定义出U型沟槽的位置和沟槽的宽度，之后蚀刻暴露的半导体衬底200形成U型沟槽202。U型沟槽202的深度需要大于第二类掺杂区域201的深度，这时第二类掺杂区域会被分为源区203和漏区204，剥离残余光刻胶并蚀刻剩余掩模后的结构如图5所示。
再接着，如图6所示，在U型沟槽202的侧壁和底面形成第一层电介质薄膜205，通过光刻和蚀刻工艺去除U型沟槽202以外的电介质薄膜，并在靠近漏区的沟槽顶部的第一层电介质薄膜205上形成一个窗口。
然后，如图7所示，在U型沟槽202内淀积具有第一类掺杂的多晶硅206作为半浮栅，其中U型沟槽202内的第一类掺杂区域和漏区204内的第二类掺杂区域之间的接触面形成p-n结二极管。
再接着，如图8所示，在半浮栅206上表面形成第二层电介质薄膜207，并在第二层电介质薄膜207上淀积多晶硅作为控制栅208，在控制栅208两侧形成侧墙209、210。
最后，如图9所示，对整个器件表面进行第二类掺杂类型的离子注入，在源区和漏区的上方形成较高浓度的第二类掺杂区域211和212，最后以导体形成源极213、栅极214、漏极215和半导体衬底200底部电极216。
综上所述，本实用新型提供具有U型沟槽的半浮栅存储器件，通过对半浮栅进行充放电以存取信息，能够在较小操作电压的情况下具有纳秒级的存取速度；本实用新型具有单元面积小、芯片密度高、对数据进行存储时操作电压低等优点。
以上所述仅是实用新型的优选实施方式的描述，应当指出，由于文字表达的有限性，而在客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围内。
Claims (9)
1.一种具有U型沟槽的半浮栅存储器件，其特征在于，包括：
一个具有第一类掺杂的半导体衬底，所述半导体衬底上具有第二类掺杂的源区和漏区；
所述半导体衬底内具有U型沟槽，所述U型沟槽位于所述源区和漏区之间，且所述U型沟槽的侧壁和底面覆盖有第一层电介质薄膜；
覆盖所述漏区的第一层电介质薄膜中具有一个窗口，其中，所述窗口距所述U型沟槽的底部具有预设距离；
所述U型沟槽中具有一半浮栅，所述半浮栅具有第一类掺杂且通过所述第一层电介质薄膜的窗口和所述漏区接触，形成一个p-n结二极管，所述半浮栅顶部具有第二层电介质薄膜；
所述第二层电介质薄膜之上具有控制栅，所述控制栅的两侧具有侧墙，其上方具有栅极；以及
所述源区和漏区的上方具有与其相接触的源极和漏极。
2.根据权利要求1所述的具有U型沟槽的半浮栅存储器件，其特征在于，所述第一层电介质薄膜的窗口位于所述U型沟槽的顶部位置，且所述侧墙具有预设厚度。
3.根据权利要求1所述的具有U型沟槽的半浮栅存储器件，其特征在于，所述第一层电介质薄膜的窗口位于所述U型沟槽的中间位置。
4.根据权利要求1所述的具有U型沟槽的半浮栅存储器件，其特征在于，所述半导体衬底的底部具有底部电极。
5.根据权利要求1～4任一所述的具有U型沟槽的半浮栅存储器件，其特征在于，所述第一类掺杂为n型，所述第二类掺杂为p型；或者，所述的第一类掺杂为p型，所述的第二类掺杂为n型。
6.根据权利要求1～4任一所述的具有U型沟槽的半浮栅存储器件，其特征在于，所述半浮栅为多晶硅、钨或者氮化钛中的任意一种。
7.根据权利要求1～4任一所述的具有U型沟槽的半浮栅存储器件，其特征在于，所述控制栅为多晶硅栅或者金属栅中的任意一种。
8.根据权利要求1～4任一所述的具有U型沟槽的半浮栅存储器件，其特征在于，所述第一层电介质薄膜、第二层电介质薄膜分别为氧化硅、氮化硅、氮氧化硅、氧化铪中的任意一种。
9.根据权利要求1～4任一所述的具有U型沟槽的半浮栅存储器件，其特征在于，所述侧墙为二氧化硅或氮化硅中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520570635.5U CN204885163U (zh) | 2015-07-31 | 2015-07-31 | 一种具有u型沟槽的半浮栅存储器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520570635.5U CN204885163U (zh) | 2015-07-31 | 2015-07-31 | 一种具有u型沟槽的半浮栅存储器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204885163U true CN204885163U (zh) | 2015-12-16 |
Family
ID=54829505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520570635.5U Active CN204885163U (zh) | 2015-07-31 | 2015-07-31 | 一种具有u型沟槽的半浮栅存储器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204885163U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054168A (zh) * | 2017-11-14 | 2018-05-18 | 上海华力微电子有限公司 | 闪存单元结构及其制造方法 |
| CN110277393A (zh) * | 2019-06-19 | 2019-09-24 | 上海华力微电子有限公司 | 闪存及其制造方法 |
-
2015
- 2015-07-31 CN CN201520570635.5U patent/CN204885163U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054168A (zh) * | 2017-11-14 | 2018-05-18 | 上海华力微电子有限公司 | 闪存单元结构及其制造方法 |
| CN110277393A (zh) * | 2019-06-19 | 2019-09-24 | 上海华力微电子有限公司 | 闪存及其制造方法 |
| US11374014B2 (en) | 2019-06-19 | 2022-06-28 | Shanghai Huali Microelectronics Corporation | Flash with shallow trench in channel region and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9748406B2 (en) | Semi-floating-gate device and its manufacturing method | |
| WO2014161471A1 (zh) | 一种u形沟道的半导体器件 | |
| CN104882447B (zh) | 一种漏区嵌入反型层的半浮栅器件及制造方法 | |
| CN104103640B (zh) | 一种u形沟道的半导体器件及其制造方法 | |
| CN102315252A (zh) | 共享源线的闪存单元及其形成方法 | |
| CN104701316B (zh) | 一种双槽形结构的半浮栅器件及其制造方法 | |
| CN107924941B (zh) | 隧穿场效应晶体管及其制备方法 | |
| CN103915439A (zh) | 一种半导体器件及其制造方法 | |
| CN111508841A (zh) | 半导体结构及其制造方法 | |
| US6696717B2 (en) | Memory cell with vertical transistor and trench capacitor | |
| CN104637945A (zh) | 半浮栅存储器及其制造方法和半浮栅存储器阵列 | |
| CN204885163U (zh) | 一种具有u型沟槽的半浮栅存储器件 | |
| CN208225884U (zh) | 晶体管及半导体器件 | |
| CN114141621A (zh) | 具有分裂栅的载流子存储槽栅双极型晶体管及其制备方法 | |
| CN104617140A (zh) | 凹入式沟道存取晶体管器件及其制作方法 | |
| CN104701263B (zh) | 一种半浮栅器件的制造方法 | |
| CN103208495B (zh) | 半导体装置及其制造方法 | |
| CN213635990U (zh) | 半导体结构 | |
| CN104638018B (zh) | 一种半浮栅器件及其制备方法 | |
| CN103594519A (zh) | 一种隧穿场效应浮栅晶体管及其制造方法 | |
| CN114334986A (zh) | 半导体结构及其形成方法 | |
| CN103681800B (zh) | 多次可编程半导体器件及其制造方法 | |
| CN104599969A (zh) | 一种减小槽栅结构半浮栅器件漏电的方法 | |
| CN105990092B (zh) | 半导体结构的形成方法 | |
| CN104752357B (zh) | 存储器的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |