CN104752357B - 存储器的形成方法 - Google Patents
存储器的形成方法 Download PDFInfo
- Publication number
- CN104752357B CN104752357B CN201310745680.5A CN201310745680A CN104752357B CN 104752357 B CN104752357 B CN 104752357B CN 201310745680 A CN201310745680 A CN 201310745680A CN 104752357 B CN104752357 B CN 104752357B
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- substrate
- memory
- forming method
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 130
- 229920005591 polysilicon Polymers 0.000 claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 238000007667 floating Methods 0.000 claims abstract description 74
- 230000004888 barrier function Effects 0.000 claims abstract description 32
- 238000011065 in-situ storage Methods 0.000 claims abstract description 15
- 238000002955 isolation Methods 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- -1 phosphonium ion Chemical class 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- SJHPCNCNNSSLPL-CSKARUKUSA-N (4e)-4-(ethoxymethylidene)-2-phenyl-1,3-oxazol-5-one Chemical compound O1C(=O)C(=C/OCC)\N=C1C1=CC=CC=C1 SJHPCNCNNSSLPL-CSKARUKUSA-N 0.000 description 28
- 239000004065 semiconductor Substances 0.000 description 14
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005292 diamagnetic effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种存储器的形成方法，提供衬底，所述衬底分为存储器衬底区和晶体管衬底区，在所述存储器衬底区上形成多个浮栅，在所述晶体管区衬底上形成多个栅极，在所述多个浮栅、栅极表面以及多个浮栅之间保形覆盖绝缘层；在所述绝缘层上形成原位掺杂的第一多晶硅层，所述第一多晶硅层填充满浮栅之间的间隙，去除多个栅极表面的第一多晶硅层以及绝缘层，在所述第一多晶硅层以及多个栅极表面形成本征的第二多晶硅层。在所述绝缘层上形成原位掺杂的第一多晶硅层的过程中，原位掺杂的第一多晶硅层具有较好的阶梯覆盖能力，可以降低形成孔洞的概率，而本征的第二多晶硅层作为晶体管的栅极引线，对晶体管的性能不会产生影响。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种存储器的形成方法。
背景技术
随着时代的发展，信息的存储越来越重要，非易挥发存储器是一种较为成功的信息存储器，它是靠电荷保存在浮栅上来存储0/1信息的。非易挥发存储器在无电维持时，也能很好的抗磁干扰，因此非易挥发存储器得到广泛应用。
隧道氧化层非易挥发存储器(Eprom Tannel Oxide,ETOX）是较为常用的一种非易挥发存储器，ETOX包括控制栅、浮栅、浮栅栅氧层和源区、漏区，通过对控制栅施加电压，源区的电子在隧道效应作用下到达浮栅，实现存储器的写操作，对控制栅施加相反电压，浮栅上的电子在隧道效应作用下离开浮栅，实现存储单元的擦操作。浮栅上的电荷能决定源漏极之间是否导通，而这种存储器源漏之间的导通状态决定了存储的信息是0或是1。
在晶圆中，ETOX与外围驱动电路的晶体管通常同时形成，参考图1、图2，示出了现有技术一种形成ETOX的方法，ETOX与MOS管相邻。如图1所示，首先在衬底01上形成第一隔离结构02，将衬底01分为ETOX区衬底和MOS衬底区，其中ETOX区衬底用于形成ETOX，MOS衬底区用于形成MOS管。在ETOX区衬底中形成第二隔离结构03，在MOS衬底区中形成第三隔离结构04，在第二隔离结构03、第三隔离结构04露出的衬底01上形成隧道氧化层05，在ETOX区衬底的隧道氧化层05上形成多个浮栅06，用于形成ETOX，在MOS衬底区上的隧道氧化层05上形成多个栅极07，用于形成MOS管。在第一隔离结构02、第二隔离结构03、第三隔离结构04、浮栅06、栅极07的表面形成绝缘层08，去除栅极07、第二隔离结构03以及部分第一隔离结构02上的绝缘层08，以露出栅极07的表面，在多个浮栅06表面以及浮栅06之间覆盖多晶硅层09以形成控制栅，多晶硅层09覆盖在栅极07表面以及多个栅极07之间以形成栅极引线，对多个浮栅06表面以及浮栅06之间覆盖的多晶硅层09进行掺杂以增强控制栅的导电性，提高ETOX的编程速度。
但是在形成多晶硅层09的过程中，由于多个浮栅06间的距离较小，多晶硅的阶梯覆盖(step coverage)能力不佳，而使位于两浮栅06间多晶硅层09沉积品质较差，甚至形成孔洞10(void)而降低多晶硅层09的导电性。
发明内容
本发明解决的问题是，提供一种存储器的形成方法，能够在不影响相邻晶体管的功能的同时降低形成孔洞的概率。
为解决上述问题，本发明提供一种存储器的形成方法，包括：
提供衬底，所述衬底分为存储器衬底区和晶体管衬底区，在所述存储器衬底区上形成多个浮栅，在所述晶体管区衬底上形成多个栅极，形成保形覆盖所述浮栅、栅极的绝缘层；
在所述绝缘层上形成原位掺杂的第一多晶硅层，所述第一多晶硅层填充满浮栅之间的间隙；
去除所述多个栅极表面的第一多晶硅层以及绝缘层；
在剩余的所述第一多晶硅层以及多个栅极上形成本征的第二多晶硅层。
可选的，在提供衬底的步骤中，在所述衬底中形成第一隔离结构，所述第一隔离结构用于将衬底分为存储器衬底区和晶体管衬底区。
可选的，在提供衬底的步骤中，在所述存储器衬底区中形成多个第二隔离结构；
形成多个浮栅的步骤包括：在所述多个第二隔离结构之间的衬底上形成多个浮栅。
可选的，在提供衬底的步骤中，在所述存储器衬底区上形成的多个浮栅的高度为80纳米到120纳米的范围内。
可选的，在提供衬底的步骤中，在所述存储器衬底区上形成有多个浮栅的间距在60纳米到70纳米的范围内。
可选的，在所述绝缘层上形成原位掺杂的第一多晶硅层的步骤包括：所述第一多晶硅层的厚度为30纳米到40纳米。
可选的，在所述绝缘层上形成原位掺杂的第一多晶硅层的步骤包括：采用化学气相沉积法形成所述第一多晶硅层，在化学气相沉积的同时，对所述第一多晶硅层进行掺杂。
可选的，在所述绝缘层上形成原位掺杂的第一多晶硅层的步骤包括：采用磷离子或砷离子对所述第一多晶硅层进行掺杂。
可选的，在形成第二多晶硅层以后，还包括：对位于第一多晶硅层表面的第二多晶硅层进行离子注入，注入的离子类型与第一多晶硅层的掺杂类型相同。
可选的，在形成第二多晶硅层以后，还包括：在第二多晶硅层中形成隔离结构，将位于存储器衬底区上方的第二多晶硅层和位于晶体管衬底区上方的第二多晶硅层分隔开。
可选的，在形成第二多晶硅层以后，还包括：在浮栅露出的存储器衬底区中形成源区、漏区。
与现有技术相比，本发明的技术方案具有以下优点：
在形成浮栅以及绝缘层以后，形成双层多晶硅层的存储器的控制栅。首先在所述绝缘层上形成原位掺杂的第一多晶硅层，所述第一多晶硅层的厚度高于浮栅且填充满浮栅之间的间隙，然后去除所述多个栅极表面的第一多晶硅层以及绝缘层，在所述第一多晶硅层以及多个栅极表面形成本征的第二多晶硅层。所述浮栅上方的第一多晶硅层、第二多晶硅层作为存储器的控制栅，所述栅极表面的第二多晶硅层作为晶体管的栅极引线。在所述绝缘层上形成原位掺杂的第一多晶硅层的过程中，原位掺杂的第一多晶硅层具有较好的阶梯覆盖能力，可以降低形成孔洞的概率，而覆盖在栅极表面的栅极引线为本征的第二多晶硅层，对晶体管的性能不会产生影响。
进一步的，多个浮栅的间距在60纳米到70纳米的范围内，所述第一多晶硅层的厚度为30纳米到40纳米，这样第一多晶硅层刚好填充满浮栅之间的空隙，在浮栅表面上的第一多晶硅层的厚度较薄，最终形成的存储器衬底区与晶体管衬底区上方的第二多晶硅层高度差不大，保证了较好的平整度。
附图说明
图1至图2是现有技术一种存储器的形成方法的示意图；
图3是本发明存储器的形成方法一实施例的流程图；
图4至图7是图3所示形成方法一实施例各个步骤的剖视图。
具体实施方式
随着半导体特征尺寸的缩小，存储器中ETOX浮栅之间的距离不断减小。在浮栅上沉积多晶硅层以形成控制栅的过程中，由于多个浮栅间的距离较小，多晶硅的阶梯覆盖能力不佳，而使位于两浮栅间多晶硅层沉积品质较差，甚至形成孔洞(void)而降低多晶硅层的导电性。
经过掺杂的多晶硅阶梯覆盖能力有效提高，采用沉积经过掺杂的多晶硅，可以降低形成孔洞的概率，但是经过掺杂的多晶硅同时覆盖于晶体管的栅极上，会影响晶体管的功能。
为了解决所述问题，本发明提供一种存储器的形成方法。参考图1，示出了本发明存储器的形成方法一实施例的流程图。本发明存储器的形成方法大致包括以下步骤：
步骤S1，提供衬底，所述衬底分为存储器衬底区和晶体管衬底区，在所述存储器衬底区上形成多个浮栅，在所述晶体管区衬底上形成多个栅极，形成保形覆盖所述多个浮栅、栅极的绝缘层；
步骤S2，在所述绝缘层上形成原位掺杂的第一多晶硅层，所述第一多晶硅层填充满浮栅之间的间隙;
步骤S3，去除所述多个栅极表面的第一多晶硅层以及绝缘层；
步骤S4，在所述第一多晶硅层以及多个栅极表面形成本征的第二多晶硅层。
通过上述步骤，可以降低在存储器的浮栅之间的多晶硅层中形成孔洞的概率，提高存储器的性能，而且对存储器以外的晶体管的性能不会产生影响。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图4，执行步骤S1，提供衬底100，具体地，在本实施例中，所述衬底100为硅衬底，在其他实施例中，所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底，对此本发明不做任何限制。
在提供衬底100以后，在所述衬底100中形成第一隔离结构101，所述第一隔离结构101用于将衬底100分为存储器衬底区和晶体管衬底区，在本实施例中，所述存储器为ETOX，所述晶体管为MOS管，所以存储器衬底区为ETOX衬底区，所述晶体管衬底区为MOS衬底区。但本发明对是否形成第一隔离结构不做限制，在其他实施例中，也可以采取其他方式将衬底100分为存储器衬底区和晶体管衬底区，所述存储器还可以为具有浮栅和控制栅结构的其他类型存储器，所述晶体管还可以为其他类型的晶体管。
在本实施例中，为将之后形成的浮栅105与栅极106隔离，所述第一隔离结构101的顶部高于衬底100表面。
在所述ETOX衬底区中形成多个第二隔离结构102，在所述MOS衬底区中形成多个第三隔离结构103，在所述多个第二隔离结构102之间的ETOX衬底区上形成多个浮栅105，在所述多个第三隔离结构103之间的MOS衬底区上形成多个栅极106。
需要说明的是，本实施例中，所述第三隔离结构103与所述多个栅极106相齐平从而形成一平整表面。在其他实施例中，所述第三隔离结构103还可以不与所述多个栅极106齐平。
在本实施例中，所述第一隔离结构101与相邻的浮栅102之间具有间隙，与相邻的栅极103相连。
在本实施例中，所述第一隔离结构101、第二隔离结构102、第三隔离结构103为浅沟槽隔离结构，但本发明对第一隔离结构101、第二隔离结构102、第三隔离结构103的具体形式不做限制，在其他实施例中，第一隔离结构101、第二隔离结构102、第三隔离结构103还可以为局部氧化隔离。
在本实施例中，多个浮栅105的高度为80纳米到120纳米的范围内，多个栅极106的高度与多个浮栅105的高度相近，多个浮栅105之间的间距在60纳米到70纳米的范围内。但本发明对浮栅105的高度以及间距不做限制。
在本实施例中，所述浮栅105、栅极106的材料为多晶硅。
形成保形覆盖所述浮栅105、栅极106的绝缘层107，所述绝缘层107用于实现浮栅105与控制栅之间的绝缘。本实施例中，所述绝缘层107为ONO（氧化物—氮化硅—氧化物）复合结构，但是本发明对所述绝缘层107的材料不做限制，所述绝缘层107还可以为高K材料形成。
需要说明的是，在形成浮栅105、栅极106之前，需要在衬底100表面形成栅氧层（未示出），形成栅氧层为本领域惯用技术，本发明在此不再赘述。
参考图5，执行步骤S2，在所述绝缘层107上形成原位掺杂的第一多晶硅层108，所述第一多晶硅层108填充满浮栅105之间的间隙。
本实施例中，形成的第一多晶硅层108填充于浮栅105之间且覆盖在浮栅105和栅极106上，也就是说，所述第一多晶硅层108高于浮栅105，也高于所述栅极106。
具体地，采用化学气相沉积法形成所述第一多晶硅层108，在进行化学气相沉积的同时对所述第一多晶硅层108进行掺杂，原位掺杂多晶硅能够提高多晶硅的流动性，使得多晶硅容易填满浮栅105之间的间隙，避免多晶硅空洞的出现。
第一多晶硅层108用于形成ETOX的控制栅，对多晶硅的掺杂可以增强控制栅的导电性，提高ETOX的编程速度，进而提高ETOX的性能。在本实施例中，所述ETOX为N型，所以采用磷离子109对所述第一多晶硅层108进行掺杂，在其他实施例中，还可以采用砷离子或其他离子对所述第一多晶硅层108进行掺杂。
若第一多晶硅层108的厚度过小，则不能将浮栅105之间的间隙填充满，由于晶体管衬底区上方的第一多晶硅层108将被去除，若第一多晶硅层108的厚度过大，最终形成的存储器衬底区与晶体管衬底区上方的第二多晶硅层高度差较大，即第二多晶硅层表面平整度较低。由于多个浮栅105的间距在60纳米到70纳米的范围内，可选的，所述第一多晶硅层108的厚度为30纳米到40纳米的范围内，以使第一多晶硅层108刚好填充满浮栅105之间的间隙。
需要说明的是，所述第一多晶硅层108的厚度需要结合浮栅105的间距进行调整，在其他实施例中，浮栅105的间距也可以不在60纳米到70纳米的范围内，所述第一多晶硅层108的厚度也可以不在30纳米到40纳米的范围内。
参考图6，执行步骤S3，去除所述多个栅极106表面的第一多晶硅层108以及绝缘层107。
具体地，在所述多个浮栅105上的第一多晶硅层108表面形成掩膜层110，所述掩模层110覆盖在ETOX衬底区的第一多晶硅层108上并露出MOS衬底区的第一多晶硅层108。
以所述掩膜层110为掩模，通过干法刻蚀去除所述多个栅极106表面的第一多晶硅层108以及绝缘层107从而暴露出多个栅极106的上表面。
参考图7，执行步骤S4，在所述第一多晶硅层108以及多个栅极106表面形成本征的第二多晶硅层111。
具体地，采用化学气相沉积法形成本征的第二多晶硅层111，所述第二多晶硅层111在ETOX中与第一多晶硅层108共同作为ETOX的控制栅，第二多晶硅层111在MOS管中作为外围驱动电路的栅极引线为栅极106提供电压，所述第二多晶硅层111的厚度以栅极引线的要求为准。
在之后的工艺中，由于外围驱动电路的MOS管有NMOS管与PMOS管，MOS管的栅极106上的多晶硅的掺杂类型或浓度需要在以后的步骤中根据MOS管的类型决定，所以在这里沉积本征的第二多晶硅层111对MOS管的功能不会造成影响。
需要说明的是，在形成第二多晶硅层111以后，在第二多晶硅层111中形成隔离结构，将位于存储器衬底区上方的第二多晶硅层111和位于晶体管衬底区上方的第二多晶硅层111分隔开，以使得ETOX的控制栅与外围驱动电路的栅极引线绝缘。具体地，可以在位于第一隔离结构101表面的第二多晶硅层111上形成一开口，并在所述开口中形成第四隔离结构，以使得ETOX的控制栅与外围驱动电路的栅极引线绝缘。但本发明对将ETOX的控制栅与外围驱动电路的栅极引线绝缘的方法不做限制。
还需要说明的是，在形成第二多晶硅层111以后，还需要对位于第一多晶硅层108表面的第二多晶硅层111进行离子注入，注入的离子类型与第一多晶硅层的掺杂类型相同，控制栅的两层多晶硅层掺杂同类型的离子，可以进一步增强控制栅的导电性，提高ETOX的编程速度。在本实施例中，注入的离子为磷离子或砷离子。
在形成第二多晶硅层111以后，在浮栅105露出的存储器衬底区衬底100中形成ETOX源区、漏区（未示出）以及MOS管的源区、漏区（未示出）。形成ETOX源区、漏区以及MOS管的源区、漏区为本领域惯用技术，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种存储器的形成方法，其特征在于，包括：
提供衬底，所述衬底分为存储器衬底区和晶体管衬底区，在所述存储器衬底区上形成多个浮栅，在所述晶体管衬底区上形成多个栅极，形成保形覆盖所述浮栅、栅极的绝缘层；
在所述绝缘层上形成原位掺杂的第一多晶硅层，所述第一多晶硅层填充满浮栅之间的间隙；
去除所述多个栅极表面的第一多晶硅层以及绝缘层；
在剩余的所述第一多晶硅层以及多个栅极上形成本征的第二多晶硅层；其中，所述多个栅极上形成的第二多晶硅层作为晶体管的栅极引线。
2.根据权利要求1所述的形成方法，其特征在于，在提供衬底的步骤中，在所述衬底中形成第一隔离结构，所述第一隔离结构用于将衬底分为存储器衬底区和晶体管衬底区。
3.根据权利要求1所述的形成方法，其特征在于，在提供衬底的步骤中，在所述存储器衬底区中形成多个第二隔离结构；
形成多个浮栅的步骤包括：在所述多个第二隔离结构之间的衬底上形成多个浮栅。
4.根据权利要求1所述的形成方法，其特征在于，在提供衬底的步骤中，在所述存储器衬底区上形成的多个浮栅的高度为80纳米到120纳米的范围内。
5.根据权利要求1所述的形成方法，其特征在于，在提供衬底的步骤中，在所述存储器衬底区上形成有多个浮栅的间距在60纳米到70纳米的范围内。
6.根据权利要求4或5所述的形成方法，在所述绝缘层上形成原位掺杂的第一多晶硅层的步骤包括：所述第一多晶硅层的厚度为30纳米到40纳米。
7.根据权利要求1所述的形成方法，其特征在于，在所述绝缘层上形成原位掺杂的第一多晶硅层的步骤包括：采用化学气相沉积法形成所述第一多晶硅层，在化学气相沉积的同时，对所述第一多晶硅层进行掺杂。
8.根据权利要求1所述的形成方法，其特征在于，在所述绝缘层上形成原位掺杂的第一多晶硅层的步骤包括：采用磷离子或砷离子对所述第一多晶硅层进行掺杂。
9.根据权利要求1所述的形成方法，其特征在于，在形成第二多晶硅层以后，还包括：
对位于第一多晶硅层表面的第二多晶硅层进行离子注入，注入的离子类型与第一多晶硅层的掺杂类型相同。
10.根据权利要求1所述的形成方法，其特征在于，在形成第二多晶硅层以后，还包括：
在第二多晶硅层中形成隔离结构，将位于存储器衬底区上方的第二多晶硅层和位于晶体管衬底区上方的第二多晶硅层分隔开。
11.根据权利要求1所述的形成方法，其特征在于，在形成第二多晶硅层以后，还包括：
在浮栅露出的存储器衬底区中形成源区、漏区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745680.5A CN104752357B (zh) | 2013-12-30 | 2013-12-30 | 存储器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745680.5A CN104752357B (zh) | 2013-12-30 | 2013-12-30 | 存储器的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104752357A CN104752357A (zh) | 2015-07-01 |
| CN104752357B true CN104752357B (zh) | 2018-02-16 |
Family
ID=53591832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310745680.5A Active CN104752357B (zh) | 2013-12-30 | 2013-12-30 | 存储器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752357B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107331665B (zh) * | 2016-04-27 | 2019-09-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体结构的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380031B1 (en) * | 1999-09-08 | 2002-04-30 | Texas Instruments Incorporated | Method to form an embedded flash memory circuit with reduced process steps |
| CN101685820A (zh) * | 2008-09-23 | 2010-03-31 | 力晶半导体股份有限公司 | 存储器元件及其制造方法、半导体元件 |
| CN103208459A (zh) * | 2012-01-13 | 2013-07-17 | 华邦电子股份有限公司 | 反及闸型快闪存储装置的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100669103B1 (ko) * | 2005-06-28 | 2007-01-15 | 삼성전자주식회사 | 플래시 메모리 장치의 제조 방법 |
-
2013
- 2013-12-30 CN CN201310745680.5A patent/CN104752357B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380031B1 (en) * | 1999-09-08 | 2002-04-30 | Texas Instruments Incorporated | Method to form an embedded flash memory circuit with reduced process steps |
| CN101685820A (zh) * | 2008-09-23 | 2010-03-31 | 力晶半导体股份有限公司 | 存储器元件及其制造方法、半导体元件 |
| CN103208459A (zh) * | 2012-01-13 | 2013-07-17 | 华邦电子股份有限公司 | 反及闸型快闪存储装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104752357A (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9356095B2 (en) | Vertical devices and methods of forming | |
| KR101110355B1 (ko) | 차단 게이트 라인을 갖는 3차원 스택 어레이 및 그 제조방법 | |
| CN104124210B (zh) | 半导体结构的形成方法 | |
| JP2020532856A (ja) | 高バンド・ギャップ材料を含むストリング・ドライバを備えたデバイス及びシステム、並びに形成の方法 | |
| CN103824860B (zh) | 制造存储器单元法、制造存储器单元装置法和存储器单元 | |
| JP4909894B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100785039B1 (ko) | 보이드가 한정된 한 쌍의 핀들을 갖는 비휘발성 메모리소자 | |
| CN103050407B (zh) | 嵌入式晶体管 | |
| CN107924941B (zh) | 隧穿场效应晶体管及其制备方法 | |
| KR102257468B1 (ko) | 임베디드 메모리를 위한 트렌치 게이트 고전압 트랜지스터 | |
| TW202008510A (zh) | 分柵式非揮發性記憶體及其製備方法 | |
| US8546862B2 (en) | Memory cell, an array, and a method for manufacturing a memory cell | |
| TWI601270B (zh) | 半導體結構及其形成方法 | |
| CN105144389A (zh) | 具有背栅的finFET | |
| CN208225884U (zh) | 晶体管及半导体器件 | |
| US12015065B2 (en) | Tri-gate orthogonal channel transistor and methods of forming the same | |
| CN108962905B (zh) | 存储器件及其制造方法及包括该存储器件的电子设备 | |
| CN104752357B (zh) | 存储器的形成方法 | |
| US20220085041A1 (en) | Trench gate high voltage transistor for embedded memory | |
| CN104638018B (zh) | 一种半浮栅器件及其制备方法 | |
| CN103594519A (zh) | 一种隧穿场效应浮栅晶体管及其制造方法 | |
| CN104425500B (zh) | Sonos非挥发性存储器及其制造方法 | |
| CN112736141A (zh) | 一种具有异质栅介质的纳米片晶体管及制备方法 | |
| KR101111917B1 (ko) | 세 가지 상태를 갖는 비휘발성 메모리 및 그 제조방법 | |
| TWI523235B (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |