CN107482013A - 三维存储器及其形成方法 - Google Patents
三维存储器及其形成方法 Download PDFInfo
- Publication number
- CN107482013A CN107482013A CN201710751281.8A CN201710751281A CN107482013A CN 107482013 A CN107482013 A CN 107482013A CN 201710751281 A CN201710751281 A CN 201710751281A CN 107482013 A CN107482013 A CN 107482013A
- Authority
- CN
- China
- Prior art keywords
- hole
- raceway groove
- laminated construction
- column
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000003860 storage Methods 0.000 title claims abstract description 24
- 239000011248 coating agent Substances 0.000 claims abstract description 40
- 238000000576 coating method Methods 0.000 claims abstract description 40
- 238000010276 construction Methods 0.000 claims abstract description 38
- 238000009966 trimming Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 41
- 229920005591 polysilicon Polymers 0.000 claims description 40
- 230000015654 memory Effects 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000008901 benefit Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种三维存储器及其形成方法，属于半导体技术领域。所述方法包括：提供主体结构，主体结构包括衬底，形成于衬底上的叠层结构；在叠层结构上形成顶层选择门和沟道通孔，使每个顶层选择门对应预设列的沟道通孔；对沟道通孔进行填充形成立柱，至与叠层结构的上表面齐平；刻蚀叠层结构至露出立柱顶部，并对露出的立柱顶部进行修剪形成塞结构；形成覆盖塞结构的门极层，及覆盖门极层的第一氧化物层。本发明中的方法，形成的三维存储器的单位单元(Unit Cell)为8列交错排布的沟道通孔，缩小了占用面积，进而降低了晶片的尺寸需求，减小了三维存储器的体积及其制作成本。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器及其形成方法。
背景技术
闪存是一种非易变性的存储器，是电可擦除且可编程的只读存储器的一种特殊结构，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失。闪存以其便捷、存储密度高、可靠性好等优点成为非挥发性存储器研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛的应用于手机、笔记本、掌上电脑和U盘等移动和通讯设备中，并占据了非挥发性半导体存储器的大部分市场份额。
如今，经历了平面型闪存存储器的发展时期，已进入了三维闪存存储器的发展热潮，三维闪存存储器主要特色是将平面结构转换为立体结构，来大大节省晶片面积。目前的三维闪存存储器，单位单元(Unit Cell)通常为一个顶层选择门(Top Select Gate，简称TSG)对应9行交错排布的沟道通孔(Channel Hole)，其对应的晶片尺寸较大，使得形成的三维存储器的体积也较大。如何在不改变存储容量的基础上降低晶片尺寸，进而减小存储器的体积成为人们研究和关注的焦点。
发明内容
为解决现有技术的不足，本发明提供一种三维存储器及其形成方法。
一方面，本发明提供一种三维存储器的形成方法，包括：
提供主体结构，所述主体结构包括衬底，形成于衬底上的叠层结构；
在所述叠层结构上形成顶层选择门和沟道通孔，使每个顶层选择门对应预设列的沟道通孔；
对所述沟道通孔进行填充形成立柱，至与所述叠层结构的上表面齐平；
刻蚀所述叠层结构至露出立柱顶部，并对露出的立柱顶部进行修剪形成塞结构；
形成覆盖所述塞结构的门极层，及覆盖所述门极层的第一氧化物层。
可选地，所述叠层结构，具体为：多层交错堆叠的氧化物层和氮化物层，所述氮化物层形成于相邻的氧化物层之间。
可选地，所述对所述沟道通孔进行填充形成立柱，至与所述叠层结构的上表面齐平，具体包括：
刻蚀所述叠层结构形成沟道通孔；在所述沟道通孔的侧壁和底层沉积多晶硅，并形成覆盖所述叠层结构上表面的第一多晶硅层；在含有多晶硅的沟道通孔中填充氧化物，并形成覆盖所述第一多晶硅层的第二氧化物层；
去除所述第二氧化物层及沟道通孔中的部分氧化物，形成沟道通孔凹槽；
在所述沟道通孔凹槽中填充多晶硅，并形成覆盖所述第一多晶硅层的第二多晶硅层；
去除所述第一多晶硅层和所述第二多晶硅层至呈现所述叠层结构的上表面，得到对所述沟道通孔进行填充形成的立柱，所述立柱的上表面与所述叠层结构的上表面齐平。
可选地，所述对露出的立柱顶部进行修剪形成塞结构，具体为：将露出的立柱顶部的外围去除形成塞结构。
可选地，所述形成覆盖所述塞结构的门极层，及覆盖所述门极层的第一氧化物层，具体包括：
形成第二氧化物层，所述第二氧化物层覆盖所述塞结构；
形成第二多晶硅层，所述第二多晶硅层覆盖所述第二氧化物层的上表面及叠层结构的上表面；
去除所述第二多晶硅层至呈现所述第二氧化物层的上表面，形成覆盖所述塞结构的门极层；
形成覆盖所述门极层的第一氧化物层。
可选地，每个顶层选择门对应8列交错排布的沟道通孔。
可选地，所述顶层选择门为波浪状，并与相邻的塞结构之间存在间距。
另一方面，本发明提供一种三维存储器，包括：
含有衬底和叠层结构的主体结构；
位于所述叠层结构上的顶层选择门和沟道通孔；
所述沟道通孔中的立柱；
对所述立柱的顶部进行修剪形成的塞结构；
覆盖所述塞结构的门极层和第一氧化物层。
可选地，每个顶层选择门对应8列交错排布的沟道通孔。
可选地，所述顶层选择门为波浪状，并与相邻的塞结构之间存在间距。
本发明的优点在于：
本发明中，通过对填充沟道通孔的立柱顶部进行修剪形成塞结构，较修剪前缩小了其上表面的直径，增大了相邻的两个塞结构之间的间距，并作为顶层选择门的通道，使得形成的三维存储器的单位单元(Unit Cell)由现有技术中的9行交错排布的沟道通孔变为8行交错排布的沟道通孔，缩小了占用面积，进而降低了晶片的尺寸需求，减小了三维存储器的体积及其制作成本。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1为现有技术中单位单元的结构示意图；
附图2为本发明提供的一种三维存储器形成方法流程图；
附图3至附图6为本发明提供的对沟道通孔进行填充形成立柱的结构变化示意图；
附图7和附图8为本发明提供的形成塞结构的结构变化示意图；
附图9至附图11位本发明提供的形成名基层和第一氧化物层的结构变化示意图；
附图12为本发明提供的单位单元的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
根据本发明的实施方式，提供一种三维存储器的形成方法，如图2所示，包括：
提供主体结构，主体结构包括衬底，形成于衬底上的叠层结构；
在叠层结构上形成顶层选择门和沟道通孔，使每个顶层选择门对应预设列的沟道通孔；
对沟道通孔进行填充形成立柱，至与叠层结构的上表面齐平；
刻蚀叠层结构至露出立柱顶部，并对露出的立柱顶部进行修剪形成塞结构；
形成覆盖塞结构的门极层，及覆盖门极层的第一氧化物层。
优选地，本实施例中，衬底为硅衬底；
根据本发明的实施方式，叠层结构，具体为：多层交错堆叠的氧化物层(图中未标记)和氮化物层(图中未标记)，氮化物层形成于相邻的氧化物层之间；优选地，氧化物层为二氧化硅，氮化物层为氮化硅。
进一步地，在本实施例中，叠层结构的层数在本发明中不作具体限定，具体依需求而定。
根据本发明的实施方式，对沟道通孔进行填充形成立柱，至与叠层结构的上表面齐平，如图3至图6所示(附图中仅用其中的一个沟道通孔进行示意说明)，具体包括：
刻蚀叠层结构形成沟道通孔；在沟道通孔的侧壁和底层沉积多晶硅，并形成覆盖叠层结构上表面的第一多晶硅层；在含有多晶硅的沟道通孔中填充氧化物，并形成覆盖第一多晶硅层的第二氧化物层；
去除第二氧化物层及沟道通孔中的部分氧化物，形成沟道通孔凹槽；
在沟道通孔凹槽中填充多晶硅，并形成覆盖第一多晶硅层的第二多晶硅层；
去除第一多晶硅层和第二多晶硅层至呈现叠层结构的上表面，得到对沟道通孔进行填充形成的立柱，立柱的上表面与叠层结构的上表面齐平。
其中，通过低压化学气相沉积(Low Pressure Chemical Vapor Deposition，简称LPCVD)的方法和/或等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，简称PECVD)的方法沉积多晶硅，通过原子层沉积(Atomic Layer Deposition，简称ALD)的方法在含有多晶硅的沟道通孔中填充氧化物，并形成覆盖第一多晶硅层的第二氧化物层。
根据本发明的实施方式，刻蚀叠层结构至露出立柱顶部，并对露出的立柱顶部进行修剪(Trim)形成塞结构，如图7和图8所示(附图中仅用其中的一个进行示意说明)，具体为：刻蚀叠层结构至露出立柱顶部，并将露出的立柱顶部的外围去除形成塞结构。
本发明中，对露出的立柱顶部进行修剪后，使得形成的塞结构的上表面的直径较修剪前立柱的上表面的直径减小，进而相邻的两个塞结构之间的间距变大，以作为顶层选择门(Top Select Gate，简称TSG)的通道，从而缩小占用面积，降低晶片尺寸需求。
根据本发明的实施方式，形成覆盖塞结构的门极层，及覆盖门极层的第一氧化物层，如图9至图11所示，具体包括：
形成第二氧化物层，第二氧化物层覆盖塞结构；
形成第二多晶硅层，第二多晶硅层覆盖第二氧化物层的上表面及叠层结构的上表面；
去除第二多晶硅层至呈现第二氧化物层的上表面，形成覆盖塞结构的门极层；
形成覆盖门极层的第一氧化物层。
其中，通过湿法氧化的方法形成第二氧化物层；通过低压化学气相沉积的方法和/或等离子体增强化学气相沉积的方法形成第二多晶硅层；采用化学机械研磨(ChemicalMechanical Polishing，简称CMP)工艺去除第二多晶硅层至呈现第二氧化物层的上表面。
根据本发明的实施方式，如图12所示的俯视图，每个顶层选择门对应8列交错排布的沟道通孔。
其中，顶层选择门为波浪状，并与相邻的塞结构之间存在间距。
本发明中，相邻的两个沟道通孔之间的间距相等，进而相邻的两个塞结构之间的间距相等；例如，D＝E＝156微米，每个塞结构上表面的直径C小于75微米，则相邻的两个塞结构之间的间距在80微米左右；形成的顶层选择门的关键尺寸F约为50微米，因此，顶层选择门与相邻的塞结构之间存在约为15微米的间距。
进一步地，本发明中，通过对填充沟道通孔的立柱顶部进行修剪形成塞结构，使得相邻的两个塞结构之间的间距变大，并作为顶层选择门的通道，从而形成的三维存储器的单位单元(Unit Cell)由现有技术中的9行交错排布的沟道通孔变为8行交错排布的沟道通孔，其占用面积相对减小了约8.8％；进而降低了晶片的尺寸需求，减小了三维存储器的体积及其制作成本。
实施例二
根据本发明的实施方式，提供一种三维存储器，包括：
含有衬底和叠层结构的主体结构；
位于叠层结构上的顶层选择门和沟道通孔；
沟道通孔中的立柱；
对立柱进行修剪形成的塞结构；
覆盖塞结构的门极层和第一氧化物层。
根据本发明的实施方式，每个顶层选择门对应8列交错排布的沟道通孔。
根据本发明的实施方式，顶层选择门为波浪状，并与相邻的塞结构之间存在间距。
本发明中，通过对填充沟道通孔的立柱顶部进行修剪形成塞结构，增大了相邻的两个塞结构之间的间距，并作为顶层选择门的通道，使得形成的三维存储器的单位单元(Unit Cell)由现有技术中的9行交错排布的沟道通孔变为8行交错排布的沟道通孔，其缩小了占用面积，进而降低了晶片的尺寸需求，减小了三维存储器的体积及其制作成本。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种三维存储器的形成方法，其特征在于，包括：
提供主体结构，所述主体结构包括衬底，形成于衬底上的叠层结构；
在所述叠层结构上形成顶层选择门和沟道通孔，使每个顶层选择门对应预设列的沟道通孔；
对所述沟道通孔进行填充形成立柱，至与所述叠层结构的上表面齐平；
刻蚀所述叠层结构至露出立柱顶部，并对露出的立柱顶部进行修剪形成塞结构；
形成覆盖所述塞结构的门极层，及覆盖所述门极层的第一氧化物层。
2.根据权利要求1所述的方法，其特征在于，所述叠层结构，具体为：多层交错堆叠的氧化物层和氮化物层，所述氮化物层形成于相邻的氧化物层之间。
3.根据权利要求1所述的方法，其特征在于，所述对所述沟道通孔进行填充形成立柱，至与所述叠层结构的上表面齐平，具体包括：
刻蚀所述叠层结构形成沟道通孔；在所述沟道通孔的侧壁和底层沉积多晶硅，并形成覆盖所述叠层结构上表面的第一多晶硅层；在含有多晶硅的沟道通孔中填充氧化物，并形成覆盖所述第一多晶硅层的第二氧化物层；
去除所述第二氧化物层及沟道通孔中的部分氧化物，形成沟道通孔凹槽；
在所述沟道通孔凹槽中填充多晶硅，并形成覆盖所述第一多晶硅层的第二多晶硅层；
去除所述第一多晶硅层和所述第二多晶硅层至呈现所述叠层结构的上表面，得到对所述沟道通孔进行填充形成的立柱，所述立柱的上表面与所述叠层结构的上表面齐平。
4.根据权利要求3所述的方法，其特征在于，所述对露出的立柱顶部进行修剪形成塞结构，具体为：将露出的立柱顶部的外围去除形成塞结构。
5.根据权利要求4所述的方法，其特征在于，所述形成覆盖所述塞结构的门极层，及覆盖所述门极层的第一氧化物层，具体包括：
形成第二氧化物层，所述第二氧化物层覆盖所述塞结构；
形成第二多晶硅层，所述第二多晶硅层覆盖所述第二氧化物层的上表面及叠层结构的上表面；
去除所述第二多晶硅层至呈现所述第二氧化物层的上表面，形成覆盖所述塞结构的门极层；
形成覆盖所述门极层的第一氧化物层。
6.根据权利要求1所述的方法，其特征在于，每个顶层选择门对应8列交错排布的沟道通孔。
7.根据权利要求1所述的方法，其特征在于，所述顶层选择门为波浪状，并与相邻的塞结构之间存在间距。
8.一种三维存储器，其特征在于，包括：
含有衬底和叠层结构的主体结构；
位于所述叠层结构上的顶层选择门和沟道通孔；
所述沟道通孔中的立柱；
对所述立柱的顶部进行修剪形成的塞结构；
覆盖所述塞结构的门极层和第一氧化物层。
9.根据权利要求8所述的存储器，其特征在于，每个顶层选择门对应8列交错排布的沟道通孔。
10.根据权利要求8所述的存储器，其特征在于，所述顶层选择门为波浪状，并与相邻的塞结构之间存在间距。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710751281.8A CN107482013B (zh) | 2017-08-28 | 2017-08-28 | 三维存储器及其形成方法 |
| CN201880005445.5A CN110114877B (zh) | 2017-08-28 | 2018-07-18 | 三维存储器件及其制作方法 |
| PCT/CN2018/096156 WO2019042037A1 (en) | 2017-08-28 | 2018-07-18 | THREE DIMENSIONAL MEMORY DEVICES AND METHODS OF MAKING SAME |
| TW107127924A TWI673856B (zh) | 2017-08-28 | 2018-08-10 | 三維記憶體元件與其形成方法 |
| US16/126,416 US10804287B2 (en) | 2017-08-28 | 2018-09-10 | Three-dimensional memory devices and fabricating methods thereof |
| US17/015,957 US11991880B2 (en) | 2017-08-28 | 2020-09-09 | Three-dimensional memory devices and fabricating methods thereof |
| US18/629,213 US20240292622A1 (en) | 2017-08-28 | 2024-04-08 | Three-dimensional memory devices and fabricating methods thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710751281.8A CN107482013B (zh) | 2017-08-28 | 2017-08-28 | 三维存储器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107482013A true CN107482013A (zh) | 2017-12-15 |
| CN107482013B CN107482013B (zh) | 2018-09-18 |
Family
ID=60604024
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710751281.8A Active CN107482013B (zh) | 2017-08-28 | 2017-08-28 | 三维存储器及其形成方法 |
| CN201880005445.5A Active CN110114877B (zh) | 2017-08-28 | 2018-07-18 | 三维存储器件及其制作方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880005445.5A Active CN110114877B (zh) | 2017-08-28 | 2018-07-18 | 三维存储器件及其制作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20240292622A1 (zh) |
| CN (2) | CN107482013B (zh) |
| TW (1) | TWI673856B (zh) |
| WO (1) | WO2019042037A1 (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019042037A1 (en) * | 2017-08-28 | 2019-03-07 | Yangtze Memory Technologies Co., Ltd. | THREE DIMENSIONAL MEMORY DEVICES AND METHODS OF MAKING SAME |
| CN109564922A (zh) * | 2018-10-24 | 2019-04-02 | 长江存储科技有限责任公司 | 三维存储设备及其制造方法 |
| TWI700783B (zh) * | 2018-06-08 | 2020-08-01 | 大陸商長江存儲科技有限責任公司 | 用於形成三維記憶體元件的雙堆疊通道孔結構的方法 |
| US10804287B2 (en) | 2017-08-28 | 2020-10-13 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| CN111785725A (zh) * | 2020-07-15 | 2020-10-16 | 长江存储科技有限责任公司 | 三维存储器的形成方法 |
| US10854621B2 (en) | 2019-02-26 | 2020-12-01 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and method for forming the same |
| CN112289801A (zh) * | 2019-06-28 | 2021-01-29 | 长江存储科技有限责任公司 | 用于三维存储器的叠层结构、三维存储器及其制备方法 |
| CN113410251A (zh) * | 2021-06-21 | 2021-09-17 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10910393B2 (en) * | 2019-04-25 | 2021-02-02 | Macronix International Co., Ltd. | 3D NOR memory having vertical source and drain structures |
| CN110678982B (zh) * | 2019-08-29 | 2021-08-31 | 长江存储科技有限责任公司 | 新颖的3d nand存储器件及其形成方法 |
| CN110892528A (zh) * | 2019-10-12 | 2020-03-17 | 长江存储科技有限责任公司 | 半导体器件及其制作方法 |
| EP3900040B1 (en) | 2019-11-28 | 2024-01-03 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| CN111180453B (zh) * | 2020-01-02 | 2022-10-28 | 长江存储科技有限责任公司 | 三维存储器、制备方法及电子设备 |
| CN111354730B (zh) * | 2020-03-12 | 2023-04-11 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| US11411020B2 (en) | 2020-04-22 | 2022-08-09 | Macronix International Co., Ltd. | Memory device with sub-slits |
| CN113838863B (zh) * | 2020-07-09 | 2023-09-05 | 长江存储科技有限责任公司 | 三维存储器的制作方法及三维存储器 |
| CN111968988B (zh) * | 2020-08-28 | 2023-11-03 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN112635485B (zh) * | 2020-12-15 | 2023-11-07 | 长江存储科技有限责任公司 | 三维存储器的制备方法 |
| CN113437069B (zh) * | 2021-06-28 | 2022-07-12 | 芯盟科技有限公司 | 动态随机存取存储器及其形成方法 |
| CN113725223B (zh) * | 2021-08-30 | 2023-10-27 | 长江存储科技有限责任公司 | 半导体工艺以及半导体结构 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201017830A (en) * | 2008-09-25 | 2010-05-01 | Toshiba Kk | Nonvolatile semiconductor memory device and method of manufacturing the same |
| US20140003148A1 (en) * | 2012-06-27 | 2014-01-02 | Jie Sun | Three dimensional nand flash with self-aligned select gate |
| CN104205342A (zh) * | 2012-03-21 | 2014-12-10 | 桑迪士克科技股份有限公司 | 小型三维垂直nand 及其制造方法 |
| CN104956485A (zh) * | 2013-02-05 | 2015-09-30 | 美光科技公司 | 三维存储器阵列 |
| US20150364483A1 (en) * | 2014-06-17 | 2015-12-17 | Micron Technology, Inc. | Conductors having a variable concentration of germanium for governing removal rates of the conductor during control gate formation |
| CN105870068A (zh) * | 2016-04-14 | 2016-08-17 | 清华大学 | 存储装置及其制造方法 |
| CN106847821A (zh) * | 2017-03-07 | 2017-06-13 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| US20170186755A1 (en) * | 2015-12-28 | 2017-06-29 | Macronix International Co., Ltd. | Semiconductor structure and method of manufacturing the same |
| CN106920799A (zh) * | 2015-12-25 | 2017-07-04 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102188538B1 (ko) * | 2014-04-21 | 2020-12-09 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 제조 방법 |
| US9349745B2 (en) * | 2014-08-25 | 2016-05-24 | Macronix International Co., Ltd. | 3D NAND nonvolatile memory with staggered vertical gates |
| CN106469730B (zh) * | 2015-08-18 | 2019-06-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体结构的制作方法 |
| KR102424370B1 (ko) * | 2015-10-08 | 2022-07-22 | 삼성전자주식회사 | 수직형 반도체 소자 및 이의 제조 방법 |
| KR20170053030A (ko) * | 2015-11-05 | 2017-05-15 | 에스케이하이닉스 주식회사 | 3차원 반도체 장치 및 이의 제조방법 |
| TWI572019B (zh) * | 2015-11-12 | 2017-02-21 | 旺宏電子股份有限公司 | 垂直通道結構 |
| TWI587453B (zh) * | 2015-12-23 | 2017-06-11 | 旺宏電子股份有限公司 | 半導體結構及其製造方法 |
| CN107768374A (zh) * | 2016-08-17 | 2018-03-06 | 上海新昇半导体科技有限公司 | 一种纳米线存储器结构及其制备方法 |
| CN107482013B (zh) * | 2017-08-28 | 2018-09-18 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
-
2017
- 2017-08-28 CN CN201710751281.8A patent/CN107482013B/zh active Active
-
2018
- 2018-07-18 CN CN201880005445.5A patent/CN110114877B/zh active Active
- 2018-07-18 WO PCT/CN2018/096156 patent/WO2019042037A1/en active Application Filing
- 2018-08-10 TW TW107127924A patent/TWI673856B/zh active
-
2024
- 2024-04-08 US US18/629,213 patent/US20240292622A1/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201017830A (en) * | 2008-09-25 | 2010-05-01 | Toshiba Kk | Nonvolatile semiconductor memory device and method of manufacturing the same |
| CN104205342A (zh) * | 2012-03-21 | 2014-12-10 | 桑迪士克科技股份有限公司 | 小型三维垂直nand 及其制造方法 |
| US20140003148A1 (en) * | 2012-06-27 | 2014-01-02 | Jie Sun | Three dimensional nand flash with self-aligned select gate |
| CN104956485A (zh) * | 2013-02-05 | 2015-09-30 | 美光科技公司 | 三维存储器阵列 |
| US20150364483A1 (en) * | 2014-06-17 | 2015-12-17 | Micron Technology, Inc. | Conductors having a variable concentration of germanium for governing removal rates of the conductor during control gate formation |
| CN106920799A (zh) * | 2015-12-25 | 2017-07-04 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| US20170186755A1 (en) * | 2015-12-28 | 2017-06-29 | Macronix International Co., Ltd. | Semiconductor structure and method of manufacturing the same |
| CN105870068A (zh) * | 2016-04-14 | 2016-08-17 | 清华大学 | 存储装置及其制造方法 |
| CN106847821A (zh) * | 2017-03-07 | 2017-06-13 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10804287B2 (en) | 2017-08-28 | 2020-10-13 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| WO2019042037A1 (en) * | 2017-08-28 | 2019-03-07 | Yangtze Memory Technologies Co., Ltd. | THREE DIMENSIONAL MEMORY DEVICES AND METHODS OF MAKING SAME |
| US11991880B2 (en) | 2017-08-28 | 2024-05-21 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| TWI700783B (zh) * | 2018-06-08 | 2020-08-01 | 大陸商長江存儲科技有限責任公司 | 用於形成三維記憶體元件的雙堆疊通道孔結構的方法 |
| US11024641B2 (en) | 2018-10-24 | 2021-06-01 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| WO2020082252A1 (en) * | 2018-10-24 | 2020-04-30 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| CN109564922A (zh) * | 2018-10-24 | 2019-04-02 | 长江存储科技有限责任公司 | 三维存储设备及其制造方法 |
| US11871567B2 (en) | 2018-10-24 | 2024-01-09 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| US11877453B2 (en) | 2018-10-24 | 2024-01-16 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| US10854621B2 (en) | 2019-02-26 | 2020-12-01 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and method for forming the same |
| US11177270B2 (en) | 2019-02-26 | 2021-11-16 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and method for forming the same |
| CN112289801A (zh) * | 2019-06-28 | 2021-01-29 | 长江存储科技有限责任公司 | 用于三维存储器的叠层结构、三维存储器及其制备方法 |
| CN112289801B (zh) * | 2019-06-28 | 2024-02-23 | 长江存储科技有限责任公司 | 用于三维存储器的叠层结构、三维存储器及其制备方法 |
| CN111785725B (zh) * | 2020-07-15 | 2021-02-23 | 长江存储科技有限责任公司 | 三维存储器的形成方法 |
| CN111785725A (zh) * | 2020-07-15 | 2020-10-16 | 长江存储科技有限责任公司 | 三维存储器的形成方法 |
| CN113410251B (zh) * | 2021-06-21 | 2022-09-09 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN113410251A (zh) * | 2021-06-21 | 2021-09-17 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107482013B (zh) | 2018-09-18 |
| CN110114877A (zh) | 2019-08-09 |
| WO2019042037A1 (en) | 2019-03-07 |
| US20240292622A1 (en) | 2024-08-29 |
| TWI673856B (zh) | 2019-10-01 |
| TW201913973A (zh) | 2019-04-01 |
| CN110114877B (zh) | 2021-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107482013B (zh) | 三维存储器及其形成方法 | |
| CN107644876B (zh) | 台阶结构及其形成方法 | |
| EP3613079B1 (en) | Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof | |
| US9646975B2 (en) | Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure | |
| US9806089B2 (en) | Method of making self-assembling floating gate electrodes for a three-dimensional memory device | |
| US9576966B1 (en) | Cobalt-containing conductive layers for control gate electrodes in a memory structure | |
| US8124478B2 (en) | Method for fabricating flash memory device having vertical floating gate | |
| CN109524417A (zh) | 3d nand存储器及其形成方法 | |
| US10256167B1 (en) | Hydrogen diffusion barrier structures for CMOS devices and method of making the same | |
| CN108987405A (zh) | 半导体存储器件 | |
| CN107293544A (zh) | 半导体器件及其制造方法 | |
| CN110010607B (zh) | 非挥发性存储器结构及其制造方法 | |
| CN109801971A (zh) | 半导体器件 | |
| CN108987272A (zh) | 包括绝缘层的半导体器件及其形成方法 | |
| KR20160089095A (ko) | 에어갭을 구비한 반도체 장치 및 그 제조방법 | |
| CN106847789A (zh) | 导电结构、包含导电结构的系统及装置，及相关方法 | |
| WO2021194532A1 (en) | Multi-tier three-dimensional memory device containing dielectric well structures for contact via structures and methods of forming the same | |
| JP2014053615A (ja) | 半導体装置及びその製造方法 | |
| CN109887917B (zh) | 电子设备、三维存储器及其制作方法 | |
| CN107123650A (zh) | 半导体器件及其制造方法 | |
| TW201501305A (zh) | 半導體裝置及其製造方法 | |
| CN110797343A (zh) | 三维存储器结构及其制备方法 | |
| WO2024192874A1 (zh) | 晶体管、3d堆叠的半导体器件及其制造方法、电子设备 | |
| CN107994027B (zh) | 一种sono刻蚀中负载效应影响的减轻方法 | |
| CN107710412B (zh) | 在预先图案化的底部电极和阻挡氧化层上制造铁电随机存取存储器的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |