CN111785725B - 三维存储器的形成方法 - Google Patents
三维存储器的形成方法 Download PDFInfo
- Publication number
- CN111785725B CN111785725B CN202010680441.6A CN202010680441A CN111785725B CN 111785725 B CN111785725 B CN 111785725B CN 202010680441 A CN202010680441 A CN 202010680441A CN 111785725 B CN111785725 B CN 111785725B
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- forming
- channel hole
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 230000015654 memory Effects 0.000 title claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000000149 penetrating effect Effects 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 239
- 230000008021 deposition Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000003153 chemical reaction reagent Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种三维存储器的形成方法。所述三维存储器的形成方法包括如下步骤：形成第一堆叠层于衬底表面；形成连接层于所述第一堆叠层背离所述衬底的表面，所述连接层中具有暴露所述第一堆叠层的开口；沿所述开口刻蚀所述第一堆叠层，形成贯穿所述第一堆叠层的第一沟道孔，所述第一沟道孔的孔径小于所述开口的宽度；形成填充层于所述第一沟道孔和所述开口内。本发明简化了扩大连接层中开口尺寸的步骤，降低了三维存储器的制造难度。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种三维存储器的形成方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
3D NAND存储器是一种从二维到三维通过堆叠技术而形成的存储器。随着集成电路生成工艺的成熟化，3D NAND存储器对各层生成工艺的成本和工艺性能要求越来越高。随着对3D NAND存储器更高的存储功能的需求，其堆叠的层数在不断的增加。
但是，当前在形成具有较高堆叠层数的3D NAND存储器的过程中，通常是采用多次沉积、刻蚀的方式实现。但是，这种多次沉积、刻蚀的方式制程工艺较为繁琐、复杂，从而导致多种问题的出现，例如上沟道孔在刻蚀过程中与下沟道孔的对准倾斜偏移较大、堆叠压力的增加导致平面的套刻标记偏移较大、上沟道孔与下沟道孔不对准等等，这些问题都极大的降低了3D NAND存储器的生产效率和产品良率。
因此，如何简化3D NAND存储器的生产步骤，提高3D NAND存储器的生产效率和产品良率，是目前亟待解决的技术问题。
发明内容
本发明提供一种三维存储器的形成方法，用于解决现有的三维存储器生产工艺复杂、生产效率较低的问题，以实现在提高生产效率的同时改善产品良率。
为了解决上述问题，本发明提供了一种三维存储器的形成方法，包括如下步骤：
形成第一堆叠层于衬底表面；
形成连接层于所述第一堆叠层背离所述衬底的表面，所述连接层中具有暴露所述第一堆叠层的开口；
沿所述开口刻蚀所述第一堆叠层，形成贯穿所述第一堆叠层的第一沟道孔，所述第一沟道孔的孔径小于所述开口的宽度；
形成填充层于所述第一沟道孔和所述开口内。
可选的，形成连接层于所述第一堆叠层背离所述衬底的表面的具体步骤包括：
形成连续覆盖的连接层于所述第一堆叠层背离所述衬底的表面；
形成掩膜层于所述连接层表面，所述掩膜层中具有暴露所述连接层的刻蚀窗口；
沿所述刻蚀窗口刻蚀所述连接层，于所述连接层中形成暴露所述第一堆叠层的所述初始开口；
扩大所述初始开口的宽度，形成所述开口。
可选的，扩大所述初始开口的宽度的具体步骤包括：
沿所述刻蚀窗口选择性刻蚀所述连接层，形成宽度大于所述刻蚀窗口宽度的所述开口。
可选的，所述连接层的材料为氧化物材料；沿所述刻蚀窗口选择性刻蚀所述连接层的具体步骤包括：
采用氢氟酸沿所述刻蚀窗口选择性刻蚀所述连接层。
可选的，沿所述开口刻蚀所述第一堆叠层，形成贯穿所述第一堆叠层的第一沟道孔的具体步骤包括：
沿所述刻蚀窗口刻蚀所述第一堆叠层，形成贯穿所述第一堆叠层的第一沟道孔，所述第一沟道孔任意部位的孔径均小于所述开口的宽度。
可选的，形成贯穿所述第一堆叠层的第一沟道孔的具体步骤包括：
遮盖部分的所述开口；
沿暴露的所述开口刻蚀所述第一堆叠层，形成贯穿所述第一堆叠层的第一沟道孔，所述第一沟道孔任意部位的孔径均小于所述开口的宽度。
可选的，形成填充层于所述第一沟道孔和所述开口内的具体步骤包括：
一次沉积填充材料于所述第一沟道孔内、所述开口内和所述连接层顶面，形成所述填充层。
可选的，还包括如下步骤：
去除覆盖于所述连接层顶面的所述填充层，残留的所述填充层与所述连接层的顶面平齐。
可选的，形成填充层于所述第一沟道孔和所述开口内之后，还包括如下步骤：
形成第二堆叠层于所述连接层背离所述第一堆叠层的表面，所述第二堆叠层中具有沿垂直于所述衬底的方向贯穿所述第二堆叠层、且与所述第一沟道孔对准的第二沟道孔；
沿所述第二沟道孔去除所述填充层。
可选的，沿所述第二沟道孔去除所述填充层的具体步骤包括：
采用一次刻蚀工艺沿所述第二沟道孔去除所述填充层。
本发明提供的三维存储器的形成方法，通过在形成贯穿第一堆叠层的第一沟道孔之前于连接层中形成开口，即开口的形成工艺在第一沟道孔和填充层的形成工艺之前，并控制后续形成的第一沟道孔的孔径小于所述开口的宽度，从而简化了扩大连接层中开口尺寸的步骤，降低了三维存储器的制造难度。
附图说明
附图1是本发明具体实施方式提供的三维存储器的形成方法流程图；
附图2A-2E是本发明具体实施方式在形成三维存储器的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的三维存储器的形成方法的具体实施方式做详细说明。
当前在形成具有较高堆叠层数的三维存储器的过程中，形成第一堆叠层之后，依次于第一堆叠层表面形成连接层、位于所述连接层上方的硬掩膜层(例如氮化硅硬掩模层)、以及位于所述硬掩模层上方的有机掩膜层。然后，在硬掩膜层中形成开口，并沿所述开口同时刻蚀所述连接层和所述第一堆叠层，形成贯穿所述连接层和所述第一堆叠层的第一沟道孔。接着，连续进行如下工序：于所述第一沟道孔内沉积第一填充层、去除衬底背面的第一填充层、于所述第一沟道孔顶部的所述第一填充层中开槽、灰化、湿法剥离、硬掩膜去除、清洗、于所述第一沟道孔内沉积第二填充层。即当前在所述第一沟道孔内进行两次填充层沉积工艺，且在沉积两次填充层的过程中实现连接层开口尺寸的扩大，操作较为繁琐，且持续时间较长。之后，再于所述连接层表面沉积第二堆叠层，并于所述第二堆叠层中形成贯穿所述第二堆叠层的第二沟道孔。最后，沿所述第二沟道孔去除所述第一填充层和第二填充层。此时，由于所述第一沟道孔内的填充层包括第一填充层和第二填充层，即所述第一沟道孔内填充的材料较多，需要通过两次刻蚀工艺才能完全去除掉所述第一沟道孔内的所有填充层，从而导致工艺制程时间的延长。
为了简化三维存储器的制造工艺，提高三维存储器的良率，本具体实施方式提供了一种三维存储器的形成方法，附图1是本发明具体实施方式提供的三维存储器的形成方法流程图，附图2A-2E是本发明具体实施方式在形成三维存储器的过程中主要的工艺截面示意图。本具体实施方式中所述的三维存储器可以是但不限于3D NAND存储器。如图1、图2A-图2E所示，本具体实施方式提供的三维存储器的形成方法，包括如下步骤：
步骤S11，形成第一堆叠层于衬底20表面，如图2A所示。
具体来说，所述衬底20 可以是Si衬底、Ge衬底、SiGe衬底、SOI(Silicon OnInsulator，绝缘体上硅)或GOI(Germanium On Insulator，绝缘体上锗)等。在本具体实施方式中，所述衬底20优选为硅衬底，用于支撑在其上的器件结构。所述第一堆叠层包括沿垂直于所述衬底20的方向交替堆叠的层间绝缘层 211和牺牲层212。所述第一堆叠层中所述层间绝缘层211和所述牺牲层212 的具体堆叠层数，本领域技术人员可以根据实际需要进行选择，例如可以是但不限于32层、64层、96层、128层等。所述牺牲层212的材料可以是但不限于氮化物材料，例如氮化硅；所述层间绝缘层211的材料可以是但不限于氧化物材料，例如二氧化硅。
步骤S12，形成连接层22于所述第一堆叠层背离所述衬底20的表面，所述连接层22中具有暴露所述第一堆叠层的开口222，如图2B所示。
可选的，形成连接层22于所述第一堆叠层背离所述衬底20的表面的具体步骤包括：
形成连接层22于所述第一堆叠层背离所述衬底20的表面，所述连接层22 中具有与第一沟道孔25的孔径匹配的初始开口221；
扩大所述初始开口221的宽度，形成所述开口222。
具体来说，可以根据用于形成所述第一沟道孔25的定位标记先于所述连接层22中形成与所述第一沟道孔25的孔径匹配的所述初始开口221，然后，扩大所述初始开口221沿平行于所述衬底20方向上的宽度，形成所述开口222。扩大所述初始开口221宽度的具体方式，本领域技术人员可以根据实际需要进行选择，例如可以是但不限于刻蚀、切割等等。
可选的，所述三维存储器的形成方法还包括如下步骤：
形成连续覆盖的连接层22于所述第一堆叠层背离所述衬底20的表面；
形成掩膜层于所述连接层22表面，所述掩膜层中具有暴露所述连接层22 的刻蚀窗口24；
沿所述刻蚀窗口24刻蚀所述连接层22，于所述连接层22中形成暴露所述第一堆叠层的所述初始开口221，如图2A所示；
扩大所述初始开口221的宽度，形成所述开口222，如图2B所示。
具体来说，首先，采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺等于所述第一堆叠层的顶面(即所述第一堆叠层背离所述衬底20的表面)形成连续覆盖所述第一堆叠层的所述连接层22。可选地，所述连接层 22可与所述第一堆叠层在同一工艺步骤中形成，即在同一工艺步骤中，形成所述第一堆叠层后，在所述第一堆叠层顶面形成所述连接层22。进一步，所述连接层22可为单一膜层，也可为由氧化物层22A与牺牲层22B堆叠而成的复合膜层。
然后，于所述连接层22的表面形成图案化的所述掩膜层，图案化的所述掩膜层中具有暴露所述连接层22的刻蚀窗口24。所述刻蚀窗口24的宽度与后续预形成的所述第一沟道孔25的孔径匹配。之后，沿所述刻蚀窗口24刻蚀所述连接层22，形成与所述刻蚀窗口24的宽度相同的所述初始开口221，如图2A所示。接着，沿所述刻蚀窗口24扩大所述初始开口221的宽度，形成宽度大于所述刻蚀窗口24宽度的所述开口222，如图2B所示。
本具体实施方式中所述的掩膜层可以是单一膜层，也可以是由不同材料构成的叠层，本领域技术人员可以根据实际需要进行选择。举例来说，本具体实施方式中所述的掩膜层包括第一子掩膜层231、覆盖于所述第一子掩膜层231 表面的第二子掩膜层232和覆盖于所述第二子掩膜层232表面的第三子掩膜层 233。
本具体实施方式在刻蚀所述第一堆叠层、形成所述第一沟道孔25之前，先扩大了所述连接层22中的所述开口222的尺寸，避免了现有技术中在形成并填充所述第一沟道孔之后再扩大连接层中开口尺寸的繁琐操作，极大的简化了三维存储器的形成工艺。为了简化制程工艺，本具体实施方式中所述的掩膜层可以仅为有机掩膜层，而省去沉积硬掩模层的步骤。同时，为了避免在刻蚀所述连接层22的过程中，对所述第一堆叠层造成损伤，可以相应增大所述连接层22的厚度，例如10nm～100nm。
可选的，扩大所述初始开口221的宽度的具体步骤包括：
沿所述刻蚀窗口24选择性刻蚀所述连接层22，形成宽度大于所述刻蚀窗口24宽度的所述开口222。
具体来说，可以通过调整所述连接层22和所述掩膜层的材料、以及选择合适的刻蚀试剂，从而可以沿所述刻蚀窗口24选择性的刻蚀所述连接层22，而不对所述掩膜层及所述第一堆叠层造成损伤，形成宽度大于所述刻蚀窗口24 宽度的所述开口222。
可选的，所述连接层22的材料为氧化物材料；沿所述刻蚀窗口选择性刻蚀所述连接层的具体步骤包括：
采用氢氟酸沿所述刻蚀窗口24选择性刻蚀所述连接层22。
举例来说，所述连接层22的材料为氧化物材料，所述掩膜层的材料为有机掩膜材料，则在扩到所述初始开口221的宽度的过程中，可以采用氢氟酸等酸性刻蚀试剂沿所述刻蚀窗口24选择性去除部分的所述连接层22，以形成所述开口222。步骤S13，沿所述开口222刻蚀所述第一堆叠层，形成贯穿所述第一堆叠层的第一沟道孔25，所述第一沟道孔25的孔径小于所述开口222的宽度，如图2C所示。
可选的，沿所述开口222刻蚀所述第一堆叠层，形成贯穿所述第一堆叠层的第一沟道孔25的具体步骤包括：
沿所述刻蚀窗口24刻蚀所述第一堆叠层，形成贯穿所述第一堆叠层的第一沟道孔25，所述第一沟道孔25任意部位的孔径均小于所述开口222的宽度。
具体来说，由于刻蚀工艺的限制，在刻蚀过程中形成的所述第一沟道孔25 顶部的孔径大于所述第一沟道孔25底部的孔径，即所述第一沟道孔25呈倒锥形结构。因此，所述第一沟道孔25具有多个孔径尺寸，而所述第一沟道孔25 的任意孔径均小于所述开口222的宽度。
可选的，形成贯穿所述第一堆叠层的第一沟道孔25的具体步骤包括：
遮盖部分的所述开口222；
沿暴露的所述开口222刻蚀所述第一堆叠层，形成贯穿所述第一堆叠层的第一沟道孔25，所述第一沟道孔25任意部位的孔径均小于所述开口222的宽度。
本具体实施方式是先形成刻蚀窗口24，然后沿所述刻蚀窗口24于所述连接层22中形成初始开口221，最后扩大所述初始开口221形成所述开口222。在其他具体实施方式中，本领域技术人员也可以根据实际需要先于所述连接层 22中形成所述开口222，然后于所述连接层22表面形成具有所述刻蚀窗口24 的所述掩膜层，且所述刻蚀窗口24的宽度小于所述开口222的宽度。这样，在后续刻蚀所述第一堆叠层形成所述第一沟道孔25的过程中，可以通过所述掩膜层对所述开口222进行部分遮挡，也能使得最终形成的所述第一沟道孔25的孔径小于所述开口222的宽度。其中，遮盖部分所述开口222的具体方式，本领域技术人员可以根据实际需要进行选择，例如在所述开口222侧壁形成侧墙或者于所述连接层22上方形成遮盖层等等。
步骤S14，形成填充层27于所述第一沟道孔25和所述开口222内，如图 2E所示。
可选的，形成填充层27于所述第一沟道孔25和所述开口222内的具体步骤包括：
一次沉积填充材料于所述第一沟道孔25内、所述开口222内和所述连接层22顶面，形成所述填充层27，如图2D所示。
具体来说，在形成所述填充层27之前，还可以于所述第一沟道孔25的底部形成外延半导体层26。
由于本具体实施方式在形成所述填充层27之前，已经扩大了所述连接层22中的所述开口222的宽度，使得所述开口222的宽度大于所述第一沟道孔 25的孔径，因而，在沉积所述填充材料的过程中，较大的所述开口222的尺寸，可以有效避免在所述第一沟道孔25的底部充分沉积之前、顶部封闭的情况发生，仅采用一次沉积即可完成所述填充层27的形成工艺，避免了多次沉积所导致的繁琐操作。另外，通过一次沉积形成所述填充层27，可以有效减少所述填充层27中的缝隙，提高填充质量。而且，由于采用且仅采用一次沉积工艺形成所述填充层27，在填充过程中导致的衬底弯曲，可以在后续除去所述填充层27之后快速的消除。
可选的，所述三维存储器的形成方法还包括如下步骤：
去除覆盖于所述连接层22顶面的所述填充层27，残留的所述填充层27 与所述连接层22的顶面平齐，如图2E所示。
具体来说，可以采用化学机械研磨等平坦化工艺去除除覆盖于所述连接层 22顶面的所述填充层27，残留的所述填充层27与所述连接层22的顶面平齐。
可选的，形成填充层于所述第一沟道孔25和所述开口222内之后，还包括如下步骤：
形成第二堆叠层于所述连接层背离所述第一堆叠层的表面，所述第二堆叠层中具有沿垂直于所述衬底的方向贯穿所述第二堆叠层、且与所述第一沟道孔 25对准的第二沟道孔；
沿所述第二沟道孔去除所述填充层27。
可选的，沿所述第二沟道孔去除所述填充层27的具体步骤包括：
采用一次刻蚀工艺沿所述第二沟道孔去除所述填充层27。
具体来说，在形成所述填充层27之后，形成所述第二堆叠层于所述连接层22和所述填充层27表面。所述第二堆叠层也包括沿垂直于所述衬底20的方向交替堆叠的层间绝缘层和牺牲层。所述第一堆叠层中所述层间绝缘层和所述牺牲层的具体堆叠层数，本领域技术人员可以根据实际需要进行选择。通过对所述第二堆叠层进行刻蚀，形成沿垂直于所述衬底20的方向贯穿所述第二堆叠层、且与所述第一沟道孔25对准的第二沟道孔。由于本具体实施方式中采用简化的方法增大了所述连接层22中的所述开口222的特征尺寸(即宽度)，增大了所述第二沟道孔与所述第一沟道孔25的对准窗口，简化了对准工艺，减少甚至是避免了所述第二沟道孔与所述第一沟道孔25之间发生偏移的概率。
由于本具体实施方式中的所述填充层27是采用一次沉积工艺形成的，所述第一沟道孔25和所述开口222中的所述填充层27的量较多次沉积形成的填充层的量少，因此，可以采用且仅采用一次刻蚀工艺沿所述第二沟道孔去除全部的所述填充层27，从而简化了所述填充层27的去除工艺，节省了三维存储器的制程时间和制造成本。
举例来说，所述填充层27的材料可以为多晶硅材料，在去除所述填充层 27的过程中可以采用氢氟酸(HF)和四甲基氢氧化铵(TMAH)的混合溶液作为刻蚀试剂。
本具体实施方式提供的三维存储器的形成方法，通过在形成贯穿第一堆叠层的第一沟道孔之前于连接层中形成开口，即开口的形成工艺在第一沟道孔和填充层的形成工艺之前，并控制后续形成的第一沟道孔的孔径小于所述开口的宽度，从而简化了扩大连接层中开口尺寸的步骤，降低了三维存储器的制造难度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种三维存储器的形成方法，其特征在于，包括如下步骤：
形成第一堆叠层于衬底表面；
形成连接层于所述第一堆叠层背离所述衬底的表面，所述连接层中具有暴露所述第一堆叠层的开口；
沿所述开口刻蚀所述第一堆叠层，形成贯穿所述第一堆叠层的第一沟道孔，所述第一沟道孔的孔径小于所述开口的宽度；
形成填充层于所述第一沟道孔和所述开口内。
2.根据权利要求1所述的三维存储器的形成方法，其特征在于，形成连接层于所述第一堆叠层背离所述衬底的表面的具体步骤包括：
形成连续覆盖的连接层于所述第一堆叠层背离所述衬底的表面；
形成掩膜层于所述连接层表面，所述掩膜层中具有暴露所述连接层的刻蚀窗口；
沿所述刻蚀窗口刻蚀所述连接层，于所述连接层中形成暴露所述第一堆叠层的所述初始开口；
扩大所述初始开口的宽度，形成所述开口。
3.根据权利要求2所述的三维存储器的形成方法，其特征在于，扩大所述初始开口的宽度的具体步骤包括：
沿所述刻蚀窗口选择性刻蚀所述连接层，形成宽度大于所述刻蚀窗口宽度的所述开口。
4.根据权利要求3所述的三维存储器的形成方法，其特征在于，所述连接层的材料为氧化物材料；沿所述刻蚀窗口选择性刻蚀所述连接层的具体步骤包括：
采用氢氟酸沿所述刻蚀窗口选择性刻蚀所述连接层。
5.根据权利要求4所述的三维存储器的形成方法，其特征在于，沿所述开口刻蚀所述第一堆叠层，形成贯穿所述第一堆叠层的第一沟道孔的具体步骤包括：
沿所述刻蚀窗口刻蚀所述第一堆叠层，形成贯穿所述第一堆叠层的第一沟道孔，所述第一沟道孔任意部位的孔径均小于所述开口的宽度。
6.根据权利要求1所述的三维存储器的形成方法，其特征在于，形成贯穿所述第一堆叠层的第一沟道孔的具体步骤包括：
遮盖部分的所述开口；
沿暴露的所述开口刻蚀所述第一堆叠层，形成贯穿所述第一堆叠层的第一沟道孔，所述第一沟道孔任意部位的孔径均小于所述开口的宽度。
7.根据权利要求1所述的三维存储器的形成方法，其特征在于，形成填充层于所述第一沟道孔和所述开口内的具体步骤包括：
一次沉积填充材料于所述第一沟道孔内、所述开口内和所述连接层顶面，形成所述填充层。
8.根据权利要求7所述的三维存储器的形成方法，其特征在于，还包括如下步骤：
去除覆盖于所述连接层顶面的所述填充层，残留的所述填充层与所述连接层的顶面平齐。
9.根据权利要求7所述的三维存储器的形成方法，其特征在于，形成填充层于所述第一沟道孔和所述开口内之后，还包括如下步骤：
形成第二堆叠层于所述连接层背离所述第一堆叠层的表面，所述第二堆叠层中具有沿垂直于所述衬底的方向贯穿所述第二堆叠层、且与所述第一沟道孔对准的第二沟道孔；
沿所述第二沟道孔去除所述填充层。
10.根据权利要求9所述的三维存储器的形成方法，其特征在于，沿所述第二沟道孔去除所述填充层的具体步骤包括：
采用一次刻蚀工艺沿所述第二沟道孔去除所述填充层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010680441.6A CN111785725B (zh) | 2020-07-15 | 2020-07-15 | 三维存储器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010680441.6A CN111785725B (zh) | 2020-07-15 | 2020-07-15 | 三维存储器的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111785725A CN111785725A (zh) | 2020-10-16 |
| CN111785725B true CN111785725B (zh) | 2021-02-23 |
Family
ID=72768730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010680441.6A Active CN111785725B (zh) | 2020-07-15 | 2020-07-15 | 三维存储器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785725B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112259543A (zh) * | 2020-10-13 | 2021-01-22 | 长江存储科技有限责任公司 | 一种三维存储器件及其制造方法 |
| CN112289805A (zh) * | 2020-10-29 | 2021-01-29 | 长江存储科技有限责任公司 | 凹槽结构的制作方法、三维nand存储器及其制作方法 |
| CN114188329A (zh) * | 2020-12-24 | 2022-03-15 | 长江存储科技有限责任公司 | 半导体器件及其制作方法 |
| CN112729113B (zh) * | 2020-12-25 | 2022-03-18 | 长江存储科技有限责任公司 | 套合精度的测量方法及测量装置 |
| CN114864501A (zh) * | 2022-05-10 | 2022-08-05 | 长鑫存储技术有限公司 | 三维存储器及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130005434A (ko) * | 2011-07-06 | 2013-01-16 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자 |
| CN107482013A (zh) * | 2017-08-28 | 2017-12-15 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| US10319680B1 (en) * | 2018-03-01 | 2019-06-11 | Sandisk Technologies Llc | Metal contact via structure surrounded by an air gap and method of making thereof |
| CN110649034A (zh) * | 2019-09-30 | 2020-01-03 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN111244098A (zh) * | 2020-01-16 | 2020-06-05 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102635442B1 (ko) * | 2018-10-25 | 2024-02-13 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
-
2020
- 2020-07-15 CN CN202010680441.6A patent/CN111785725B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130005434A (ko) * | 2011-07-06 | 2013-01-16 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자 |
| CN107482013A (zh) * | 2017-08-28 | 2017-12-15 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| US10319680B1 (en) * | 2018-03-01 | 2019-06-11 | Sandisk Technologies Llc | Metal contact via structure surrounded by an air gap and method of making thereof |
| CN110649034A (zh) * | 2019-09-30 | 2020-01-03 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN111244098A (zh) * | 2020-01-16 | 2020-06-05 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111785725A (zh) | 2020-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111785725B (zh) | 三维存储器的形成方法 | |
| US9530785B1 (en) | Three-dimensional memory devices having a single layer channel and methods of making thereof | |
| CN108269805B (zh) | 半导体存储装置以及其制作方法 | |
| EP3811409B1 (en) | Novel 3d nand memory device and method of forming the same | |
| CN101140852A (zh) | 形成精细图形的方法 | |
| CN110233152B (zh) | 一种形成三维存储器的方法及三维存储器 | |
| US11729977B2 (en) | Multi-division staircase structure of three-dimensional memory device and method for forming the same | |
| CN109904165B (zh) | 三维存储器的制造方法及三维存储器 | |
| CN111403403B (zh) | 三维存储器及其制造方法 | |
| US12002715B2 (en) | Semiconductor device and method | |
| CN111540749B (zh) | 三维存储器及其形成方法 | |
| TWI647819B (zh) | 立體記憶體元件及其製作方法 | |
| CN111430357A (zh) | 三维存储器的形成方法 | |
| CN111244098A (zh) | 三维存储器及其制备方法 | |
| CN112635480B (zh) | 三维存储器及其制造方法 | |
| CN109801872B (zh) | 三维存储器及其形成方法 | |
| CN111863826B (zh) | 图形化掩膜的制作方法及三维nand存储器的制作方法 | |
| CN111312713B (zh) | 三维存储器及其制备方法、及电子设备 | |
| CN111276483B (zh) | 三维存储器及其制造方法 | |
| CN116584170A (zh) | 三维存储器及其形成方法 | |
| CN108447869B (zh) | 存储结构及其制作方法 | |
| CN110797346A (zh) | 三维存储器及其制作方法 | |
| CN111653571B (zh) | 半导体结构的形成方法 | |
| CN111146201B (zh) | 三维存储器及其制备方法 | |
| CN110098192B (zh) | 三维存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |