CN110098192B - 三维存储器及其制备方法 - Google Patents

Abstract

本发明提供了一种三维存储器的制备方法，包括：提供第一晶圆，所述第一晶圆包括第一衬底、形成于所述第一衬底上的堆叠结构，以及形成穿过所述堆叠结构的沟道孔；形成填充所述沟道孔和覆盖所述堆叠结构的牺牲层；在所述牺牲层的表面覆盖第一贴合层；提供第二晶圆，所述第二晶圆包括第二贴合层；翻转所述第一晶圆，贴合所述第一晶圆的第一贴合层和所述第二晶圆的第二贴合层；去除所述第一衬底和所述牺牲层。

Description

三维存储器及其制备方法

技术领域

本发明主要涉及半导体制造领域，尤其涉及一种三维存储器及其制备方法。

背景技术

为了克服二维存储器件的限制，业界已经研发并大规模生产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。目前三维存储器的存储器单元都是在高深宽比的沟道孔中形成的，理想的沟道孔应具有上下孔径基本相同的垂直侧壁结构。在实际的工艺过程中，沟道孔通常是通过等离子体干法刻蚀形成的。在沟道孔刻蚀工艺过程中，随着孔道深度的增加，进入孔道底部的等离子体会减少，孔道越深，等离子体就越少，对应的刻蚀速率也就越慢，导致最终形成的沟道孔呈上部孔径大而底部孔径小的倒梯形孔道侧壁结构。这样的沟道孔会带来以下的问题：

1、在沟道孔形成后，作为栅极牺牲层的氮化硅层在后续工艺中会被去除，再在栅极牺牲层的空间中填充导电材料，例如金属钨。金属钨被由上至下逐渐渗入原栅极牺牲层的空间，但由于沟道孔孔径上宽下窄，使得所要填充金属钨的空间上窄下宽，常常会出现下部栅极牺牲层尚未填充完全，上部栅极牺牲层空间已被堵塞，或是下部较大空间金属钨的填充不够致密，存在一些空隙，从而影响存储器的电学性能。

2、从沟道孔形成到沟道孔填实的过程中，存在一系列会进一步撑大沟道孔顶部孔径的工艺(如孔道底部清理及SONO刻蚀等)，如此便使得金属钨渗入的上部空间更加狭窄，从而进一步增大了造成填充空隙或填充路径被堵塞的几率，影响了电学性能，甚至阻碍了后续工艺的顺利进行。

发明内容

本发明要解决的技术问题是提供一种三维存储器的制备方法，根据该方法制备获得的三维存储器中的沟道孔呈上部孔径小而底部孔径大的梯形孔道侧壁结构，可以避免导电材料填充过程中所存在的上部空间堵塞和下部空间存在空隙的问题。

为解决上述技术问题，本发明的一方面提供了一种三维存储器的制备方法，包括：提供第一晶圆，所述第一晶圆包括第一衬底、形成于所述第一衬底上的堆叠结构，以及形成穿过所述堆叠结构的沟道孔；形成填充所述沟道孔和覆盖所述堆叠结构的牺牲层；在所述牺牲层的表面覆盖第一贴合层；提供第二晶圆，所述第二晶圆包括第二贴合层；翻转所述第一晶圆，贴合所述第一晶圆的第一贴合层和所述第二晶圆的第二贴合层；去除所述第一衬底和所述牺牲层。

在本发明的一实施例中，所述沟道孔穿过部分第一衬底。

在本发明的一实施例中，还包括在所述牺牲层的表面和第一贴合层之间覆盖绝缘层和第二衬底。

在本发明的一实施例中，所述第二晶圆还包括第三衬底，所述第二贴合层形成于所述第三衬底上。

在本发明的一实施例中，形成填充所述沟道孔和覆盖所述堆叠结构的牺牲层之后还包括：平坦化所述牺牲层的表面。

在本发明的一实施例中，平坦化所述牺牲层的表面之后还包括：去除所述沟道孔中的部分牺牲层。

在本发明的一实施例中，去除所述沟道孔中的部分牺牲层的厚度不超过所述堆叠结构中第一层介电层的厚度。

在本发明的一实施例中，所述第一贴合层和/或所述第二贴合层的材料为氮化碳。

在本发明的一实施例中，翻转所述第一晶圆后，以所述第一晶圆靠近第二晶圆的部分为底部，所述第一晶圆远离第二晶圆的部分为顶部，所述沟道孔的顶部孔径小于底部孔径。

在本发明的一实施例中，其中翻转后的第一晶圆的沟道孔的孔径大小沿所述沟道孔的开口向底部逐渐增加。

本发明的另一方面提供了一种三维存储器的制备方法，包括：提供第一晶圆，所述第一晶圆包括第一衬底、形成于所述第一衬底上的堆叠结构，以及形成穿过所述堆叠结构的沟道孔；形成填充所述沟道孔和覆盖所述堆叠结构的牺牲层；在所述牺牲层的表面覆盖绝缘层和第二衬底；提供第二晶圆，所述第二晶圆包括第三衬底；翻转所述第一晶圆，将所述第一晶圆的第二衬底和第二晶圆的第三衬底进行键合；去除所述第一衬底和所述牺牲层。

本发明的又一方面提供了一种三维存储器，包括：第一晶圆，所述第一晶圆包括第一贴合层、依次形成于所述第一贴合层之上的第一衬底和堆叠结构，以及穿过所述堆叠结构的沟道孔；第二晶圆，所述第二晶圆包括第二贴合层与第三衬底，所述第二贴合层与所述第一贴合层贴合；其中，以所述第一晶圆靠近第二晶圆的部分为底部，所述第一晶圆远离第二晶圆的部分为顶部，所述沟道孔顶部的孔径小于底部的孔径。

在本发明的一实施例中，所述第一衬底和所述堆叠结构之间还包括绝缘层。

在本发明的一实施例中，所述第一衬底向所述沟道孔中凸出。

在本发明的一实施例中，所述第一衬底向所述沟道孔中凸出的厚度不超过所述堆叠结构中第一层介电层的厚度。

在本发明的一实施例中，所述绝缘层与所述堆叠结构的界面为采用化学机械磨平工艺制成的平坦表面。

在本发明的一实施例中，所述第一贴合层和/或所述第二贴合层的材料为氮化碳。

在本发明的一实施例中，第一晶圆的沟道孔的孔径大小沿所述沟道孔的开口向底部逐渐增加。

本发明的再一方面提供了一种三维存储器，包括：第一晶圆，所述第一晶圆包括第一衬底、形成于所述第一衬底上的堆叠结构，以及穿过所述堆叠结构的沟道孔；第二晶圆，所述第二晶圆包括第三衬底，所述第三衬底与所述第一衬底键合；其中，以所述第一晶圆靠近第二晶圆的部分为底部，所述第一晶圆远离第二晶圆的部分为顶部，所述沟道孔顶部的孔径小于底部的孔径。

在本发明的一实施例中，第一晶圆的沟道孔的孔径大小沿所述沟道孔的开口向底部逐渐增加。

与现有技术相比，本发明具有以下优点：

1、使用两片晶圆结合起来形成三维存储器，使其中的沟道孔呈上部孔径小而底部孔径大的梯形孔道侧壁结构，使导电材料的填充空间由上窄下宽转变为上宽下窄，扩大了导电材料的入口范围，使其能够更加顺畅的渗入底部的栅极牺牲层空间，可以有效的避免导电材料填充过程中入口堵塞和底部出现空隙的问题。

2、根据本发明所形成的上部孔径小底部孔径大的梯形沟道孔结构，即使经过后续可能的孔道底部清理及SONO刻蚀制程，会撑大沟道孔顶部的孔径，该沟道孔仍然具有足够的空间用于导电材料的填充，而对底部的孔径影响较小，同时得到的沟道孔侧壁结构更趋于理想的垂直状态。

3、由于直接形成了与衬底之间不存在空洞且质量良好的硅岛，规避了外延硅生长可能存在的缺陷对存储器电学性能的影响。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1A是三维存储器进行沟道孔刻蚀前的堆叠结构示意图；

图1B是包括沟道孔的三维存储器的结构示意图；

图2是本发明一实施例的三维存储器的制备方法的示例性流程图；

图3A是本发明一实施例中的第一晶圆的结构示意图；

图3B是本发明一实施例中包括沟道孔的第一晶圆的结构示意图；

图4A是本发明一实施例中包括牺牲层的第一晶圆的结构示意图；

图4B是本发明一实施例中包括经平坦化处理的牺牲层的第一晶圆的结构示意图；

图4C是本发明另一实施例中包括牺牲层的第一晶圆的结构示意图；

图5A是本发明一实施例中在牺牲层表面覆盖绝缘层的第一晶圆的结构示意图；

图5B是本发明一实施例中在牺牲层表面的绝缘层上覆盖第二衬底和第一贴合层的第一晶圆的结构示意图；

图6A是本发明一实施例中包括第三衬底的第二晶圆的结构示意图；

图6B是本发明一实施例中包括第三衬底和第二贴合层的第二晶圆的结构示意图；

图7是本发明一实施例中第一晶圆和第二晶圆贴合的结构示意图；

图8是本发明一实施例中去除第一衬底和牺牲层之后的三维存储器的结构示意图；

图9是本发明一实施例的三维存储器的结构示意图；

图10是本发明另一实施例的三维存储器的制备方法的示例性流程图；

图11是本发明另一实施例的三维存储器的结构示意图。

具体实施方式

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。

图1A是三维存储器进行沟道孔刻蚀前的堆叠结构示意图，其中包括衬底11以及在衬底11上依次堆叠的氧化硅层12和氮化硅层13。在沟道孔刻蚀工艺过程中，随着孔道深度的增加，进入孔道底部的等离子体会减少，孔道越深，等离子体就越少，对应的刻蚀速率也就越慢，导致最终形成的沟道孔14呈上部孔径大而底部孔径小的倒梯形孔道侧壁结构，如图1B所示。这样的沟道孔会带来以下的问题：

1、在沟道孔形成后，作为栅极牺牲层的氮化硅层在后续工艺中会被去除，再在栅极牺牲层的空间中填充导电材料，例如金属钨。金属钨被由上至下逐渐渗入原栅极牺牲层的空间，但由于沟道孔孔径上宽下窄，使得所要填充金属钨的空间上窄下宽，常常会出现下部栅极牺牲层尚未填充完全，上部栅极牺牲层空间已被堵塞，或是下部较大空间金属钨的填充不够致密，存在一些空隙，从而影响存储器的电学性能。

2、从沟道孔形成到沟道孔填实的过程中，存在一系列会进一步撑大沟道孔顶部孔径的工艺(如孔道底部清理及SONO刻蚀等)，如此便使得金属钨渗入的上部空间更加狭窄，从而进一步增大了造成填充空隙或填充路径被堵塞的几率，影响了电学性能，甚至阻碍了后续工艺的顺利进行。

本发明提供一种三维存储器的制备方法，根据该方法制备获得的三维存储器中的沟道孔呈上部孔径小而底部孔径大的梯形孔道侧壁结构，可以避免导电材料填充过程中所存在的上部空间堵塞和下部空间存在空隙的问题。

图2是本发明一实施例的三维存储器的制备方法的示例性流程图。参考图2所示，该制备方法包括以下步骤：

步骤210，提供第一晶圆，该第一晶圆包括第一衬底、形成于第一衬底上的堆叠结构，以及穿过堆叠结构的沟道孔。

图3A是本发明一实施例中的第一晶圆的结构示意图。该第一晶圆包括第一衬底310和形成于第一衬底310上的堆叠结构320。

该第一衬底310可以是硅衬底(Si)、锗衬底(Ge)、锗化硅衬底(SiGe)、绝缘体上硅(SOI，Silicon on Insulator)或绝缘体上锗(GOI，Germanium on Insulator)等。在一些实施例中，该第一衬底310还可以为包括其他元素半导体或化合物半导体的衬底，如GaAs、InP或SiC等。还可以是叠层结构，例如Si/SiGe等。还可以包括其他外延结构，例如绝缘体上锗硅(SGOI)等。图3A中所示的第一衬底310可以已经经过了一些必要的处理，例如已形成公共有源区以及已经经过了必要的清洗等。

该堆叠结构320由第一材料层321和第二材料层322交替堆叠而成。该第一材料层321可以是介电层，可以由例如氧化硅、氧化铝，氧化铪，氧化钽等介电材料构成。该第二材料层322可以是栅极牺牲层，可以由例如氮化硅等材料构成。在后续的制程中，第二材料层322被刻蚀掉，以在该栅极牺牲层的空间中填充导电材料作为三维存储器的栅极，所填充的导电材料可以例如是金属钨，钴，镍等材料。堆叠结构320的第一材料层321和第二材料层322的沉积方法可以包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD)，或物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发、溅射等其各种方法。

在本发明的实施例中，该堆叠结构320中紧挨着第一衬底310的为第一材料层321，位于该堆叠结构320最顶层的为第二材料层322。参考图3A所示，在第一晶圆的堆叠结构320上方由下至上还依次形成有无定型碳层(a-C)330、氮氧化硅层(SiON)340、抗反射层(BARC)350和光阻层(PR)360，这些结构都是用于图形转移的掩模层，以便于在指定的位置按照一定图形在堆叠结构320中形成沟道孔。

图3B是本发明一实施例中包括沟道孔的第一晶圆的结构示意图。参考图3B所示，在第一晶圆上形成了穿过堆叠结构320的沟道孔370。形成沟道孔370的工艺可以是反应离子刻蚀(RIE)、等离子干法刻蚀等工艺。

在一些实施例中，沟道孔370穿过部分第一衬底310。如图3B所示，该沟道孔370从堆叠结构320的顶部直至第一衬底310，该沟道孔370的底部将第一衬底310暴露出来，但是并未穿透该第一衬底310。并且该沟道孔370呈现出上部孔径大而底部孔径小的倒梯形孔道结构。如图3B所示，在沟道孔370形成之后，用于辅助形成该沟道孔370的掩模层已经被去除掉了。

步骤220，形成填充沟道孔和覆盖堆叠结构的牺牲层。

图4A是本发明一实施例中包括牺牲层的第一晶圆的结构示意图。参考图4A所示，在第一晶圆的沟道孔370中填充了作为牺牲层410的填充材料，该填充材料不仅充满了沟道孔370，还覆盖在第一晶圆的堆叠结构320的顶部。在一些实施例中，该作为牺牲层410的填充材料可以是多晶硅。

如图4A所示，覆盖在堆叠结构320顶部的牺牲层410表面并不是平坦的。图4B是本发明一实施例中包括经平坦化处理的牺牲层的第一晶圆的结构示意图。参考图4B所示，在一些实施例中，本步骤220还包括平坦化该牺牲层410的表面。经过平坦化处理之后，该第一晶圆的堆叠结构320的顶部的牺牲层410被去除，使堆叠结构320顶部的第二材料层422暴露出来。填充在沟道孔370中的牺牲层410的表面与堆叠结构320的顶部齐平。平坦化的工艺可以采用化学机械磨平工艺。

图4C是本发明另一实施例中包括牺牲层的第一晶圆的结构示意图。参考图4C所示，在此实施例中，第一晶圆的堆叠结构320的顶部的牺牲层410被去除，并且沟道孔370中的牺牲层410被去除了至少一部分，使得位于沟道孔370中的牺牲层410的表面低于该沟道孔370的孔口以及堆叠结构320的顶部。

在一些实施例中，去除沟道孔370中的至少部分牺牲层410的厚度不超过堆叠结构320中第一层介电层的厚度。该介电层即堆叠结构中的第一材料层421，该“第一层”介电层是在图4C所示的堆叠结构320中从上往下数的第一层第一材料层421。在优选的实施例中，利用干法刻蚀工艺将沟道孔370中的牺牲层410去除至第一层第一材料层421的三分之二处。该第一层第一材料层421位于堆叠结构320顶部的第二材料层422之下，是堆叠结构320中所有第一材料层中位于最上方的一层第一材料层。

在本实施例中，在去除沟道孔370中的部分牺牲层之前，可以对填充沟道孔370和覆盖堆叠结构320的牺牲层410采用化学机械磨平工艺平坦化该牺牲层410的表面。

步骤230，在牺牲层的表面覆盖第一贴合层。

在本实施例中，可以采用原子层沉积工艺在牺牲层410的表面覆盖一层第一贴合层。在优选的实施例中，第一贴合层的材料是氮化碳。

在一些实施例中，在牺牲层410的表面和第一贴合层之间可以覆盖绝缘层图5A是本发明一实施例中在牺牲层表面覆盖绝缘层的第一晶圆的结构示意图。参考图5A所示，在沟道孔370中的牺牲层410的表面以及堆叠结构320的顶部沉积了一层绝缘层510。该绝缘层510均匀的覆盖在牺牲层410和堆叠结构320的表面。在优选的实施例中，该绝缘层510的材料为氧化硅。在其他的实施例中，绝缘层510还可以采用其他的绝缘材料。沉积该绝缘层510的方法可以采用原子层沉积法(ALD)等。

在另一些实施例中，在牺牲层410的表面和第一贴合层之间可以覆盖绝缘层和第二衬底。

图5B是本发明一实施例中在牺牲层表面的绝缘层上覆盖第二衬底和第一贴合层的第一晶圆的结构示意图。参考图5A和5B所示，在牺牲层410的表面覆盖了一层绝缘层510之后，再在该绝缘层510之上覆盖一层第二衬底520。该第二衬底520具备一定的厚度。该第二衬底520不仅填平了沟道孔370内部位于牺牲层410和绝缘层510上方低于堆叠结构320顶部的空间，还在堆叠结构320上方形成了具备一定厚度的层。该第二衬底520的上表面是平坦的。

第二衬底520的材料可以与第一衬底310相同，也可以不同。第二衬底520的材料可以是与第一衬底310相同的各种材料。在优选的实施例中，第一衬底310为硅衬底，第二衬底520的材料为单晶硅。

在绝缘层510之上形成第二衬底520之后，再在该第二衬底520的表面上覆盖一层第一贴合层530。该第一贴合层530均匀覆盖在第二衬底520的表面上，并且该第一贴合层530的上表面是平坦的。该第一贴合层530具备一定的厚度，该厚度小于第二衬底520的厚度。在优选的实施例中，第一贴合层530的材料是氮化碳。

在一些实施例中，可以采用原子层沉积工艺在牺牲层410的表面依次覆盖绝缘层510、第二衬底520和第一贴合层530。在其他的实施例中，也可以采用其他包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发、溅射等其各种方法。

步骤240，提供第二晶圆，该第二晶圆包括第二贴合层。

在本实施例中，可以在第二晶圆上直接形成第二贴合层。在优选的实施例中，第二贴合层的材料是氮化碳。

在另一些实施例中，第二晶圆可以包括第三衬底和形成于第三衬底上的第二贴合层。

图6A是本发明一实施例中包括第三衬底的第二晶圆的结构示意图。参考图6A所示，第二晶圆独立于第一晶圆，该第二晶圆包括第三衬底610。第三衬底610的材料可以和第一衬底310和/或第二衬底520相同或不同。第三衬底610的材料可以是与第一衬底310相同的各种材料。在优选的实施例中，第三衬底610为硅衬底。

图6B是本发明一实施例中包括第三衬底和第二贴合层的第二晶圆的结构示意图。参考图6B所示，在第三衬底610的上表面上覆盖有一层第二贴合层620。第三衬底610的上表面是平坦的。第二贴合层620均匀的覆盖在第三衬底610的上表面上。第二贴合层620的上表面也是平坦的。在优选的实施例中，第二贴合层620的材料是氮化碳。

在一些实施例中，可以采用原子层沉积工艺在第三衬底610的表面沉积第二贴合层620。在其他的实施例中，也可以采用其他包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发、溅射等各种方法。

步骤250，翻转第一晶圆，贴合第一晶圆的第一贴合层和第二晶圆的第二贴合层。

图7是本发明一实施例中第一晶圆和第二晶圆贴合的结构示意图。参考图7所示，第一晶圆经过上下翻转之后，第一晶圆中的第一衬底310位于最上方。同时参考图5B和图7可见，原来位于第一晶圆的顶部的第一贴合层530经过翻转之后位于底部。并且该第一贴合层530和第二晶圆上的第二贴合层620贴合在一起。在第一晶圆和第二晶圆所形成的新结构中，原第二晶圆的第三衬底610位于该新结构的最底层。

参考图7所示，翻转第一晶圆之后，以第一晶圆靠近第二晶圆的部分为底部，第一晶圆远离第二晶圆的部分为顶部，沟道孔370的顶部孔径小于底部孔径。并且，沟道孔370的孔径大小沿着该沟道孔370的开口从顶部向底部逐渐增加，如图7所示，该沟道孔370的剖面图呈梯形状。

在一些实施例中，贴合第一贴合层530和第二贴合层620可以采用键合的方式，例如热扩散金属键合方法等。

步骤260，去除第一衬底和牺牲层。

图8是本发明一实施例中去除第一衬底和牺牲层之后的三维存储器的结构示意图。参考图7和图8所示，第一衬底310和位于沟道孔370中的牺牲层410被去除，形成了新的沟道孔810。在本步骤中，去除第一衬底310和牺牲层410的方法可以是湿法刻蚀。如图8所示，在去除第一衬底310和牺牲层410之后，还可以对堆叠结构320的顶部进行平坦化处理。经过本步骤260所形成的新的沟道孔810呈上部孔径小而底部孔径大的梯形孔道侧壁结构。在后续的制程中，当作为栅极牺牲层的第二材料层822被刻蚀掉，在该栅极牺牲层的空间中填充导电材料来形成存储器的栅极。根据该新的沟道孔810，导电材料的填充空间由原来的上窄下宽变为上宽下窄，扩大了导电材料的入口范围，使导电材料可以更加顺畅的渗入底部的栅极牺牲层空间，可以有效的避免导电材料填充过程中入口堵塞和底部出现空隙的问题。

根据该新的沟道孔810，在经过后续可能的孔道底部清理及SONO刻蚀的制程之后，会撑大沟道孔810顶部的孔径，使沟道孔810上下的孔径趋于一致，并且仍然具有足够的空间用于导电材料的填充。

并且，根据本发明的三维存储器的制备方法，直接形成了第二衬底520凸出沟道孔810的部分，在一些实施例中，当第二衬底520为硅衬底时，将该凸出部称为硅岛。该硅岛与第二衬底520是一体成型的，质量良好且不存在空洞，规避了外延硅生长可能存在的缺陷对存储器电学性能的影响。

需要说明的是，在上述关于本发明的三维存储器的制备方法中，凡是附图所示为平坦表面的结构，都可以是经过平坦化处理所获得的，在具体的步骤中省略了该部分说明。本领域的技术人员经过本发明的教导，可以理解在上述制备方法中可以插入相应的平坦化处理步骤。

在此使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应当理解的是，前面的操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。

图9是本发明一实施例的三维存储器的结构示意图。该三维存储器可以根据图2所示的三维存储器的制备方法来制备，但不限于此。参考图9所示，该三维存储器900包括第一晶圆和第二晶圆。其中，第一晶圆包括第一贴合层910、依次形成于第一贴合层910之上的第一衬底911和堆叠结构930，以及穿过堆叠结构930的沟道孔901。第二晶圆包括第二贴合层920与第三衬底921，该第二贴合层920形成于第三衬底921上。其中，第二贴合层920与第一贴合层910贴合。

其中，以第一晶圆靠近第二晶圆的部分为底部，第一晶圆远离第二晶圆的部分为顶部，沟道孔901顶部的孔径小于底部的孔径。

参考图9所示，贴合后的第一贴合层910和第二贴合层920成为一体。该贴合的方法可以采用键合的方式，例如热扩散金属键合方法等。第一贴合层910和/或第二贴合层920的材料可以为氮化碳。

在一些实施例中，在第一衬底911和堆叠结构930之间还包括绝缘层912。

该第一衬底911和第三衬底921可以是硅衬底(Si)、锗衬底(Ge)、锗化硅衬底(SiGe)、绝缘体上硅(SOI，Silicon on Insulator)或绝缘体上锗(GOI，Germanium onInsulator)等。在一些实施例中，该第一衬底911还可以为包括其他元素半导体或化合物半导体的衬底，如GaAs、InP或SiC等。还可以是叠层结构，例如Si/SiGe等。还可以包括其他外延结构，例如绝缘体上锗硅(SGOI)等。

该堆叠结构930由第一材料层931和第二材料层932交替堆叠而成。该第一材料层931可以是介电层，可以由例如氧化硅、氧化铝，氧化铪，氧化钽等介电材料构成。该第二材料层932可以是栅极牺牲层，可以由例如氮化硅等材料构成。在后续的制程中，第二材料层932被刻蚀掉，以在该栅极牺牲层的空间中填充导电材料作为三维存储器的栅极，所填充的导电材料可以例如是金属钨，钴，镍等材料。

参考图9所示，在该三维存储器中形成各层的方法可以包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD)，或物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发、溅射等各种方法。

在图9所示的实施例中，第一衬底911向沟道孔901中凸出。在一些实施例中，第一衬底911向沟道孔901中凸出的厚度不超过堆叠结构930中第一层介电层的厚度。需要说明的是，这里的介电层是指堆叠结构930中的第一材料层931。第一层介电层即堆叠结构930中位于最底层的一层第一材料层931，即该“第一层”介电层是在图9所示的堆叠结构930中从下往上数的第一层第一材料层931。该第一层第一材料层931位于堆叠结构930最底部的第二材料层932之上。优选地，第一衬底911向沟道孔901中凸出的厚度不超过堆叠结构930中第一层介电层的厚度的三分之二。

参考图9所示，绝缘层912与堆叠结构930的界面为采用化学机械磨平工艺制成的平坦表面。在图9所示的实施例中，堆叠结构930的顶部也可以是采用化学机械磨平工艺制成的平坦表面。

本发明的三维存储器中的沟道孔呈上部孔径小而底部孔径大的梯形孔道侧壁结构，使导电材料的填充空间由上窄下宽转变为上宽下窄，扩大了导电材料的入口范围，使其能够更加顺畅的渗入底部的栅极牺牲层空间，可以有效的避免导电材料填充过程中入口堵塞和底部出现空隙的问题，梯形结构的沟道孔经后续的清理等过程后，能撑大顶部孔径而对底部孔径影响较小，进而形成更趋于理想的上下孔径相等的垂直沟道孔结构。图10是本发明另一实施例的三维存储器的制备方法的示例性流程图。该实施例的制备方法与图2所示的实施例的制备方法有相似之处。下面结合图2所示的实施例，对图10所示的实施例的三维存储器的制备方法进行说明。参考图10所示，该制备方法包括以下步骤：

步骤1010，提供第一晶圆，该第一晶圆包括第一衬底、形成于第一衬底上的堆叠结构，以及穿过堆叠结构的沟道孔。

本步骤与图2所示的步骤210相同，具体说明可以参考关于步骤210的说明内容。

步骤1020，形成填充沟道孔和覆盖堆叠结构的牺牲层。

本步骤与图2所示的步骤220相同，具体说明可以参考关于步骤210的说明内容。

步骤1030，在牺牲层的表面覆盖绝缘层和第二衬底。

本步骤与图2所示的步骤230较为相似，不同之处在于，参考相关的附图(图5A和5B)，在本实施例中，在牺牲层410的表面仅覆盖绝缘层510和第二衬底520，而不覆盖第一贴合层530。

步骤1040，提供第二晶圆，所述第二晶圆包括第三衬底。

本步骤与图2所示的步骤240较为相似，不同之处在于，参考相关的附图(图6A和6B)，在本实施例中，第二晶圆包括第三衬底610，而不包括第二贴合层620。

步骤1050，翻转所述第一晶圆，将所述第一晶圆的第二衬底和第二晶圆的第三衬底进行键合；

本步骤不同于图2所示的步骤250。在本实施例的本步骤中，采用键合的方式将第一晶圆的第二衬底和第二晶圆的第三衬底结合起来。其所形成的效果与图2所示的贴合第一贴合层530和第二贴合层620一致。所不同的是，无需在第一晶圆和第二晶圆上分别覆盖第一贴合层530和第二贴合层620，简化了形成三维存储器的步骤。

步骤1060，去除所述第一衬底和所述牺牲层。

本步骤与图2所示的步骤260相同。

根据图10所示实施例的三维存储器的制备方法所制成的三维存储器中的沟道孔呈上部孔径小而底部孔径大的梯形孔道侧壁结构，可以克服本发明所提出的技术问题。

图11是本发明另一实施例的三维存储器的结构示意图。该三维存储器可以根据图10所示的三维存储器的制备方法来制备，但不限于此。参考图11所示，该三维存储器1100包括第一晶圆和第二晶圆。第一晶圆包括第一衬底1111、形成于第一衬底1111上的堆叠结构1130，以及穿过堆叠结构1130的沟道孔1101。第二晶圆包括第三衬底1121，该第三衬底1121与第一衬底1111键合。

其中，以第一晶圆靠近第二晶圆的部分为底部，第一晶圆远离第二晶圆的部分为顶部，沟道孔1101顶部的孔径小于底部的孔径。

在一些实施例中，参考图11所示，第一晶圆的沟道孔1101的孔径大小沿该沟道孔1101的开口从顶部向底部逐渐增加。

在一些实施例中，在第一衬底1111和堆叠结构1130之间还包括绝缘层1112。

与图9所示的三维存储器相比，图11所示的实施例中的三维存储器中不包括第一贴合层910和第二贴合层920，而是直接通过第一衬底1111和第三衬底1121的键合使二者结合起来。除此之外，关于图11所示的实施例中的三维存储器结构的具体说明可以参考关于图9所示的三维存储器的说明内容，例如堆叠结构1130的结构、第一衬底1111和第三衬底1121的材料和组成等。

图9和图11所示的三维存储器中的沟道孔都具有上部孔径小而底部孔径大的梯形孔道侧壁结构，可以克服本发明所提出的技术问题。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (20)

1.一种三维存储器的制备方法，包括：

提供第一晶圆，所述第一晶圆包括第一衬底、形成于所述第一衬底上的堆叠结构，以及形成穿过所述堆叠结构的沟道孔，所述沟道孔的顶部孔径大于底部孔径；

形成填充所述沟道孔和覆盖所述堆叠结构的牺牲层；

在所述牺牲层的表面覆盖第一贴合层；

提供第二晶圆，所述第二晶圆包括第二贴合层；

翻转所述第一晶圆，贴合所述第一晶圆的第一贴合层和所述第二晶圆的第二贴合层；

去除所述第一衬底和所述牺牲层。

2.如权利要求1所述的三维存储器的制备方法，其特征在于，所述沟道孔穿过部分第一衬底。

3.如权利要求1所述的三维存储器的制备方法，其特征在于，还包括在所述牺牲层的表面和第一贴合层之间覆盖绝缘层和第二衬底。

4.如权利要求1所述的三维存储器的制备方法，其特征在于，所述第二晶圆还包括第三衬底，所述第二贴合层形成于所述第三衬底上。

5.如权利要求1所述的三维存储器的制备方法，其特征在于，形成填充所述沟道孔和覆盖所述堆叠结构的牺牲层之后还包括：平坦化所述牺牲层的表面。

6.如权利要求5所述的三维存储器的制备方法，其特征在于，平坦化所述牺牲层的表面之后还包括：去除所述沟道孔中的部分牺牲层。

7.如权利要求6所述的三维存储器的制备方法，其特征在于，所述堆叠结构包括交替堆叠而成的第一材料层和第二材料层，去除所述沟道孔中的部分牺牲层的厚度不超过所述堆叠结构中位于最上方的第一材料层的厚度。

8.如权利要求1所述的三维存储器的制备方法，其特征在于，所述第一贴合层和/或所述第二贴合层的材料为氮化碳。

9.如权利要求1所述的三维存储器的制备方法，其特征在于，翻转所述第一晶圆后，以所述第一晶圆靠近第二晶圆的部分为底部，所述第一晶圆远离第二晶圆的部分为顶部，所述沟道孔的顶部孔径小于底部孔径。

10.如权利要求9所述的三维存储器的制备方法，其中翻转后的第一晶圆的沟道孔的孔径大小沿所述沟道孔的开口向底部逐渐增加。

11.一种三维存储器的制备方法，包括：

提供第一晶圆，所述第一晶圆包括第一衬底、形成于所述第一衬底上的堆叠结构，以及形成穿过所述堆叠结构的沟道孔，所述沟道孔的顶部孔径大于底部孔径；

形成填充所述沟道孔和覆盖所述堆叠结构的牺牲层；

在所述牺牲层的表面覆盖绝缘层和第二衬底；

提供第二晶圆，所述第二晶圆包括第三衬底；

翻转所述第一晶圆，将所述第一晶圆的第二衬底和第二晶圆的第三衬底进行键合；

去除所述第一衬底和所述牺牲层。

12.一种三维存储器，包括：

第一晶圆，所述第一晶圆包括第一贴合层、依次形成于所述第一贴合层之上的第一衬底和堆叠结构，以及穿过所述堆叠结构的沟道孔；

第二晶圆，所述第二晶圆包括第二贴合层与第三衬底，所述第二贴合层与所述第一贴合层贴合；

其中，以所述第一晶圆靠近第二晶圆的部分为底部，所述第一晶圆远离第二晶圆的部分为顶部，所述沟道孔顶部的孔径小于底部的孔径。

13.如权利要求12所述的三维存储器，其特征在于，所述第一衬底和所述堆叠结构之间还包括绝缘层。

14.如权利要求12所述的三维存储器，其特征在于，所述第一衬底向所述沟道孔中凸出。

15.如权利要求14所述的三维存储器，其特征在于，所述堆叠结构包括交替堆叠而成的第一材料层和第二材料层，所述第一衬底向所述沟道孔中凸出的厚度不超过所述堆叠结构中位于最底层的第一材料层的厚度。

16.如权利要求13所述的三维存储器，其特征在于，所述绝缘层与所述堆叠结构的界面为采用化学机械磨平工艺制成的平坦表面。

17.如权利要求12所述的三维存储器，其特征在于，所述第一贴合层和/或所述第二贴合层的材料为氮化碳。

18.如权利要求12所述的三维存储器，其特征在于，第一晶圆的沟道孔的孔径大小沿所述沟道孔的开口向底部逐渐增加。

19.一种三维存储器，包括：

第一晶圆，所述第一晶圆包括第一衬底、形成于所述第一衬底上的堆叠结构，以及穿过所述堆叠结构的沟道孔；

第二晶圆，所述第二晶圆包括第三衬底，所述第三衬底与所述第一衬底键合；

其中，以所述第一晶圆靠近第二晶圆的部分为底部，所述第一晶圆远离第二晶圆的部分为顶部，所述沟道孔顶部的孔径小于底部的孔径。

20.如权利要求19所述的三维存储器，其特征在于，第一晶圆的沟道孔的孔径大小沿所述沟道孔的开口向底部逐渐增加。

Images