JP4977180B2 - 不揮発性半導体記憶装置の製造方法 - Google Patents

不揮発性半導体記憶装置の製造方法 Download PDF

Info

Publication number
JP4977180B2
JP4977180B2 JP2009185763A JP2009185763A JP4977180B2 JP 4977180 B2 JP4977180 B2 JP 4977180B2 JP 2009185763 A JP2009185763 A JP 2009185763A JP 2009185763 A JP2009185763 A JP 2009185763A JP 4977180 B2 JP4977180 B2 JP 4977180B2
Authority
JP
Japan
Prior art keywords
insulating film
film
hole
forming
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009185763A
Other languages
English (en)
Other versions
JP2011040533A (ja
Inventor
宣隆 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009185763A priority Critical patent/JP4977180B2/ja
Priority to TW099103991A priority patent/TWI407551B/zh
Priority to KR1020100020248A priority patent/KR101121527B1/ko
Priority to US12/728,763 priority patent/US8258033B2/en
Publication of JP2011040533A publication Critical patent/JP2011040533A/ja
Priority to KR1020110075944A priority patent/KR101121485B1/ko
Application granted granted Critical
Publication of JP4977180B2 publication Critical patent/JP4977180B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、不揮発性半導体記憶装置の製造方法に関し、特に、メモリセルが３次元的に配列された不揮発性半導体記憶装置の製造方法に関する。
従来より、フラッシュメモリ等の半導体記憶装置は、シリコン基板の表面にメモリセルを２次元的に集積させることにより作製されてきた。このような半導体記憶装置のビット単価を低減して大容量化を図るためには、メモリセルの高集積化が必要であるが、近年、その高集積化もコスト的、技術的に困難になってきている。
高集積化の限界をブレークスルーする技術として、メモリセルを積層して３次元的に集積させる方法がある。但し、単純に一層ずつ積層して加工していく方法では、積層数の増加に伴って工程数が増加してしまい、コストが増加してしまう。そこで、シリコン基板上にゲート電極と絶縁膜とを交互に積層させて積層体を形成した後、この積層体に貫通ホールを一括加工で形成し、貫通ホールの側面上にブロック絶縁膜、電荷蓄積膜、トンネル絶縁膜をこの順に堆積させて、更に貫通ホールの内部にシリコンピラーを埋設する技術が提案されている（例えば、特許文献１参照。）。
この一括加工型３次元積層メモリにおいては、各ゲート電極とシリコンピラーとの交差部分にメモリセルトランジスタが形成され、各ゲート電極及び各シリコンピラーの電位を制御することにより、シリコンピラーから電荷蓄積膜に対して電荷を出し入れし、情報を記憶させることができる。この技術によれば、積層体を一括加工して貫通ホールを形成しているため、ゲート電極の積層数が増加してもリソグラフィ工程の回数は増加せず、コストの増加を抑えることができる。
しかしながら、このような一括加工型３次元積層メモリにおいては、積層体全体において特性が均一なメモリセルトランジスタを形成することが困難である。例えば、積層体に貫通ホールを形成する際に、貫通ホールの側面を完全に垂直に加工することは極めて困難であり、特に絶縁膜を貫通する部分にどうしてもテーパー角が生じてしまう。従って、積層体の下部では、上部と比べて貫通ホールが細くなり、これにより、メモリトランジスタの特性がばらついてしまう。
特開２００７−２６６１４３号公報
本発明の目的は、メモリセルトランジスタの特性が均一な不揮発性半導体記憶装置の製造方法を提供することである。
本発明の一態様によれば、基板上に、不純物を導入したシリコン層と不純物を導入していないシリコン層とを交互に積層させて積層体を形成する工程と、前記積層体に、その上面側から前記基板の上面に対して平行な第１方向に延びるスリットを形成することにより、前記不純物を導入したシリコン層を複数本のゲート電極に分断する工程と、前記スリット内に絶縁材料を埋め込んで絶縁板材を形成する工程と、前記積層体を貫通するように、前記基板の上面に対して垂直な上下方向に延びる貫通ホールを形成する工程と、前記貫通ホールを介してウェットエッチングを行い、前記不純物を導入していないシリコン層を除去する工程と、前記貫通ホールの内面上及び前記ゲート電極の上下面上にブロック絶縁膜を堆積させる工程と、前記ブロック絶縁膜上に電荷蓄積膜を堆積させる工程と、前記電荷蓄積膜上にトンネル絶縁膜を堆積させる工程と、前記貫通ホール内に半導体材料を埋め込んで、前記上下方向に延びる半導体ピラーを形成する工程と、を備えたことを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
本発明の他の一態様によれば、基板上に、不純物を導入したシリコン層と不純物を導入していないシリコン層とを交互に積層させて積層体を形成する工程と、前記積層体の上面に、前記基板の上面に対して平行な第１方向に延びるスリットを形成することにより、前記不純物を導入したシリコン層を複数本のゲート電極に分断する工程と、前記スリット内に犠牲材を埋め込む工程と、前記積層体を貫通するように、前記基板の上面に対して垂直な上下方向に延びる貫通ホールを形成する工程と、前記貫通ホールを介してウェットエッチングを行い、前記不純物を導入していないシリコン層を除去する工程と、前記貫通ホールの内面上及び前記ゲート電極の上下面上にブロック絶縁膜を堆積させる工程と、前記ブロック絶縁膜上に電荷蓄積膜を堆積させる工程と、前記電荷蓄積膜上にトンネル絶縁膜を堆積させる工程と、前記貫通ホール内に半導体材料を埋め込んで、前記上下方向に延びる半導体ピラーを形成する工程と、前記犠牲材を除去する工程と、前記ゲート電極における前記スリット内に露出した面にメタルシリサイド層を形成する工程と、前記スリット内に絶縁材料を埋め込んで絶縁板材を形成する工程と、を備えたことを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
本発明によれば、メモリセルトランジスタの特性が均一な不揮発性半導体記憶装置の製造方法を実現することができる。
（ａ）〜（ｃ）は、本発明の第１の実施形態に係る不揮発性半導体記憶装置を例示する断面図である。 第１の実施形態に係る不揮発性半導体記憶装置におけるメモリアレイ領域の中央部を例示する斜視図である。 第１の実施形態に係る不揮発性半導体記憶装置におけるゲート電極間の部分を例示する一部拡大断面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第２の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第２の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。 （ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第１の実施形態について説明する。
図１（ａ）〜（ｃ）は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、（ａ）はメモリアレイ領域の端部を示し、（ｂ）はメモリアレイ領域の中央部を示し、（ｃ）は周辺回路領域を示し、
図２は、本実施形態に係る不揮発性半導体記憶装置におけるメモリアレイ領域の中央部を例示する斜視図であり、
図３は、本実施形態に係る不揮発性半導体記憶装置におけるゲート電極間の部分を例示する一部拡大断面図である。
なお、図２においては、図示の便宜上、原則として導電部分のみを示し、絶縁部分は省略している。
先ず、本実施形態の特徴部分を概略的に説明する。
本実施形態に係る不揮発性半導体記憶装置の特徴は、シリコン基板上に複数本のゲート電極が積層され、これらのゲート電極に貫通ホールが形成され、貫通ホール内に上下方向に延びるシリコンピラーが埋設され、シリコンピラーの周囲にトンネル絶縁膜、電荷蓄積膜、ブロック絶縁膜が設けられた３次元積層型の記憶装置において、ブロック絶縁膜が貫通ホールの内面上からゲート電極の上下面上に延出し、ゲート電極を分断しているスリットまで到達していることである。これにより、上下方向において隣り合うゲート電極同士を絶縁する専用の層間絶縁膜が存在しないため、この層間絶縁膜をエッチングしたときの後退量のばらつきにより貫通ホールの直径がばらつくことがなく、このばらつきに起因してメモリセルトランジスタの特性が変動することがない。また、ゲート電極間の隙間が、特性が均一で絶縁耐性が高いブロック絶縁膜によって埋め込まれるため、メモリセルトランジスタの特性が均一であり、且つ、ゲート電極間の絶縁耐性が高い。
また、本実施形態に係る製造方法の特徴は、シリコン基板上にボロンドープドシリコン層とノンドープドシリコン層とを交互に積層させて積層体を形成した後、積層体にスリットを形成して絶縁板材を埋め込むと共にボロンドープシリコン層を複数本のゲート電極に分割し、その後、積層体に貫通ホールを形成し、この貫通ホールを介したエッチングによりノンドープドシリコン層を除去し、ブロック絶縁膜を堆積させることである。これにより、貫通ホール形成時には積層体内にシリコン酸化膜等の絶縁膜が存在しないため、貫通ホールをほぼ垂直に形成することができる。また、スリット内や貫通ホール内に一旦犠牲材を埋め込み、後で除去する工程がないため、不揮発性半導体記憶装置を少ない工程数で製造することができる。
以下、本実施形態に係る不揮発性半導体記憶装置の構成を詳細に説明する。
図１（ａ）〜（ｃ）に示すように、本実施形態に係る不揮発性半導体記憶装置１（以下、単に「装置１」ともいう）においては、シリコン基板１１が設けられている。シリコン基板１１の上層部分には、ＳＴＩ（shallow trench isolation）１２が選択的に形成されている。また、装置１には、メモリアレイ領域Ｒｍ及び周辺回路領域Ｒｃが設定されている。
以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を導入する。この座標系においては、シリコン基板１１の上面に平行な方向であって相互に直交する２方向をＸ方向及びＹ方向とし、Ｘ方向及びＹ方向の双方に対して直交する方向、すなわち上下方向をＺ方向とする。
先ず、メモリアレイ領域Ｒｍについて説明する。
図１（ａ）〜（ｃ）及び図２に示すように、メモリアレイ領域Ｒｍにおいては、シリコン基板１１上にシリコン酸化膜１３が形成されており、その上に、導電性材料、例えば、リンがドープされたシリコン（リンドープドシリコン）からなるバックゲート電極１４が設けられている。バックゲート電極１４の上層部分には、Ｙ方向に延びる直方体形状の凹部１５が複数形成されており、凹部１５の内面上には誘電率が低い絶縁膜、例えばシリコン酸化膜１６が設けられている。また、バックゲート電極１４上には、シリコン酸化膜１７が設けられている。
シリコン酸化膜１７上には、積層体２０が設けられている。積層体２０においては、複数本のゲート電極２１が設けられている。ゲート電極２１は、ボロンが導入されたシリコン（ボロンドープドシリコン）からなり、その形状はＸ方向に延びる帯状であって、Ｙ方向及びＺ方向に沿ってマトリクス状に配列されている。また、積層体２０の端部は階段状に加工されており、Ｚ方向に配列されたゲート電極２１のそれぞれが各段を構成している。
Ｙ方向において隣り合うゲート電極２１間には、例えばシリコン酸化物からなる絶縁板材２２が設けられている。絶縁板材２２の形状は、Ｘ方向及びＺ方向に拡がる板状であり、積層体２０を貫通している。また、Ｚ方向において隣り合うゲート電極２１間には、後述するブロック絶縁膜３５（図３参照）が埋め込まれている。積層体２０上にはシリコン酸化膜２６が設けられており、その上には、ボロンドープドシリコンからなり、Ｘ方向に延びる制御電極２７が複数本設けられている。
そして、積層体２０、シリコン酸化膜２６及び制御電極２７には、Ｚ方向に延びる複数本の貫通ホール３０が形成されている。貫通ホール３０はＸ方向及びＹ方向に沿ってマトリクス状に配列されており、制御電極２７、シリコン酸化膜２６及び積層体２０を貫いて、凹部１５のＹ方向両端部に到達している。これにより、Ｙ方向において隣り合う一対の貫通ホール３０が、凹部１５によって連通されて、１本のＵ字ホール３１を構成している。各貫通ホール３０の形状は例えば円柱形であり、各Ｕ字ホール３１の形状はほぼＵ字形である。また、各ゲート電極２１は、Ｘ方向に沿って配列された２列の貫通ホール３０によって貫かれている。Ｙ方向における凹部１５の配列とゲート電極２１の配列とは、配列周期が同じで位相が半周期分ずれているため、各ゲート電極２１を貫く２列の貫通ホール３０の各列は、相互に異なるＵ字ホール３１に属している。
図１及び図３に示すように、Ｕ字ホール３１の内面上には、ブロック絶縁膜３５が設けられている。ブロック絶縁膜３５は、装置１の駆動電圧の範囲内にある電圧が印加されても実質的に電流を流さない膜であり、高誘電率材料、例えば、誘電率が後述の電荷蓄積膜３６を形成する材料の誘電率よりも高い材料によって形成されており、例えば、シリコン酸化物によって形成されている。ブロック絶縁膜３５は、貫通ホール３０の内面上からゲート電極２１の上下面上に回り込んでおり、ゲート電極２１の上下面を覆っている。
本実施形態においては、ブロック絶縁膜３５におけるあるゲート電極２１の上面上に配置された部分と、このゲート電極２１の一段上に配置された他のゲート電極２１の下面上に配置された部分とは相互に接しており、その接触面にはシーム３４ａが形成されている。これにより、Ｚ方向において隣り合うゲート電極２１間の空間は、ブロック絶縁膜３５によって充填されている。また、ある貫通ホール３０の内面上からゲート電極２１の上下面上に回り込むことによってゲート電極２１間の空間に侵入したブロック絶縁膜３５と、隣の貫通ホール３０の内面上から同じゲート電極２１の上下面上に回り込むことによって同じゲート電極２１間の空間に侵入したブロック絶縁膜３５とは相互に接しており、その接触面にはシーム３４ｂが形成されている。シーム３４ａ及び３４ｂにおいては、ブロック絶縁膜３５のミクロ組織が不連続となっており、シーム３４ａ及び３４ｂを含む断面に対して薬液処理等を施すことによって、シーム３４ａ及び３４ｂを観察することができる。
ブロック絶縁膜３５上には、電荷蓄積膜３６が設けられている。電荷蓄積膜３６は電荷を蓄積する能力がある膜であり、例えば、電子のトラップサイトを含む膜であり、例えばシリコン窒化膜である。本実施形態においては、電荷蓄積膜３６はＵ字ホール３１内のみに配置されており、Ｚ方向において隣り合うゲート電極２１間の空間には侵入していない。
電荷蓄積膜３６上には、トンネル絶縁膜３７が設けられている。トンネル絶縁膜３７は、通常は絶縁性であるが、装置１の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す膜であり、例えば、シリコン酸化物によって形成されている。トンネル絶縁膜３７もＵ字ホール３１内のみに配置されており、Ｚ方向において隣り合うゲート電極２１間の空間には侵入していない。ブロック絶縁膜３５、電荷蓄積膜３６及びトンネル絶縁膜３７が積層されることにより、メモリ膜３３が形成されている。
Ｕ字ホール３１内には、不純物、例えばリンが導入されたポリシリコンが埋め込まれており、Ｕ字ピラー３８が形成されている。Ｕ字ピラー３８の形状は、Ｕ字ホール３１の形状を反映したＵ字形である。Ｕ字ピラー３８はトンネル絶縁膜３７に接している。Ｕ字ピラー３８のうち、貫通ホール３０内に配置された部分がシリコンピラー３９となっており、凹部１５内に配置された部分が接続部材４０となっている。シリコンピラー３９の形状は、貫通ホール３０の形状を反映した円柱形であり、接続部材４０の形状は、凹部１５の形状を反映した直方体状である。なお、ポリシリコンはＵ字ホール３１内に完全に充填されていて柱状のＵ字ピラー３８を形成していてもよく、中心軸に沿って空洞を残すように充填されていてパイプ状のＵ字ピラー３８を形成していてもよい。
また、図１及び図２に示すように、階段状に加工された積層体２０の側面上、シリコン酸化膜２６の側面上、及び制御電極２７の側面上には、シリコン窒化膜４１が設けられている。シリコン窒化膜４１は積層体２０の端部の形状を反映して階段状に形成されている。また、制御電極２７上及びシリコン窒化膜４１上には、例えばシリコン酸化物からなる層間絶縁膜４２が設けられており、積層体２０を埋め込んでいる。
層間絶縁膜４２内には、プラグ４３、コンタクト４４及び４５が埋め込まれている。プラグ４３はシリコンピラー３９の直上域に配置されており、シリコンピラー３９に接続されている。コンタクト４４は、制御電極２７のＸ方向の一端部の直上域に配置されており、制御電極２７に接続されている。コンタクト４５は、ゲート電極２１のＸ方向の一端部の直上域に配置されており、ゲート電極２１に接続されている。
また、層間絶縁膜４２内におけるプラグ４３、コンタクト４４及び４５よりも上方の部分には、ソース線４７、プラグ４８、配線４９及び５０が埋め込まれている。ソース線４７は、Ｘ方向に延びており、Ｕ字ピラー３８に属する一対のシリコンピラー３９のうちの一方にプラグ４３を介して接続されている。プラグ４８はＵ字ピラー３８に属する一対のシリコンピラー３９のうちの他方にプラグ４３を介して接続されている。配線４９及び５０はＹ方向に延びており、それぞれ、コンタクト４４及び４５に接続されている。
層間絶縁膜４２上には、Ｙ方向に延びるビット線５１が設けられており、プラグ４８に接続されている。また、層間絶縁膜４２上には、配線５２が設けられており、プラグ５３を介して配線４９に接続されている。層間絶縁膜４２上には、ビット線５１及び配線５２を埋め込むように、シリコン窒化膜５４及び層間絶縁膜５５が設けられており、所定の配線等が埋設されている。
一方、図１（ｃ）に示すように、周辺回路領域Ｒｃにおいては、シリコン基板１１の上層部分にトランジスタ６１等が形成されており、シリコン基板１１上には層間絶縁膜４２、シリコン窒化膜５４及び層間絶縁膜５５が設けられており、これらの内部には所定の配線等が埋設されている。なお、図１（ｃ）の横軸はＸ方向としているが、Ｙ方向であってもうよい。
装置１においては、ゲート電極２１とシリコンピラー３９との交差部分にメモリセルトランジスタが形成され、制御電極２７とシリコンピラー３９との交差部分に選択トランジスタが形成される。これにより、ビット線５１とソース線４７との間に、複数のメモリセルトランジスタが相互に直列に接続され、その両側に選択トランジスタが接続されたメモリストリングが構成される。
次に、本実施形態に係る不揮発性半導体記憶装置の製造方法について説明する。
図４〜図１３は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する図であり、各図の（ａ）は工程平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。
なお、図４〜図１３は、装置１のメモリアレイ領域Ｒｍを示している。
先ず、図１（ａ）〜（ｃ）に示すように、シリコン基板１１を用意する。そして、シリコン基板１１の上層部分にＳＴＩ１２を選択的に形成する。次に、周辺回路領域Ｒｃにトランジスタ６１を形成する。また、メモリアレイ領域Ｒｍにおいて、シリコン基板１１の上面上にシリコン酸化膜１３を形成する。
次に、図４（ａ）及び（ｂ）に示すように、メモリアレイ領域Ｒｍにおいて、リンがドープされたポリシリコンからなる膜を成膜し、パターニングすることにより、バックゲート電極１４を形成する。次に、フォトリソグラフィ法により、バックゲート電極１４の上面にＹ方向を長手方向とする直方体形状の凹部１５を形成する。凹部１５は、Ｘ方向及びＹ方向に沿ってマトリクス状に配列するように、複数の領域に形成する。
次に、図５（ａ）及び（ｂ）に示すように、凹部１５の内面上にシリコン酸化膜１６を形成する。次に、全面に不純物が導入されていないシリコン（ノンドープドシリコン）を堆積させて、全面エッチングを行う。これにより、ノンドープドシリコンをバックゲート電極１４の上面上から除去すると共に、凹部１５内に残留させる。この結果、バックゲート電極１４の上面における凹部１５間の領域が露出すると共に、凹部１５内にノンドープドシリコン材７１が埋め込まれる。
次に、図６（ａ）及び（ｂ）に示すように、バックゲート電極１４上の全面にシリコン酸化膜１７を成膜する。シリコン酸化膜１７の膜厚は、バックゲート電極１４と、後の工程においてシリコン酸化膜１７上に形成されるゲート電極２１のうち、最下段のゲート電極２１との間で耐圧が確保できる程度の膜厚とする。次に、ボロンが導入されたボロンドープドポリシリコン層７２と、不純物が導入されていないノンドープドポリシリコン層７３とを、交互に積層させる。これにより、ボロンドープドポリシリコン層７２とノンドープドポリシリコン層７３とが交互に積層された積層体２０が形成される。なお、本実施形態においては、ボロンドープドポリシリコン層７２とノンドープドポリシリコン層７３とを４層ずつ積層させる例を示しているが、積層数は４層には限定されない。
次に、図７（ａ）及び（ｂ）に示すように、フォトリソグラフィ及びエッチングを行い、積層体２０に、その上面側から、Ｘ方向に延びる複数本のスリット７４を形成する。各スリット７４は、積層体２０をＺ方向に貫通し、凹部１５におけるＹ方向中央部の直上域を通過するように形成する。これにより、ボロンドープドシリコン層７２を複数本のゲート電極２１に分断する。
次に、図８（ａ）及び（ｂ）に示すように、全面にシリコン酸化物等の絶縁材料を堆積させる。このとき、この絶縁材料はスリット７４内にも埋め込まれる。その後、全面エッチングを施して、積層体２０の上面上から絶縁材料を除去すると共に、スリット７４内に残留させる。これにより、スリット７４内にＸ方向及びＺ方向に拡がる板状の絶縁板材２２が形成される。また、積層体２０の上面においては、最上段のゲート電極２１が露出する。
次に、図９（ａ）及び（ｂ）に示すように、積層体２０上にシリコン酸化膜２６を成膜し、その上に、ボロンドープドポリシリコン膜７５を成膜する。このとき、シリコン酸化膜２６の膜厚は、最上段のゲート電極２１とボロンドープドポリシリコン膜７５との間の耐圧を十分に確保できる膜厚とする。
次に、図１０（ａ）及び（ｂ）に示すように、フォトリソグラフィ及びエッチングにより、ボロンドープドポリシリコン膜７５、シリコン酸化膜２６及び積層体２０を貫通するように、Ｚ方向に延びる複数本の貫通ホール３０を形成する。貫通ホール３０は、Ｚ方向から見て円形に形成する。また、貫通ホール３０はＸ方向及びＹ方向に沿ってマトリクス状に配列させ、Ｙ方向において隣り合う一対の貫通ホール３０を、凹部１５のＹ方向両端部に到達させる。これにより、１つの凹部１５の両端に一対の貫通ホール３０が連通されて、Ｕ字ホール３１が形成される。
次に、図１１（ａ）及び（ｂ）に示すように、貫通ホール３０を介してウェットエッチングを行う。このウェットエッチングは、例えば、アルカリ性のエッチング液を用いて行う。これにより、積層体２０内のノンドープドポリシリコン層７３（図１０（ｂ）参照）及び凹部１５内のノンドープドシリコン材７１（図１０（ｂ）参照）が除去される。このとき、エッチング液を適当に選択することにより、ボロンドープドシリコンとノンドープドシリコンとの間で高いエッチング選択比を実現できるため、ボロンドープドポリシリコン層７２からなるゲート電極２１及びボロンドープドポリシリコン膜７５は、ほとんどエッチングされずに残留する。この結果、Ｚ方向におけるゲート電極２１間に隙間７６が形成される。このとき、ゲート電極２１は板状の絶縁板材２２によって支持される。なお、図１１（ｂ）においては、ゲート電極２１におけるＵ字ホール３１間に位置する部分は宙に浮いているように描かれているが、実際には、Ｘ方向（図１１（ｂ）では紙面に対して垂直な方向）にずれた位置で、ゲート電極２１における絶縁板材２２に接合した部分と繋がっている。
次に、図１２（ａ）及び（ｂ）並びに図３に示すように、例えば、ＡＬＤ（atomic layer deposition：原子層堆積）法により、シリコン酸化物を堆積させる。このシリコン酸化物はＵ字ホール３１内に侵入し、Ｕ字ホール３１の内面上にブロック絶縁膜３５を堆積させる。また、シリコン酸化物は貫通ホール３０を介して隙間７６内にも侵入し、隙間７６の内面上、すなわち、ゲート電極２１の上下面上及び絶縁板材２２における隙間７６内に露出した面上にもブロック絶縁膜３５を堆積させる。本実施形態においては、ブロック絶縁膜３５の堆積量を、Ｚ方向におけるゲート電極２１間の距離の半分以上とする。これにより、図３に示すように、隙間７６内はブロック絶縁膜３５によって完全に埋め込まれ、ブロック絶縁膜３５におけるゲート電極２１の上面上に形成された部分と、このゲート電極２１の一段上に配置されたゲート電極２１の下面上に形成された部分とが接触し、両部分の接触面にシーム３４ａが形成される。また、隣り合う貫通ホール３０を介して同一の隙間７６内に侵入したブロック絶縁膜３５同士が隙間７６内において接触し、その接触面にシーム３４ｂが形成される。
次に、シリコン窒化物を堆積させる。これにより、ブロック絶縁膜３５上に電荷蓄積膜３６が形成される。このとき、隙間７６内はブロック絶縁膜３５によって埋め込まれているため、電荷蓄積膜３６は隙間７６内には侵入せず、Ｕ字ホール３１内のみに形成される。次に、シリコン酸化膜を堆積させる。これにより、電荷蓄積膜３６上にトンネル絶縁膜３７が形成される。トンネル絶縁膜３７も隙間７６内には侵入せず、Ｕ字ホール３１内のみに形成される。ブロック絶縁膜３５、電荷蓄積膜３６及びトンネル絶縁膜３７により、メモリ膜３３が形成される。
次に、Ｕ字ピラー３１内に、不純物、例えばリンを含有させたポリシリコンを埋め込む。これにより、Ｕ字ピラー３１内にＵ字ピラー３８が形成される。Ｕ字ピラー３８のうち、貫通ホール３０内に配置された部分がＺ方向に延びるシリコンピラー３９となり、凹部１５内に配置された部分がＹ方向に延びる接続部材４０となる。その後、全面にエッチングを施し、ボロンドープドポリシリコン膜７５上に堆積されたポリシリコン、トンネル絶縁膜３７、電荷蓄積膜３６及びブロック絶縁膜３５を除去し、ボロンドープドポリシリコン膜７５を露出させる。
次に、図１３（ａ）及び（ｂ）に示すように、フォトリソグラフィ及びエッチングを行い、ボロンドープドポリシリコン膜７５に対して、その上面側からＸ方向に延びるスリット７７を複数本形成する。このとき、スリット７７は、Ｘ方向に配列された複数の貫通ホール３０からなる列間に形成し、また、各スリット７７にはボロンドープドポリシリコン膜７５を貫通させてシリコン酸化膜２６まで到達させる。これにより、ボロンドープドポリシリコン膜７５が、Ｘ方向に配列された複数の貫通ホール３０からなる列毎に分断され、Ｘ方向に延びる複数本の制御電極２７となる。その後、スリット７７内にシリコン酸化物を埋め込む。
次に、図１（ａ）〜（ｃ）及び図２に示すように、積層体２０上にレジストマスク（図示せず）を形成し、このレジストマスクのスリミングと、このレジストマスクをマスクとしたエッチングとを交互に行い、積層体２０及びボロンドープドポリシリコン膜７５の端部を階段状に加工する。次に、積層体２０及びボロンドープドポリシリコン膜７５の側面上にシリコン窒化膜４１を形成し、全体を層間絶縁膜４２によって埋め込む。次に、層間絶縁膜４２内にプラグ４３を形成すると共に、シリコン窒化膜４１をストッパとして、コンタクト４４及び４５を形成する。その後、層間絶縁膜４２上にソース線４７、配線４９及び５０を形成し、更に層間絶縁膜４２を堆積させて、プラグ４８を形成する。次に、層間絶縁膜４２上に、ビット線５１及び配線５２を形成し、その上にシリコン窒化膜５４を形成し、その上に層間絶縁膜５５を形成する。このようにして、本実施形態に係る不揮発性半導体記憶装置１が製造される。
次に、本実施形態の作用効果について説明する。
本実施形態においては、ブロック絶縁膜３５が、貫通ホール３０の内面上からゲート電極２１の上下面上に延出しており、Ｚ方向において隣り合うゲート電極２１同士がブロック絶縁膜３５によって絶縁されている。ブロック絶縁膜３５は、本来、ＭＯＮＯＳ膜の一部として形成されるものであり、良好な絶縁耐性が得られるような条件で成膜されるため、装置１においては、Ｚ方向におけるゲート電極２１間の絶縁性が高い。
また、本実施形態においては、Ｚ方向において隣り合うゲート電極２１間にシーム３４ａ及び３４ｂが形成されている。シーム３４ａ及び３４ｂが形成されることにより、Ｚ方向において隣り合うゲート電極２１間の容量が減少する。
更に、本実施形態においては、図１０（ａ）及び（ｂ）に示す工程において、積層体２０に貫通ホール３０を形成する際に、積層体２０内にはボロンドープドポリシリコン層７２及びノンドープドポリシリコン層７３のみが存在し、シリコン酸化膜等のエッチングが困難な膜は存在しないため、貫通ホール３０を、内面がほぼ垂直になるように、すなわち、テーパー角がほぼ９０°となるように、円柱形状に形成することができる。このため、貫通ホール３０の下部が上部と比べて細くなることがない。これにより、積層体２０の上部に形成されるメモリセルトランジスタと下部に形成されるメモリセルトランジスタとで、貫通ホール３０の直径をほぼ等しくすることができ、貫通ホール３０の直径のばらつきに起因するメモリセルトランジスタの特性のばらつきを抑えることができ、メモリセルトランジスタの特性を均一化することができる。
なお、貫通ホール３０は、シリコン酸化膜２６内においては内面が傾斜し、下方にいくほど直径が小さくなる。このため、貫通ホール３０において、ゲート電極２１に形成される部分の直径は、制御電極２７に形成される部分の直径よりも小さくなる。しかしながら、ゲート電極２１とシリコンピラー３９との交差部分に形成されるメモリセルトランジスタと、制御電極２７とシリコンピラー３９との交差部分に形成される選択トランジスタとは、装置１における機能が異なるため、特性が異なっていても問題はない。
更にまた、本実施形態においては、図１２（ａ）及び（ｂ）に示す工程において、ブロック絶縁膜３５の堆積量をＺ方向におけるゲート電極２１間の距離の半分以上としているため、隙間７６の内部全体をブロック絶縁膜３５によって埋め込むことができる。この結果、その後に形成される電荷蓄積膜３６が隙間７６内に侵入することがなく、従って、電荷蓄積膜３６における隙間７６内に侵入した部分に電荷が蓄積されてしまうことがなく、この電荷の蓄積によってメモリセルトランジスタの特性が変動することがない。
更にまた、本実施形態においては、ゲート電極２１及び制御電極２７を形成するポリシリコンに対して、ボロンを含有させている。これにより、ノンドープドポリシリコンとの間で、高い選択比を実現することができる。但し、ゲート電極２１及び制御電極２７を形成するポリシリコンに含有させる不純物は、ボロンには限定されず、シリコンに対して導電性を付与でき、且つ、ノンドープドシリコンとの間で選択比を確保できるものであればよく、例えば、リンであってもよい。
次に、本実施形態の比較例について説明する。
図１４〜図２７は、本比較例に係る不揮発性半導体記憶装置の製造方法を例示する図であり、各図の（ａ）は工程平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。
なお、図１４〜図２７は、メモリアレイ領域Ｒｍを示している。
先ず、前述の第１の実施形態と同様に、図１に示すように、シリコン基板１１の上層部分にＳＴＩ１２を形成し、周辺回路領域Ｒｃにトランジスタ６１を形成し、メモリアレイ領域Ｒｍにおいて、シリコン基板１１の上面上にシリコン酸化膜１３を形成する。
次に、図１４（ａ）及び（ｂ）に示すように、メモリアレイ領域Ｒｍにおいて、シリコン酸化膜１３上にバックゲート電極１４を形成し、その上面にＹ方向を長手方向とする直方体形状の凹部１５を形成する。
次に、図１５（ａ）及び（ｂ）に示すように、全面にシリコン窒化物を堆積させて、その後、全面に対してエッチングを施す。これにより、バックゲート電極１４の上面上からシリコン窒化物を除去して、バックゲート電極１４の上面における凹部１５間の領域を露出させると共に、凹部１５内にシリコン窒化物からなる犠牲材８１を埋め込む。
次に、図１６（ａ）及び（ｂ）に示すように、バックゲート電極１４上及び犠牲材８１上の全面にシリコン酸化膜１７を成膜する。次に、ボロンドープドポリシリコン層７２とノンドープドポリシリコン層７３とを交互に積層させて、積層体２０を形成する。
次に、図１７（ａ）及び（ｂ）に示すように、フォトリソグラフィ及びエッチングを行い、積層体２０に、その上面側から、貫通ホール３０ａを形成する。貫通ホール３０ａはＸ方向及びＹ方向に沿ってマトリクス状に配列させ、Ｙ方向において隣り合う一対の貫通ホール３０ａが凹部１５のＹ方向両端部に到達するようにする。
次に、図１８（ａ）及び（ｂ）に示すように、全面にシリコン窒化物を堆積させて、その後、全面にエッチングを施し、積層体２０の上面上に堆積されたシリコン窒化物を除去する。これにより、貫通ホール３０ａ内にシリコン窒化物からなる犠牲材８２を埋め込む。
次に、図１９（ａ）及び（ｂ）に示すように、積層体２０上に、最上層のボロンドープドポリシリコン層７２を保護するためのシリコン酸化膜８３を形成する。
次に、図２０（ａ）及び（ｂ）に示すように、積層体２０及びシリコン酸化膜８３に、上面側から複数本のスリット７４を形成する。各スリット７４は、シリコン酸化膜８３及び積層体２０をＺ方向に貫通し、凹部１５におけるＹ方向の中央部の直上域を通過してＸ方向に延びるように形成する。これにより、ボロンドープドシリコン層７２を複数本のゲート電極２１に分断する。
次に、図２１（ａ）及び（ｂ）に示すように、スリット７４を介してウェットエッチングを行う。このウェットエッチングは、例えば、アルカリ性のエッチング液を用いて行う。これにより、積層体２０内のノンドープドポリシリコン層７３（図２０（ｂ）参照）が除去されて、Ｚ方向におけるゲート電極２１間に隙間７６が形成される。このとき、ゲート電極２１は円柱形状の犠牲材８２によって支持される。
次に、図２２（ａ）及び（ｂ）に示すように、例えばＡＬＤ法により、全面にシリコン酸化物を堆積させる。これにより、隙間７６内及びスリット７４内にシリコン酸化物８４が埋め込まれる。
次に、図２３（ａ）及び（ｂ）に示すように、積層体２０上にシリコン酸化膜２６を成膜し、その上に、ボロンドープドポリシリコン膜７５を成膜する。
次に、図２４（ａ）及び（ｂ）に示すように、ボロンドープドポリシリコン膜７５及びシリコン酸化膜２６に貫通ホール３０ｂを形成する。貫通ホール３０ｂは貫通ホール３０ａの直上域に形成し、貫通ホール３０ａに連通させる。貫通ホール３０ａ及び３０ｂにより、連続した貫通ホール３０が形成される。また、貫通ホール３０及び凹部１５により、Ｕ字ホール３１が形成される。
次に、図２５（ａ）及び（ｂ）に示すように、高温リン酸を用いてウェットエッチングを行い、貫通ホール３０ａ内から犠牲材８２（図２４（ｂ）参照）を除去すると共に、凹部１５内から犠牲材８１（図２４（ｂ）参照）を除去する。このとき、シリコン酸化膜２６及びシリコン酸化物８４における貫通ホール３０内に露出した部分もある程度除去されて、貫通ホール３０の側面において凹部を形成する。また、ボロンドープドシリコンからなるゲート電極２１及びボロンドープドポリシリコン膜７５における貫通ホール３０に露出した部分も若干エッチングされ、表面が荒れる。
次に、図２６（ａ）及び（ｂ）に示すように、Ｕ字ホール３１の内面上に、ブロック絶縁膜、電荷蓄積膜及びトンネル絶縁膜を成膜してメモリ膜３３を形成し、その後、Ｕ字ポール３１内にポリシリコンを埋め込んでＵ字ピラー３８を形成する。
次に、図２７（ａ）及び（ｂ）に示すように、フォトリソグラフィ及びエッチングを行い、ボロンドープドポリシリコン膜７５に対して、その上面側からＸ方向に延びるスリット７７を複数本形成する。これにより、ボロンドープドポリシリコン膜７５が、Ｘ方向に延びる複数本の制御電極２７となる。
以後の製造方法は、前述の第１の実施形態と同様である。すなわち、積層体２０の端部を階段状に加工し、層間絶縁膜４２によって埋め込み、ソース線４７及びビット線５１等を形成する。これにより、本比較例に係る不揮発性半導体記憶装置が製造される。
本比較例においては、図２５（ａ）及び（ｂ）に示す工程において、高温リン酸を用いて犠牲材８１及び８２を除去しているため、ゲート電極２１及び制御電極２７における貫通ホール３０内に露出する面が荒れてしまう。これにより、メモリセルトランジスタ及び選択トランジスタにおいて、ブロック絶縁膜３５の耐圧が低下してしまう。
これに対して、前述の第１の実施形態においては、シリコン窒化物からなる犠牲材を埋め込む工程がなく、従って、高温リン酸を用いて犠牲材を除去する工程がないため、このような問題は発生しない。
また、本比較例においては、ゲート電極２１間にシリコン酸化物８４が介在しており、ブロック絶縁膜３５と接している。そして、図２５（ａ）及び（ｂ）に示す工程において、高温リン酸がシリコン酸化物８４をエッチングする量は、上下方向の位置によって異なるため、このエッチングによるシリコン酸化物８４の後退量も、上下方向の位置によって異なる。一般的には、積層体２０の下部にいくほど、未反応の高温リン酸が届きにくくなるため、シリコン酸化物８４の後退量は少なくなる。この結果、上下方向の位置によって、貫通ホール３０の直径がばらつき、メモリトランジスタの特性が変動してしまう。
これに対して、前述の第１の実施形態においては、Ｚ方向におけるゲート電極２１間はブロック絶縁膜３５によって埋め込まれており、シリコン酸化物８４は存在しないため、シリコン酸化物８４の後退量によって貫通ホール３０の直径が変動し、メモリセルトランジスタの特性が変動することもない。
更に、本比較例においては、図１５（ａ）及び（ｂ）に示す工程において、凹部１５内に犠牲材８１を埋め込み、図１８（ａ）及び（ｂ）に示す工程において、貫通ホール３０ａ内に犠牲材８２を埋め込み、図２５（ａ）及び（ｂ）に示す工程において、犠牲材８１及び８２を除去している。このため、工程数が多い。
これに対して、前述の第１の実施形態においては、図１１（ａ）及び（ｂ）に示す工程において、貫通ホール３０を介してノンドープドポリシリコン層７３及びノンドープドシリコン材７１を除去している。このため、貫通ホール３０内に一旦犠牲材を埋め込み、後で除去する工程がない。また、図７（ａ）及び（ｂ）に示す工程において、積層体２０にスリット７４を形成し、その後、図８（ａ）及び（ｂ）に示す工程において、スリット７４内に絶縁板材２２を埋設している。このため、スリット７４内に一旦犠牲材を埋め込み、後で除去する工程もない。この結果、装置１を少ない工程数で製造することができる。
更にまた、本比較例においては、図２１（ａ）及び（ｂ）に示す工程において、ノンドープドポリシリコン層７３を除去した後、ゲート電極２１を円柱形状の犠牲材８２によって支持している。このため、構造体全体の強度が低く、犠牲材８２が倒壊することにより、構造体が破損する可能性がある。
これに対して、前述の第１の実施形態においては、図１１（ａ）及び（ｂ）に示すように、ノンドープドポリシリコン層７３を除去した後、ゲート電極２１を板状の絶縁板材２２によって支持している。このため、構造体の強度が高く、取り扱いが容易である。
次に、本発明の第２の実施形態について説明する。
図２８〜図３０は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する図であり、各図の（ａ）は工程平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。
なお、図２８〜図３０は、メモリアレイ領域Ｒｍを示している。
先ず、前述の第１の実施形態において説明した方法により、図１１（ａ）及び（ｂ）に示す構造体を作製する。
次に、図２８（ａ）及び（ｂ）に示すように、例えばＣＶＤ（chemical vapor deposition：化学気相成長）法により、ニッケル又はコバルト等の金属をＵ字ホール３１の内面上及び隙間７６の内面上に堆積させる。その後、熱処理を行う。これにより、Ｕ字ホール３１内及び隙間７６内におけるシリコンが露出した面、すなわち、ゲート電極２１の露出面及びボロンドープドポリシリコン膜７５の露出面にメタルシリサイド層９１が形成される。なお、堆積させる金属はニッケル及びコバルトには限定されず、シリコンと反応してメタルシリサイドを形成し、反応前よりも電気抵抗を低減させる金属であればよい。
以後の工程は、前述の第１の実施形態において図１２以降に示す工程と同様である。すなわち、図２９（ａ）及び（ｂ）に示すように、隙間７６内及びＵ字ホール３１内にメモリ膜３３を堆積させる。このとき、図３に示すように、隙間７６内をブロック絶縁膜３５によって埋め込み、ブロック絶縁膜３５上に電荷蓄積膜３６を堆積させ、その上にトンネル絶縁膜３７を堆積させる。その後、Ｕ字ホール３１内にＵ字ピラー３８を埋め込む。次に、図３０（ａ）及び（ｂ）に示すように、ボロンドープドポリシリコン膜７５にスリット７７を形成して複数本の制御電極２７に分断する。次に、ソース線４７及びビット線５１等を形成する。本実施形態における上記以外の製造方法は、前述の第１の実施形態と同様である。
本実施形態によれば、ゲート電極２１の表面及び制御電極２７の表面におけるブロック絶縁膜３５に対向する領域に、メタルシリサイド層９１を形成することができる。これにより、前述の第１の実施形態と比較して、ゲート電極２１及び制御電極２７の抵抗を低減することができる。本実施形態における上記以外の構成及び作用効果は、前述の第１の実施形態と同様である。
次に、本発明の第３の実施形態について説明する。
図３１〜図３９は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する図であり、各図の（ａ）は工程平面図であり、各図の（ｂ）は（ａ）に示すＡ−Ａ’線による工程断面図である。
なお、図３１〜図３９は、メモリアレイ領域Ｒｍを示している。
先ず、前述の第１の実施形態において説明した方法により、図７（ａ）及び（ｂ）に示す構造体を作製する。
次に、図３１（ａ）及び（ｂ）に示すように、全面にシリコン窒化物を堆積させる。このシリコン窒化物はスリット７４内にも埋め込まれる。その後、全面にエッチングを施して、積層体２０の上面上からシリコン窒化物を除去し、スリット７４内に残留させる。これにより、スリット７４内に犠牲材９３が埋め込まれる。また、積層体２０の上面には、最上段のゲート電極２１が露出する。
以後、図３２〜図３５に示す工程は、前述の第１の実施形態において、図９〜図１２を参照して説明した工程と同様である。
すなわち、図３２（ａ）及び（ｂ）に示すように、積層体２０上にシリコン酸化膜２６を成膜し、その上に、ボロンドープドポリシリコン膜７５を成膜する。
次に、図３３（ａ）及び（ｂ）に示すように、ボロンドープドポリシリコン膜７５、シリコン酸化膜２６及び積層体２０に対して、Ｚ方向に延びる複数本の貫通ホール３０を形成する。このとき、Ｙ方向において隣り合う一対の貫通ホール３０を、凹部１５のＹ方向両端部に到達させる。
次に、図３４（ａ）及び（ｂ）に示すように、アルカリ性のエッチング液により、貫通ホール３０を介したウェットエッチングを行い、ノンドープドポリシリコン層７３（図３３（ｂ）参照）及びノンドープドシリコン材７１（図３３（ｂ）参照）を除去する。
次に、図３５（ａ）及び（ｂ）に示すように、Ｕ字ホール３１内及び隙間７６内にメモリ膜３３を形成する。すなわち、図３に示すように、隙間７６内にブロック絶縁膜３５を埋め込むと共に、Ｕ字ホール３１の内面上にブロック絶縁膜３５を形成し、次いで、電荷蓄積膜３６及びトンネル絶縁膜３７を順次成膜する。その後、Ｕ字ホール３１内にＵ字ピラー３８を埋め込む。
以後の工程は、前述の第１の実施形態とは異なる。
すなわち、図３６（ａ）及び（ｂ）に示すように、ボロンドープドポリシリコン膜７５及びシリコン酸化膜２６を貫通するように、Ｘ方向に延びるスリット７７を形成する。これにより、ボロンドープドポリシリコン膜７５が複数本の制御電極２７に分断される。このとき、スリット７７はＸ方向に沿って一列に配列された貫通ホール３０の列毎に形成するが、１本おきにスリット７７の直上域に形成されるため、これらのスリット７７の底面において犠牲材９３が露出する。
次に、図３７（ａ）及び（ｂ）に示すように、高温リン酸を使用して、スリット７７を介したウェットエッチングを行い、犠牲材９３（図３６（ｂ）参照）を除去する。これにより、スリット７４内が空洞になり、スリット７４の内面においてゲート電極２１が露出する。
次に、図３８（ａ）及び（ｂ）に示すように、ニッケル又はコバルト等の金属をスリット７４の内面上及びスリット７７の内面上に堆積させる。その後、熱処理を行う。これにより、スリット７４及び７７内におけるシリコンが露出した面、すなわち、スリット７４の内面においてゲート電極２１が露出した面、及びスリット７７の内面において選択電極２７が露出した面に、メタルシリサイド層９４が形成される。なお、前述の第２の実施形態と同様に、堆積させる金属はニッケル及びコバルトには限定されず、シリコンと反応してメタルシリサイドを形成し、反応前よりも電気抵抗を低減させる金属であればよい。
次に、図３９（ａ）及び（ｂ）に示すように、全面にシリコン酸化物等の絶縁材料を堆積させた後、全面をエッチングすることにより、スリット７４及び７７内に絶縁材料を埋め込む。これにより、スリット７４内に絶縁板材２２が形成される。
次に、前述の第１の実施形態と同様に、ソース線４７及びビット線５１等を形成する。本実施形態における上記以外の製造方法は、前述の第１の実施形態と同様である。
本実施形態によれば、前述の第２の実施形態と比較して、メタルシリサイド層９４を、ゲート電極２１の表面及び制御電極２７の表面における絶縁板材２２に対向する領域、すなわち、シリコンピラー３９に対向していない領域に形成することができる。これにより、メタルシリサイド層９４の存在がメモリセルトランジスタ及び選択トランジスタの動作に及ぼす影響を抑えることができる。本実施形態における上記以外の構成及び作用効果は、前述の第２の実施形態と同様である。
以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
例えば、前述の各実施形態においては、ブロック絶縁膜３５の堆積量をＺ方向において隣り合うゲート電極２１間の距離の半分以上とすることにより、隙間７６内をブロック絶縁膜３５によって完全に埋め込み、電荷蓄積膜３６が隙間７６内に侵入しないようにする例を示したが、本発明はこれに限定されず、ブロック絶縁膜３５の堆積量をゲート電極２１間の距離の半分未満とし、電荷蓄積膜３６を隙間７６内に侵入させてもよい。また、電荷蓄積膜３６と共にトンネル絶縁膜３７を隙間７６内に侵入させてもよい。但し、シリコンピラー３９は隙間７６内に侵入しないようにする必要がある。
また、前述の各実施形態においては、積層体２０の各段において、Ｘ方向に沿って配列された２列のシリコンピラー３９毎に１本のゲート電極２１を設ける例を示したが、本発明はこれに限定されず、例えば、１列のシリコンピラー３９毎に１本のゲート電極２１を設けてもよい。
更に、前述の各実施形態においては、Ｕ字形状のＵ字ピラー３８に沿ってメモリストリングを構成する例を示したが、本発明はこれに限定されず、シリコン基板１１と積層体２０との間に、バックゲート電極１４の代わりにソース線を配置し、積層体２０の上方に配置されたビット線と下方に配置されたソース線との間にＩ字形状のシリコンピラーを接続し、このシリコンピラーに沿ってメモリストリングを構成してもよい。
１ 不揮発性半導体記憶装置、１１ シリコン基板、１２ ＳＴＩ、１３ シリコン酸化膜、１４ バックゲート電極、１５ 凹部、１６、１７ シリコン酸化膜、２０ 積層体、２１ ゲート電極、２２ 絶縁板材、２６ シリコン酸化膜、２７ 制御電極、３０、３０ａ、３０ｂ 貫通ホール、３１ Ｕ字ホール、３３ メモリ膜、３４ａ、３４ｂ シーム、３５ ブロック絶縁膜、３６ 電荷蓄積膜、３７ トンネル絶縁膜、３８ Ｕ字ピラー、３９ シリコンピラー、４０ 接続部材、４１ シリコン窒化膜、４２ 層間絶縁膜、４３ プラグ、４４、４５ コンタクト、４７ ソース線、４８ プラグ、４９、５０ 配線、５１ ビット線、５２ 配線、５３ プラグ、５４ シリコン窒化膜、５５ 層間絶縁膜、６１ トランジスタ、７１ ノンドープドシリコン材、７２ ボロンドープドポリシリコン層、７３ ノンドープドポリシリコン層、７４ スリット、７５ ボロンドープドポリシリコン膜、７６ 隙間、７７ スリット、８１、８２ 犠牲材、８３、８４ シリコン酸化膜、９１ メタルシリサイド層、９３ 犠牲材、９４ メタルシリサイド層、Ｒｃ 周辺回路領域、Ｒｍ メモリアレイ領域

Claims (7)

  1. 基板上に、不純物を導入したシリコン層と不純物を導入していないシリコン層とを交互に積層させて積層体を形成する工程と、
    前記積層体に、その上面側から前記基板の上面に対して平行な第１方向に延びるスリットを形成することにより、前記不純物を導入したシリコン層を複数本のゲート電極に分断する工程と、
    前記スリット内に絶縁材料を埋め込んで絶縁板材を形成する工程と、
    前記積層体を貫通するように、前記基板の上面に対して垂直な上下方向に延びる貫通ホールを形成する工程と、
    前記貫通ホールを介してウェットエッチングを行い、前記不純物を導入していないシリコン層を除去する工程と、
    前記貫通ホールの内面上及び前記ゲート電極の上下面上にブロック絶縁膜を堆積させる工程と、
    前記ブロック絶縁膜上に電荷蓄積膜を堆積させる工程と、
    前記電荷蓄積膜上にトンネル絶縁膜を堆積させる工程と、
    前記貫通ホール内に半導体材料を埋め込んで、前記上下方向に延びる半導体ピラーを形成する工程と、
    を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
  2. 前記不純物を導入していないシリコン層を除去した後、前記ゲート電極の露出面にメタルシリサイド層を形成する工程をさらに備えたことを特徴とする請求項１記載の不揮発性半導体記憶装置の製造方法。
  3. 基板上に、不純物を導入したシリコン層と不純物を導入していないシリコン層とを交互に積層させて積層体を形成する工程と、
    前記積層体の上面に、前記基板の上面に対して平行な第１方向に延びるスリットを形成することにより、前記不純物を導入したシリコン層を複数本のゲート電極に分断する工程と、
    前記スリット内に犠牲材を埋め込む工程と、
    前記積層体を貫通するように、前記基板の上面に対して垂直な上下方向に延びる貫通ホールを形成する工程と、
    前記貫通ホールを介してウェットエッチングを行い、前記不純物を導入していないシリコン層を除去する工程と、
    前記貫通ホールの内面上及び前記ゲート電極の上下面上にブロック絶縁膜を堆積させる工程と、
    前記ブロック絶縁膜上に電荷蓄積膜を堆積させる工程と、
    前記電荷蓄積膜上にトンネル絶縁膜を堆積させる工程と、
    前記貫通ホール内に半導体材料を埋め込んで、前記上下方向に延びる半導体ピラーを形成する工程と、
    前記犠牲材を除去する工程と、
    前記ゲート電極における前記スリット内に露出した面にメタルシリサイド層を形成する工程と、
    前記スリット内に絶縁材料を埋め込んで絶縁板材を形成する工程と、
    を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
  4. 前記ブロック絶縁膜の堆積量を、前記上下方向における前記ゲート電極間の距離の半分以上とすることを特徴とする請求項１〜３のいずれか１つに記載の不揮発性半導体記憶装置の製造方法。
  5. 前記ウェットエッチングはアルカリ性のエッチング液を用いて行うことを特徴とする請求項１〜４のいずれか１つに記載の不揮発性半導体記憶装置の製造方法。
  6. 前記基板上にバックゲート電極を形成する工程と、
    前記バックゲート電極に凹部を形成する工程と、
    をさらに備え、
    前記スリットは、前記凹部における前記第１方向及び前記上下方向の双方に対して直交する第２方向の中央部の直上域を通過するように形成し、
    前記貫通ホールは前記接続部材の前記第２方向の両端部に到達するように形成し、
    前記貫通ホール内に半導体材料を埋め込む工程において、前記凹部内にも前記半導体材料を埋め込んで接続部材を形成することを特徴とする請求項１〜５のいずれか１つに記載の不揮発性半導体記憶装置の製造方法。
  7. 前記積層体上に絶縁膜を形成する工程と、
    前記絶縁膜上に導電膜を形成する工程と、
    前記導電膜を前記第１方向に配列された複数の前記貫通ホールからなる列毎に分断して複数本の制御電極を形成する工程と、
    前記制御電極上に、前記第１方向に延び、前記接続部材に接続された一対の半導体ピラーのうちの一方が接続されるようにソース線を形成する工程と、
    前記制御電極上に、前記第２方向に延び、前記一対の半導体ピラーのうちの他方が接続されるようにビット線を形成する工程と、
    をさらに備え、
    前記貫通ホールは前記導電膜及び前記絶縁膜も貫通するように形成することを特徴とする請求項６記載の不揮発性半導体記憶装置の製造方法。
JP2009185763A 2009-08-10 2009-08-10 不揮発性半導体記憶装置の製造方法 Expired - Fee Related JP4977180B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009185763A JP4977180B2 (ja) 2009-08-10 2009-08-10 不揮発性半導体記憶装置の製造方法
TW099103991A TWI407551B (zh) 2009-08-10 2010-02-09 Nonvolatile semiconductor memory device and manufacturing method thereof
KR1020100020248A KR101121527B1 (ko) 2009-08-10 2010-03-08 불휘발성 반도체 기억 장치의 제조 방법
US12/728,763 US8258033B2 (en) 2009-08-10 2010-03-22 Method of manufacturing nonvolatile semiconductor memory device
KR1020110075944A KR101121485B1 (ko) 2009-08-10 2011-07-29 불휘발성 반도체 기억 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009185763A JP4977180B2 (ja) 2009-08-10 2009-08-10 不揮発性半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011040533A JP2011040533A (ja) 2011-02-24
JP4977180B2 true JP4977180B2 (ja) 2012-07-18

Family

ID=43534164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009185763A Expired - Fee Related JP4977180B2 (ja) 2009-08-10 2009-08-10 不揮発性半導体記憶装置の製造方法

Country Status (4)

Country Link
US (1) US8258033B2 (ja)
JP (1) JP4977180B2 (ja)
KR (2) KR101121527B1 (ja)
TW (1) TWI407551B (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101755635B1 (ko) * 2010-10-14 2017-07-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP5421317B2 (ja) * 2011-03-24 2014-02-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5351201B2 (ja) * 2011-03-25 2013-11-27 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2012204592A (ja) 2011-03-25 2012-10-22 Toshiba Corp 半導体装置の製造方法
KR101865566B1 (ko) * 2011-09-08 2018-06-11 삼성전자주식회사 수직형 메모리 장치의 제조 방법
JP5559120B2 (ja) * 2011-09-22 2014-07-23 株式会社東芝 不揮発性半導体記憶装置
KR20130070158A (ko) 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 소자, 메모리 시스템 및 그 제조 방법
JP2013175605A (ja) 2012-02-24 2013-09-05 Toshiba Corp 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
JP2013214736A (ja) * 2012-03-07 2013-10-17 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
JP2013187338A (ja) 2012-03-07 2013-09-19 Toshiba Corp 半導体装置及びその製造方法
US8847302B2 (en) * 2012-04-10 2014-09-30 Sandisk Technologies Inc. Vertical NAND device with low capacitance and silicided word lines
JP2014003232A (ja) * 2012-06-20 2014-01-09 Toshiba Corp 半導体記憶装置及びその製造方法
KR20140018544A (ko) * 2012-08-02 2014-02-13 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US8614126B1 (en) * 2012-08-15 2013-12-24 Sandisk Technologies Inc. Method of making a three-dimensional memory array with etch stop
US9595533B2 (en) * 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
US8912089B2 (en) 2012-09-05 2014-12-16 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device including a stacked body comprising pluralities of first and second metallic conductive layers
KR102037847B1 (ko) 2013-01-02 2019-10-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102045288B1 (ko) 2013-01-17 2019-11-15 삼성전자주식회사 수직형 반도체 소자
JP2014187191A (ja) 2013-03-22 2014-10-02 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
JP2014187324A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP2014187332A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 不揮発性記憶装置およびその製造方法
KR20140148070A (ko) * 2013-06-21 2014-12-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 제조 방법
JP2015053335A (ja) * 2013-09-05 2015-03-19 株式会社東芝 不揮発性記憶装置およびその製造方法
JP2015056443A (ja) * 2013-09-10 2015-03-23 株式会社東芝 不揮発性記憶装置の製造方法
US9716103B2 (en) * 2014-09-09 2017-07-25 Kabushiki Kaisha Toshiba Stacked type semiconductor memory device
US9425205B2 (en) 2014-09-12 2016-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
US10192753B2 (en) 2014-09-15 2019-01-29 Toshiba Memory Corporation Nonvolatile semiconductor memory device and method of manufacturing the same
US9230979B1 (en) 2014-10-31 2016-01-05 Sandisk Technologies Inc. High dielectric constant etch stop layer for a memory structure
US9960178B2 (en) * 2015-03-13 2018-05-01 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9530788B2 (en) 2015-03-17 2016-12-27 Sandisk Technologies Llc Metallic etch stop layer in a three-dimensional memory structure
US9799671B2 (en) 2015-04-07 2017-10-24 Sandisk Technologies Llc Three-dimensional integration schemes for reducing fluorine-induced electrical shorts
US9520402B1 (en) * 2015-08-25 2016-12-13 Intel Corporation Provision of etch stop for wordlines in a memory device
US9754888B2 (en) * 2015-12-14 2017-09-05 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US9831125B2 (en) 2015-12-14 2017-11-28 Toshiba Memory Corporation Method for manufacturing semiconductor device
JP2017123450A (ja) * 2016-01-08 2017-07-13 株式会社東芝 半導体記憶装置及びその製造方法
US9972641B1 (en) * 2016-11-17 2018-05-15 Sandisk Technologies Llc Three-dimensional memory device having a multilevel drain select gate electrode and method of making thereof
US10083982B2 (en) * 2016-11-17 2018-09-25 Sandisk Technologies Llc Three-dimensional memory device having select gate electrode that is thicker than word lines and method of making thereof
JP6800057B2 (ja) * 2017-03-15 2020-12-16 キオクシア株式会社 記憶装置
EP3891810B1 (en) * 2019-03-18 2023-10-04 Yangtze Memory Technologies Co., Ltd. High-k dielectric layer in three-dimensional memory devices and methods for forming the same
CN110098192B (zh) * 2019-05-23 2020-06-30 长江存储科技有限责任公司 三维存储器及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304710B1 (ko) * 1999-08-30 2001-11-01 윤종용 셀 어레이 영역내에 벌크 바이어스 콘택 구조를 구비하는 비휘발성 메모리소자
JP2006186245A (ja) * 2004-12-28 2006-07-13 Tokyo Electron Ltd トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体
JP5016832B2 (ja) * 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2007320215A (ja) 2006-06-02 2007-12-13 Sumitomo Light Metal Ind Ltd プレコートアルミニウム合金板
JP2008065882A (ja) 2006-09-05 2008-03-21 Toshiba Corp デジタルストリーム記録媒体、記録方法、および再生方法
KR20080035211A (ko) * 2006-10-18 2008-04-23 삼성전자주식회사 리세스-타입 제어 게이트 전극을 구비하는 반도체 메모리소자
JP4772656B2 (ja) * 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
JP4791949B2 (ja) * 2006-12-22 2011-10-12 株式会社東芝 不揮発性半導体メモリ
JP5118347B2 (ja) * 2007-01-05 2013-01-16 株式会社東芝 半導体装置
JP2009027134A (ja) * 2007-06-21 2009-02-05 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置
JP5172269B2 (ja) * 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
KR101226685B1 (ko) * 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP4468433B2 (ja) * 2007-11-30 2010-05-26 株式会社東芝 不揮発性半導体記憶装置
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP4691124B2 (ja) 2008-03-14 2011-06-01 株式会社東芝 不揮発性半導体記憶装置の製造方法

Also Published As

Publication number Publication date
JP2011040533A (ja) 2011-02-24
KR20110016381A (ko) 2011-02-17
US20110031547A1 (en) 2011-02-10
TW201106465A (en) 2011-02-16
KR101121485B1 (ko) 2012-02-28
KR20110091846A (ko) 2011-08-16
KR101121527B1 (ko) 2012-02-28
TWI407551B (zh) 2013-09-01
US8258033B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
JP4977180B2 (ja) 不揮発性半導体記憶装置の製造方法
JP5394270B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US10559591B2 (en) Vertical memory devices and methods of manufacturing the same
TWI645549B (zh) 半導體記憶裝置及其製造方法
JP5279403B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US8592890B2 (en) Semiconductor memory device and method for manufacturing same
US8436416B2 (en) Nonvolatile semiconductor memory device and method for manufacturing same
CN108735748B (zh) 三维半导体器件
JP2012174961A (ja) 半導体記憶装置の製造方法
US20130032874A1 (en) Method for manufacturing nonvolatile semiconductor memory device and nonvolatile semiconductor memory device
US20170194345A1 (en) Semiconductor memory device and method for manufacturing the same
WO2016139727A1 (ja) 半導体記憶装置及びその製造方法
JP2019114745A (ja) 半導体装置
JP2019009382A (ja) 半導体装置
JP6250506B2 (ja) 集積回路装置及びその製造方法
US10199498B2 (en) Semiconductor memory device
JP2013175605A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
US11956956B2 (en) Semiconductor storage device and manufacturing method of the same
US10622373B2 (en) Storage device
JP2018157169A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees