JP5118347B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5118347B2 JP5118347B2 JP2007000733A JP2007000733A JP5118347B2 JP 5118347 B2 JP5118347 B2 JP 5118347B2 JP 2007000733 A JP2007000733 A JP 2007000733A JP 2007000733 A JP2007000733 A JP 2007000733A JP 5118347 B2 JP5118347 B2 JP 5118347B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- oxide film
- silicon oxide
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は、半導体装置に関するものである。
デザインルールの縮小に伴いメモリ素子の微細化が望まれる。２次元シリコン基板平面上での微細化によるデバイスの高集積化の限界をブレークスルーする技術として、メモリ素子を縦型に（基板平面に対し垂直方向に）配置する半導体記憶装置が提案されている（例えば特許文献１参照）。このような縦型のトランジスタはソース、ゲート、ドレインが縦方向に配置され、ソース・ドレイン間にはアモルファスシリコンのボディが形成されている。
このような縦型トランジスタではドレイン電圧を昇圧させたとき、ボディにはアモルファスシリコンが詰まっているため空乏層が伸び、ソースの末端からチャネルへ流れ込もうとする反転電荷がぶつかる電位障壁が低下し、トランジスタの閾値が下がりカットオフ特性が劣化するおそれがある。このような現象はＤＩＢＬ（Drain Induced Barrier Lowering：ドレイン誘導障壁低下）と呼ばれる。
米国特許第６，７２７，５４４号明細書
本発明はＤＩＢＬを抑制し良好なカットオフ特性の半導体装置を提供する。
本発明の一態様による半導体装置は、基板と、前記基板表面部に形成されたソース領域と、前記基板上に形成された第１の絶縁層と、前記第１の絶縁層上に形成されたゲート電極と、前記ゲート電極上に形成された第２の絶縁層と、前記ソース領域と接続され、前記第１の絶縁層、前記ゲート電極及び前記第２の絶縁層を貫き、ボイドを内包するボディ部と、前記ボディ部を囲み、前記ゲート電極との間に形成されたゲート絶縁膜と、前記ボディ部に接続されたドレイン領域と、を備えるものである。
本発明によれば、ＤＩＢＬを抑制しカットオフ特性が良好になる。
以下、本発明の実施の形態による半導体装置を図面に基づいて説明する。
（第１の実施形態）図１に本発明の第１の実施形態に係る半導体装置の概略構成を示す。半導体装置は半導体基板１０１、半導体基板１０１の表面部分に形成されたソース領域１０２、半導体基板１０１上に形成された絶縁層１０３、絶縁層１０３上に形成されたゲート電極１０４、ゲート電極１０４上に形成された絶縁層１０５、ボイド１０７を含み、絶縁層１０３、ゲート１０４電極及び絶縁層１０５を垂直方向に貫通しソース領域１０２と接続するように形成されるボディ１０６、ボディ１０６側部を囲みゲート電極１０４との間に形成されるゲート絶縁膜１０８、絶縁膜１０９及びボディ１０６上にボディ１０６に接続されるように形成されるドレイン領域１１０を備える。
絶縁層１０３はシリコン酸化膜１０３ａ、シリコン窒化膜１０３ｂ及びシリコン酸化膜１０３ｃの積層構造である。また、絶縁層１０５はシリコン酸化膜１０５ａ、シリコン窒化膜１０５ｂ及びシリコン酸化膜１０５ｃの積層構造である。ゲート絶縁膜１０８はシリコン酸化膜、ボディ１０６はアモルファスシリコン、絶縁膜１０９はシリコン酸化膜である。また、ゲート電極１０４はアモルファスシリコンである。
この半導体装置ではボディ１０６にボイド１０７が存在するためゲート電極１０４下（図１中では横方向）のボディ１０６が薄くなっている。これによりドレイン電圧を昇圧した場合、空乏層の伸びが制限されるため、ＤＩＢＬを抑制することができ、カットオフ特性を向上させることができる。ボイド１０７を酸化シリコンで埋め込み、ゲート電極１０４下（図１中では横方向）のボディ１０６を薄くするようにしてもよい。
本実施形態による半導体装置の製造方法について説明する。
図２に示すように基板２０１上に膜厚１０ｎｍのシリコン酸化膜２０２、膜厚１５ｎｍのシリコン窒化膜２０３、膜厚６０ｎｍのシリコン酸化膜２０４、膜厚２００ｎｍのアモルファスシリコン２０５、膜厚１５ｎｍのシリコン酸化膜２０６、膜厚７０ｎｍのシリコン窒化膜２０７及び膜厚３００ｎｍのシリコン酸化膜２０８を順次化学気相成長法（ＣＶＤ）により堆積する。なお、基板２０１表面部には例えばリン等の不純物の注入及び活性化によるソース領域（図示せず）が形成されている。
図３に示すように、リソグラフィ及び反応性イオンエッチング（ＲＩＥ）により基板２０１上面を露出するホール３０１を形成する。ホール３０１の直径は例えば９０ｎｍである。
図４に示すように、ホール３０１内壁及びシリコン酸化膜２０８上面を覆うように膜厚１０ｎｍのシリコン酸化膜４０１、膜厚１５ｎｍのアモルファスシリコン膜４０２をＣＶＤにより堆積する。
図５に示すように、ホール３０１底面及びシリコン酸化膜２０８上のアモルファスシリコン膜４０２をＲＩＥにより除去しホール３０１側壁部にスペーサ５０１を形成し、スペーサ５０１をホール３０１側壁部のシリコン酸化膜４０１の保護材として用い、ホール３０１側壁部以外のシリコン酸化膜４０１をＲＩＥにより除去し、基板２０１上面を露出する。
図６に示すように、ホール３０１内部にボイド（空洞）６０２ができるようにアモルファスシリコン膜６０１をＣＶＤにより堆積し、シリコン酸化膜２０８上のアモルファスシリコン膜６０１を除去して平坦化する。ＣＶＤの際、ガスの圧力を高くする、温度を高くする等によりボイドが形成され易くなる。
図７に示すように、アモルファスシリコン膜６０１及びシリコン酸化膜２０８上にシリコン酸化膜７０１をＣＶＤにより堆積し、アモルファスシリコン膜６０１上に配線（ドレイン）７０２を形成する。
このようにしてボディにボイドが存在する半導体装置が得られる。ゲート電極下のボディが薄くなり、空乏層の伸びが制限されるため、ＤＩＢＬを抑制することができ、カットオフ特性が向上する。
（第２の実施形態）図８に本発明の第２の実施形態に係る半導体装置の概略構成を示す。半導体装置は半導体基板８０１、半導体基板８０１表面部分に形成されたソース領域８０２、半導体基板８０１上に形成された絶縁層８０３、絶縁層８０３上に形成されたゲート電極８０４、ゲート電極８０４上に形成された絶縁層８０５、ボイド８０７を含み、絶縁層８０３、ゲート電極８０４及び絶縁層８０５を垂直方向に貫通しソース領域８０２に接続するように形成されるボディ８０６、ボディ８０６側部を覆いゲート電極８０４との間に形成されるゲート絶縁膜８０８、絶縁層８０５上に形成された絶縁膜８０９及びボディ８０６上に形成されたドレイン領域８１０を備える。
絶縁層８０３はシリコン酸化膜８０３ａ、シリコン窒化膜８０３ｂ及びシリコン酸化膜８０３ｃの積層構造である。また、絶縁層８０５はシリコン酸化膜８０５ａ、シリコン窒化膜８０５ｂ及びシリコン酸化膜８０５ｃの積層構造である。ゲート絶縁膜８０８はシリコン酸化膜、ボディ８０６はアモルファスシリコン、絶縁膜８０９はシリコン酸化膜である。また、ゲート電極８０４はアモルファスシリコンである。
ボディ８０６からみてゲート電極８０４が絶縁層８０３及び８０５よりも凹んだ形状になっている。これによりボディ８０４内のボイド８０７が大きく形成され、より効果的にＤＩＢＬを抑制し、カットオフ特性を向上することができる。
次に本実施形態による半導体装置の製造方法について説明する。上記第１の実施形態による半導体装置の製造方法におけるホール３０１を形成する工程（図３）までは同様の工程であるため、説明を省略する。但し、ここでホール３０１はシリコン窒化膜２０３上面を露出するように形成するものとする。
図９に示すように、シリコン酸化膜及びシリコン窒化膜に比べてアモルファスシリコン膜の選択性が高い等方性のドライエッチングを行い、ホール３０１からみてアモルファスシリコン膜２０５が凹んだ形状になるよう加工を行う。
図１０に示すように、ホール３０１内壁及びシリコン酸化膜２０８上面を覆うように膜厚１０ｎｍのシリコン酸化膜１００１、膜厚１５ｎｍのアモルファスシリコン膜１００２をＣＶＤにより堆積する。このときシリコン酸化膜１００１及びアモルファスシリコン膜１００２はシリコン酸化膜２０４、アモルファスシリコン膜２０５、シリコン酸化膜２０６、シリコン窒化膜２０７及びシリコン酸化膜２０８の形状に応じた凹凸を有する。
図１１に示すように、ホール３０１側壁部以外のアモルファスシリコン膜１００２をＲＩＥにより除去しホール３０１側壁部にスペーサ１１０１を形成し、このスペーサ１１０１をホール３０１側壁部のシリコン酸化膜１００１の保護材として用い、ホール３０１側壁部以外のシリコン酸化膜１００１、シリコン窒化膜２０３及びシリコン酸化膜２０２をＲＩＥにより除去し、基板２０１上面を露出する。
図１２に示すように、ホール３０１内部にボイド（空洞）１２０２ができるようにアモルファスシリコン膜１２０１をＣＶＤにより堆積し、シリコン酸化膜２０８上のアモルファスシリコン１２０１を除去して平坦化する。ＣＶＤの際、ガスの圧力を高くする、温度を高くする等によりボイドが形成され易くなる。
図１３に示すように、アモルファスシリコン膜１２０１及びシリコン酸化膜２０８上にシリコン酸化膜１３０１をＣＶＤにより堆積し、アモルファスシリコン膜１２０１上に配線（ドレイン領域）１３０２を形成する。
このようにしてボディにボイドが存在する半導体装置が得られる。ゲート電極下（図中では横方向）のボディが薄くなり、空乏層の伸びが制限されるため、ＤＩＢＬを抑制することができ、カットオフ特性が向上する。また、ゲートがボディからみて凹んだ形状になっているため、ボイドが形成し易く、より効果的にカットオフ特性の向上を図ることができる。
（第３の実施形態）図１４に本発明の第３の実施形態に係る半導体装置の概略構成を示す。半導体装置は半導体基板１４０１、半導体基板１４０１表面部分に形成されたソース領域１４０２、半導体基板１４０１上に形成された絶縁層１４０３、絶縁層１４０３上に形成されたゲート電極１４０４、ゲート電極１４０４上に形成された絶縁層１４０５、ボイド１４０７を含み、絶縁層１４０３、ゲート電極１４０４及び絶縁層１４０５を垂直方向に貫通しソース領域１４０２と接続するように形成されるボディ１４０６、ボディ１４０６を囲みゲート電極１４０４との間に形成されるゲート絶縁膜１４０８、絶縁膜１４０９及びドレイン領域１４１０を備える。
絶縁層１４０３はシリコン酸化膜１４０３ａ、シリコン窒化膜１４０３ｂ及びシリコン酸化膜１４０３ｃの積層構造である。また、絶縁層１４０５はシリコン酸化膜１４０５ａ、シリコン窒化膜１４０５ｂ及びシリコン酸化膜１４０５ｃの積層構造である。また、ゲート電極１４０４はアモルファスシリコン膜１４０４ｂとボロンをドープしたアモルファスシリコン膜１４０４ａ及び１４０４ｃの積層構造になっている。ゲート絶縁膜１４０８はシリコン酸化膜、ボディ１４０６はアモルファスシリコン膜、絶縁膜１４０９はシリコン酸化膜である。
ゲート電極１４０４のアモルファスシリコン膜１４０４ｂはボディ１４０６からみてボロンをドープしたアモルファスシリコン膜１４０４ａ及び１４０４ｃよりも凹んだ形状になっている。
この半導体装置では、ボディ１４０６にボイド１４０７が存在するため、ボディがアモルファスシリコンで充填される場合よりもゲート電極１４０４下（図中では横方向）のボディ１４０６を薄くすることができる。これにより、ドレイン電圧を昇圧した場合、空乏層の伸びが制限されるため、ＤＩＢＬを抑制することができ、カットオフ特性を向上させることができる。また、ゲート電極１４０４中央部が凹状になっているため、チャネル長を長くすることができる。また、ゲート電極１４０４中央部がボディからみて凹んだ形状になっているため、ボイドが大きく形成され、より効果的にカットオフ特性の向上を図ることができる。
次に、本実施形態による半導体装置の製造方法について説明する。
図１５に示すように基板１５０１上に膜厚１０ｎｍのシリコン酸化膜１５０２、膜厚１５ｎｍのシリコン窒化膜１５０３、膜厚６０ｎｍのシリコン酸化膜１５０４、膜厚２０ｎｍのボロンをドープしたアモルファスシリコン膜１５０５ａ、膜厚９０ｎｍのアモルファスシリコン膜１５０５ｂ、膜厚２０ｎｍのボロンをドープしたアモルファスシリコン膜１５０５ｃ、膜厚３００ｎｍのシリコン酸化膜１５０６、膜厚７０ｎｍのシリコン窒化膜１５０７及び膜厚３００ｎｍのシリコン酸化膜１５０８をＣＶＤにより堆積する。基板１５０１表面部には例えばリン等の不純物の注入によるソース領域（図示せず）が形成されている。
図１６に示すように、リソグラフィ及び反応性イオンエッチング（ＲＩＥ）によりシリコン窒化膜１５０３上面を露出するホール１６０１を形成する。ホール１６０１の直径は例えば９０ｎｍである。
図１７に示すように、ボロンをドープしたアモルファスシリコン膜１５０５ａ及び１５０５ｃに比べアモルファスシリコン膜１５０５ｂが選択性の高い等方性のドライエッチングを行い、ホール１６０１からみてアモルファスシリコン膜１５０５ｂがボロンをドープしたアモルファスシリコン膜１５０５ａ及び１５０５ｃより凹んだ形状を有するように加工する。
図１８に示すように、ホール１６０１内壁及びシリコン酸化膜１５０８上に膜厚１０ｎｍのシリコン酸化膜１８０１及び膜厚１５ｎｍのアモルファスシリコン膜１８０２をＣＶＤにより堆積する。
図１９に示すように、ホール１６０１底部及びシリコン酸化膜１５０８上のアモルファスシリコン膜１８０２をＲＩＥにより除去しホール１６０１側壁部にスペーサ１９０１を形成し、このスペーサ１９０１をホール１６０１側壁部のシリコン酸化膜１８０１の保護材として用い、ホール１６０１側壁部以外のシリコン酸化膜１８０１、シリコン窒化膜１５０３及びシリコン酸化膜１５０２をＲＩＥにより除去し、基板１５０１上面を露出する。
図２０に示すように、ホール１６０１内部にボイド（空洞）２００２ができるようにアモルファスシリコン膜２００１をＣＶＤにより堆積し、平坦化する。ＣＶＤの際、ガスの圧力を高くする、温度を高くする等によりボイドが形成され易くなる。
図２１に示すように、アモルファスシリコン膜２００１及びシリコン酸化膜１５０８上にシリコン酸化膜２１０１を堆積し、アモルファスシリコン膜２００１上に配線（ドレイン）２１０２を形成する。
このようにしてボディにボイドが存在する半導体装置が得られる。ゲート電極下（図中横方向）のボディが薄くなり、空乏層の伸びが制限されるため、ＤＩＢＬを抑制することができ、カットオフ特性を向上することができる。また、ゲート電極中央部がボディからみて凹んだ形状になっているため、ボディ内にボイドが形成し易く、より効果的にカットオフ特性の向上を図ることができる。また、チャネル長を長くすることができる。
図１７に示すアモルファスシリコン膜１５０５ｂの選択性が高い等方性のドライエッチングを行った後、図２２に示すように、シリコン窒化膜１５０３、１５０７に比べシリコン酸化膜１５０４、１５０６の選択性が高い等方性のドライエッチングを行ってから、ゲート絶縁膜となるシリコン酸化膜及びボディの形成を行っても良い。これによりゲートの側部（図中では上及び下）にもチャネルが形成されるため、チャネル長をより長くすることができ、カットオフ特性のさらなる向上を図ることができる。なお、ホール１６０１底部のシリコン酸化膜を除去する際、シリコン窒化膜１５０７が保護材となり、アモルファスシリコン膜１５０５ａ、１５０５ｃの上面の（後にゲート絶縁膜となる）シリコン酸化膜が除去されるのを防止することができる。
（第４の実施形態）図２３に本発明の第４の実施形態に係る半導体装置の概略構成を示す。半導体装置は半導体基板２３０１、半導体基板２３０１表面部分に形成されたソース領域２３０２、半導体基板２３０１上に形成された絶縁層２３０３、絶縁層２３０３上に形成されたゲート電極２３０４、ゲート電極２３０４上に形成された絶縁層２３０５、ボイド２３０７を含み、絶縁層２３０３、ゲート電極２３０４及び絶縁層２３０５を垂直方向に貫通しソース領域２３０２に接続するように形成されるボディ２３０６、ボディ２３０７側部を囲みゲート電極２３０４との間に形成されるゲート絶縁膜２３０８、絶縁膜２３０９及びドレイン領域２３１０を備える。
絶縁層２３０３はシリコン酸化膜２３０３ａ、シリコン窒化膜２３０３ｂ及びシリコン酸化膜２３０３ｃの積層構造である。また、絶縁層２３０５はシリコン酸化膜２３０５ａ、シリコン窒化膜２３０５ｂ及びシリコン酸化膜２３０５ｃの積層構造である。ボディ２３０６はアモルファスシリコン、絶縁膜２３０９はシリコン酸化膜である。
ゲート絶縁膜２３０８はシリコン酸化膜２３０８ａ、電荷蓄積層としてのシリコン窒化膜２３０８ｂ、シリコン酸化膜２３０８ｃの積層構造のＯＮＯ膜であり、この半導体装置はＭＯＮＯＳ型の記憶素子として動作する。
この半導体装置はボディ２３０６にボイド２３０７が存在するためゲート電極２３０４下（図中では横方向）のボディ２３０６が薄くなっている。これによりドレイン電圧を昇圧した場合、空乏層の伸びが制限され、ＤＩＢＬを抑制することができるため、カットオフ特性が向上し、動作特性の良い記憶素子となる。
次に、本実施形態による半導体装置の製造方法について説明する。上記第１の実施形態による半導体装置の製造方法におけるホール３０１を形成する工程（図３）までは同様の工程であるため、説明を省略する。
図２４に示すように膜厚５ｎｍのシリコン酸化膜２４０１、膜厚７ｎｍのシリコン窒化膜２４０２、膜厚３ｎｍのシリコン酸化膜２４０３、膜厚１０ｎｍのアモルファスシリコン膜２４０４をＣＶＤにより順次堆積する。ここでシリコン酸化膜はＴＥＯＳ（テトラエトキシシラン）膜としてもよい。
図２５に示すように、リソグラフィ及びＲＩＥによりホール３０１側壁部以外のアモルファスシリコン膜２４０４を除去し、ホール３０１側壁部にスペーサ２５０１を形成し、スペーサ２５０１を保護材とし、ホール３０１側壁部以外のＯＮＯ膜（シリコン酸化膜２４０１、シリコン窒化膜２４０２、シリコン酸化膜２４０３）を除去し、基板２０１上面を露出する。
図２６に示すように、ボイド２６０４を含むようにアモルファスシリコン膜２６０１をＣＶＤにより堆積し、平坦化を行い、続いてシリコン酸化膜２６０２の堆積、アモルファスシリコン膜２６０１上に配線（ドレイン）２６０３の形成を行う。ＣＶＤの際、ガスの圧力を高くする、温度を高くする等によりボイドが形成され易くなる。
このようにしてボディにボイドを含むＭＯＮＯＳ型記憶素子が得られる。ゲート下のボディが薄くなり、空乏層の伸びが制限されるため、ＤＩＢＬを抑制することができ、カットオフ特性を向上し、動作特性の良い記憶素子となる。
（第５の実施形態）図２７に本発明の第５の実施形態による半導体装置の概略構成を示す。半導体装置はソース領域２７０１、ソース領域２７０１を囲むシリコン酸化膜２７０２、ソース領域２７０１及びシリコン酸化膜２７０２上に形成されたシリコン窒化膜２７０３、シリコン窒化膜２７０３上に交互に積層された複数のシリコン酸化膜２７０４及びゲート電極２７０５、ソース領域２７０１上面に接続し、シリコン酸化膜２７０４及びゲート電極２７０５の積層構造を垂直方向に貫通するボディ２７０６、ボディ２７０６側面を覆い電荷蓄積機能を有するＯＮＯ膜２７０８を備える。ボディ２７０６はボイド２７０７を内包する。また、ボディ２７０６上には図示しないドレイン領域が備えられ、この半導体装置は積層型のメモリセルアレイとして動作する。
ボディ２７０６にボイド２７０７が含まれ、ゲート電極２７０５下（図中横方向）のボディ２７０６が薄くなるため、ドレイン電圧昇圧に伴う空乏層の伸びが防止されてＤＩＢＬが抑制される。そのため、本実施形態による半導体装置は、カットオフ特性が向上し、動作特性の良いメモリセルアレイとなる。
本実施形態による半導体装置の製造方法を説明する。
図２８に示すように、不純物拡散層２８０１及び不純物拡散層２８０１を囲むシリコン酸化膜２８０２上に膜厚２０ｎｍのシリコン窒化膜２８０３を堆積し、シリコン窒化膜２８０３上に複数のシリコン酸化膜２８０４及びアモルファスシリコン膜２８０５を交互に積層する。不純物拡散層２８０１は例えばリンをドープしたアモルファスシリコン膜である。
図２９に示すように、リソグラフィ及びＲＩＥによりシリコン窒化膜２８０３上面を露出するホール２９０１を形成する。
図３０に示すように、ホール２９０１内壁を覆うようにＯＮＯ膜３００１及び膜厚１０ｎｍのアモルファスシリコン膜３００２をＣＶＤにより堆積する。ＯＮＯ膜３００１は例えば膜厚５ｎｍのＴＥＯＳ膜、膜厚７ｎｍのシリコン窒化膜、膜厚１５ｎｍのＴＥＯＳ膜を含む。ここでＴＥＯＳ膜をシリコン酸化膜にしてもよい。
図３１に示すように、ホール２９０１側壁部以外のアモルファスシリコン膜３００２を除去し、スペーサ３１０１を形成し、このスペーサ３１０１を保護材としてホール２９０１側壁部以外のＯＮＯ膜３００１及びホール２９０１底部のシリコン窒化膜２８０３を除去し、不純物拡散層２８０１上面を露出する。
図３２に示すように、ホール２９０１を埋め込み、内部にボイド３２０２を含むようにアモルファスシリコン膜３２０１をＣＶＤにより堆積する。ＣＶＤの際、ガスの圧力を高くする、温度を高くする等によりボイドが形成され易くなる。
続いて、平坦化を行い、ボディとなるアモルファスシリコン膜３２０１上にドレイン領域を形成する。
このようにして、ボディにボイドを含むことで、ゲート電極下（図中横方向）のボディを薄くし、ドレイン電圧昇圧に伴う空乏層の伸びを防止し、ＤＩＢＬが抑制され、動作特性の良いメモリセルアレイが得られる。
本実施形態によるメモリセルアレイを含む積層構造のＮＡＮＤ型フラッシュメモリの一例を図３３に示す。ボディにボイド３３０４を含むメモリセルアレイ３３０１の上下にそれぞれ選択トランジスタとなる縦型構造のトランジスタ３３０２、３３０３を備える。トランジスタ３３０２、３３０３を上記第１乃至第３の実施形態による半導体装置のような構成にしてもよい。メモリセルアレイの各々のゲートはワード線ドライバ（図示しない）により所望の電圧が印加され、データの書き込み、消去、読み出しを行うことができる。
（第６の実施形態）図３４に本発明の第６の実施形態による半導体装置の概略構成を示す。半導体装置はソース領域３４０１、ソース領域３４０１を囲むシリコン酸化膜３４０２、ソース領域３４０１及びシリコン酸化膜３４０２上に形成されたシリコン窒化膜３４０３、シリコン窒化膜３４０３上に交互に積層された複数のシリコン酸化膜３４０４及びゲート電極３４０５、シリコン酸化膜３４０４及びゲート電極３４０５の積層構造上に形成されたシリコン窒化膜３４０９、ソース領域３４０１上面に接続し、シリコン酸化膜３４０４及びゲート電極３４０５の積層構造及びシリコン窒化膜３４０９を垂直方向に貫通するボディ３４０６、ボディ３４０６側面を覆い電荷蓄積機能を有するＯＮＯ膜３４０８を備える。ボディ３４０６はボイド３４０７を含む。
シリコン酸化膜３４０４及びゲート電極３４０５の側面は凹凸状になっており、ボディ３４０６及びＯＮＯ膜３４０８はこの凹凸に応じた形状になっている。また、ボディ３４０６上には図示しないドレイン領域が備えられ、この半導体装置は積層型のメモリセルアレイとして動作する。
ボディ３４０６にボイド３４０７が含まれ、ゲート電極３４０５下（図中横方向）のボディ３４０６が薄くなるため、ドレイン電圧昇圧に伴う空乏層の伸びが防止されてＤＩＢＬが抑制される。そのため、本実施形態による半導体装置は、カットオフ特性が向上し、動作特性の良いメモリセルアレイとなる。また、ゲート電極３４０５の側部（図中では上及び下）にチャネル領域が形成されるため、チャネル長が長くなり、さらに特性が良くなる。
本実施形態による半導体装置の製造方法を説明する。
図３５に示すように、不純物拡散層３５０１及び不純物拡散層３５０１を囲むシリコン酸化膜３５０２上に膜厚２０ｎｍのシリコン窒化膜３５０３を堆積し、シリコン窒化膜３５０３上に複数のシリコン酸化膜３５０４及びアモルファスシリコン膜３５０５を交互に積層し、その上にシリコン窒化膜３５０６を堆積する。不純物拡散層３５０１は例えばリンをドープしたアモルファスシリコン膜である。
図３６に示すように、リソグラフィ及びＲＩＥによりシリコン窒化膜３５０３上面を露出するホール３６０１を形成する。
図３７に示すように、アモルファスシリコン膜及びシリコン窒化膜に比べシリコン酸化膜の選択性が高い等方性のドライエッチングを行い、ホール３６０１からみてシリコン酸化膜３５０４が凹んだ形状になるように加工を行う。
図３８に示すように、ホール３６０１内壁及びシリコン窒化膜３５０６上にＯＮＯ膜３８０１及び膜厚１０ｎｍのアモルファスシリコン膜３８０２をＣＶＤにより堆積する。ＯＮＯ膜３８０１は例えば膜厚５ｎｍのＴＥＯＳ膜、膜厚７ｎｍのシリコン窒化膜、膜厚１５ｎｍのＴＥＯＳ膜を含む。ここでＴＥＯＳ膜をシリコン酸化膜にしてもよい。
図３９に示すように、ホール３６０１側壁部以外のアモルファスシリコン膜３８０２を除去し、スペーサ３９０１を形成し、このスペーサ３９０１を保護材としてホール３６０１側壁部以外のＯＮＯ膜３８０１及びホール３６０１底部のシリコン窒化膜３５０３を除去し、不純物拡散層３５０１上面を露出する。
図４０に示すように、ホール３６０１を埋め込み、内部にボイド４００２を含むようにアモルファスシリコン膜４００１をＣＶＤ法で堆積し、シリコン窒化膜３５０６をストッパ膜として平坦化する。ＣＶＤの際、ガスの圧力を高くする、温度を高くする等によりボイドが形成され易くなる。
続いて、ボディとなるアモルファスシリコン膜４００１上にドレイン領域を形成する。
このようにして、ボディにボイドを含むことで、ゲート電極下（図中横方向）のボディを薄くし、ドレイン電圧昇圧に伴う空乏層の伸びを防止し、ＤＩＢＬが抑制され、さらに、ゲート電極側部（図中上部及び下部）にもチャネルが形成されることでチャネル長が長くなり、より動作特性の良いメモリセルアレイが得られる。
ここではゲート電極に対してシリコン酸化膜が凹んだ形状にしたが、図４１に示すようにゲート電極４１０１が凹んだ形状にしてもよい。このような構成は図３７に示すシリコン酸化膜の選択性が高い等方性のドライエッチングを行う工程で、アモルファスシリコン膜の選択性の高い等方性のドライエッチングを行うことで得られる。チャネル長は短くなるが、ゲート４１０１下（図中では横方向）にボイド４１０３が形成し易くなり、ボディ４１０２が薄くなる。これによりカットオフ特性が向上する。
（第７の実施形態）図４２に本発明の第７の実施形態による半導体装置の概略構成を示す。半導体装置は半導体基板４２０１、半導体基板４２０１表面部分に形成されたソース領域４２０２、半導体基板４２０１上に形成された絶縁層４２０３、絶縁層４２０３上に形成されたゲート電極４２０４、ゲート電極４２０４上に形成された絶縁層４２０５、埋め込み酸化膜４２０７を含み、絶縁層４２０３、ゲート４２０４及び絶縁層４２０５を垂直方向に貫通しソース領域４２０２に接続するように形成されるボディ４２０６、ボディ４２０６側部を囲みゲート電極４２０２との間に形成されるゲート絶縁膜４２０８、絶縁膜４２０９及びドレイン領域４２１０を備える。
絶縁層４２０３はシリコン酸化膜４２０３ａ、シリコン窒化膜４２０３ｂ及びシリコン酸化膜４２０３ｃの積層構造である。また、絶縁層４２０５はシリコン酸化膜４２０５ａ、シリコン窒化膜４２０５ｂ及びシリコン酸化膜４２０５ｃの積層構造である。埋め込み酸化膜４２０７、ゲート絶縁膜４２０８はシリコン酸化膜、ボディ４２０６はアモルファスシリコン、絶縁膜４２０９はシリコン酸化膜である。また、ゲート電極４２０４はアモルファスシリコンである。
この半導体装置ではボディ４２０６に埋め込み酸化膜４２０７が存在するためゲート電極４２０４下（図４２中では横）のボディ４２０６が薄くなっている。これによりドレイン電圧を昇圧した場合、空乏層の伸びが制限されるため、ＤＩＢＬを抑制することができ、カットオフ特性を向上させることができる。
本実施形態による半導体装置の製造方法について説明する。上記第１の実施形態による半導体装置の製造方法におけるホール３０１側壁部にゲート絶縁膜を形成する工程（図５）までは同様の工程であるため、説明を省略する。
図４３に示すようにホール３０１内壁に膜厚１５ｎｍのアモルファスシリコン膜４３０１をＣＶＤにより堆積する。
図４４に示すように膜厚３００ｎｍのシリコン酸化膜４４０１をホール３０１を埋め込むようにＣＶＤにより堆積する。
図４５に示すように、シリコン酸化膜４４０１をホール３０１内で所定の高さを有するようにエッチング除去する。
続いて、アモルファスシリコン膜の堆積、平坦化を行いボディを形成し、ボディ上にシリコン酸化膜の堆積及び配線（ドレイン領域）の形成を行う。
このようにしてボディに埋め込み酸化膜が存在する半導体装置が得られる。埋め込み酸化膜によりゲート電極下のボディが薄くなり、空乏層の伸びが制限されるため、ＤＩＢＬを抑制することができ、カットオフ特性が向上する。
また、上記第３の実施形態による半導体装置の製造方法におけるホール１６０１内部にボイド（空洞）ができるようにアモルファスシリコン２００１を堆積し、平坦化する工程（図２０）を、薄い（例えば膜厚１５ｎｍ）アモルファスシリコン膜の堆積、ホール内の所定の高さまでのシリコン酸化膜の形成、アモルファスシリコン膜の堆積及び平坦化を行う工程にしても良い。これにより、図４６に示すような、ボディ４６０１に埋め込み酸化膜４６０２を含むことでゲート電極４６０３下（図中横方向）のボディが薄く、かつゲート４６０３中央部が凹状になっていることでチャネル長が長く、カットオフ特性が良好な縦型トランジスタを得ることができる。
図４７にドレイン電圧Ｖｄを３Ｖ、ゲート電圧Ｖｇを０Ｖとし、埋め込み酸化膜の誘電率を変えた場合の電位分布のシミュレーション結果を示す。ゲート下のボディ（シリコン）の厚さは２０ｎｍとする。図４７（ａ）が誘電率ε＝１、図４７（ｂ）が誘電率ε＝３．９、図４７（ｃ）が誘電率ε＝１１．７、図４７（ｄ）が誘電率ε＝４０の結果を示す。埋め込み酸化膜の誘電率の低下に伴いオフ電位領域が増加し、カットオフ特性が向上することがわかる。従って、ボディ内の埋め込み酸化膜の誘電率はより低い方が好ましい。
（第８の実施形態）図４８に本発明の第８の実施形態による半導体装置の概略構成を示す。半導体装置はソース領域４８０１、ソース領域４８０１を囲むシリコン酸化膜４８０２、ソース領域４８０１及びシリコン酸化膜４８０２上に形成されたシリコン窒化膜４８０３、シリコン窒化膜４８０３上に交互に積層された複数のシリコン酸化膜４８０４及びゲート電極４８０５、ソース領域４８０１上面に接続し、シリコン酸化膜４８０４及びゲート電極４８０５の積層構造を垂直方向に貫通するボディ４８０６、ボディ４８０６側面を覆い電荷蓄積機能を有するＯＮＯ膜４８０８を備える。ボディ４８０６は埋め込み酸化膜４８０７を含む。ボディ４８０６上には図示しないドレイン領域が備えられ、この半導体装置は積層型のメモリセルアレイとして動作する。
ボディ４８０６に埋め込み酸化膜４８０７が含まれ、ゲート電極４８０５下（図中横方向）のボディ４８０６が薄くなるため、ドレイン電圧昇圧に伴う空乏層の伸びが防止されてＤＩＢＬが抑制される。そのため、本実施形態による半導体装置は、カットオフ特性が向上し、動作特性の良いメモリセルアレイとなる。
本実施形態による半導体装置の製造方法を説明する。上記第５の実施形態による半導体装置の製造方法におけるホール２９０１側壁部以外のアモルファスシリコン膜３００２を除去し、スペーサ３１０１を形成し、このスペーサ３１０１を保護材としてホール２９０１側壁部以外のＯＮＯ膜３００１及びホール２９０１底部のシリコン窒化膜２８０３を除去し、不純物拡散層２８０１上面を露出する工程（図３１）までは同様の工程であるため、説明を省略する。
図４９に示すように、ホール２９０１内壁に膜厚１０ｎｍのアモルファスシリコン膜４９０１をＣＶＤにより堆積する。
図５０に示すように、ホール２９０１を埋め込むようにシリコン酸化膜５００１を堆積し、ホール２９０１内で所定の高さになるようにシリコン酸化膜５００１をエッチング除去する。
続いて、アモルファスシリコン膜の堆積、シリコン酸化膜２８０４をストッパ膜とした平坦化処理によりボディを形成し、ボディ上にドレイン領域を形成する。
このようにして、ボディに埋め込み酸化膜を含むことで、ゲート電極下（図中横方向）のボディを薄くし、ドレイン電圧昇圧に伴う空乏層の伸びを防止し、ＤＩＢＬが抑制され、カットオフ特性の良いメモリセルアレイが得られる。
また、上記第６の実施形態による半導体装置の製造方法におけるホール３６０１を埋め込み、内部にボイドを含むようにアモルファスシリコン膜４００１をＣＶＤ法で堆積し、シリコン窒化膜３５０６をストッパ膜として平坦化する工程（図４０）を、薄い（例えば膜厚１０ｎｍ）アモルファスシリコン膜の堆積、ホール内の所定の高さまでのシリコン酸化膜の形成、アモルファスシリコン膜の堆積及び平坦化という工程にしてもよい。これにより、図５１に示すような、ボディ５１０１に埋め込み酸化膜５１０２を含み、ゲート電極５１０３下（図中では横方向）のボディ５１０１が薄く、かつチャネル長が長く、カットオフ特性がさらに向上されたメモリセルアレイを得ることができる。
また、図５２に示すような、ボディ５２０１に埋め込み酸化膜５２０２を含み、シリコン酸化膜５２０３よりゲート電極５２０４が凹んだ形状のメモリセルアレイにしてもよい。
（比較例）図５３にボディ内に埋め込み酸化膜を含まない、つまりボディがアモルファスシリコンで埋め込まれている場合と、埋め込み酸化膜（誘電率ε＝１）を含みゲート電極下のボディ（アモルファスシリコン）の厚さが２０ｎｍ、３０ｎｍ、４０ｎｍの場合のゲート電圧とドレイン電流の関係のシミュレーション結果を示す。図５３（ａ）がトランジスタ構造の断面、図５３（ｂ）が結果を示す。
このシミュレーション結果から、ゲート電極下のボディ（アモルファスシリコン）が薄い方がドレイン電流が低くなることが分かる。
また、図５４にドレイン電圧Ｖｄ＝３Ｖ、ゲート電圧Ｖｇ＝０Ｖとし、ボディ内に埋め込み酸化膜を含まない、つまりボディがアモルファスシリコンで埋め込まれている場合（図５４（ｂ））と、埋め込み酸化膜（誘電率ε＝１１．７）を含み、ゲート電極下のボディ（アモルファスシリコン）の厚さが２０ｎｍの場合（図５４（ａ））の電位分布のシミュレーション結果を示す。
このシミュレーション結果から、埋め込み酸化膜を含むことでドレインの空乏層の伸びが抑制され、ＤＩＢＬが抑制されていることが分かる。
上記実施形態による半導体装置では、ボディ内のボイド又は埋め込み酸化膜により、ゲート電極下のボディを薄くし、ドレインの空乏層の伸びに伴うＤＩＢＬを抑制してカットオフ特性を向上することができる。
上記実施形態におけるソース領域及びドレイン領域は説明の便宜上定義をしたものであり、ソース領域をドレイン領域に、ドレイン領域をソース領域にするようにしてもよい。
上述した実施形態はいずれも一例であって制限的なものではないと考えられるべきである。本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０１ 半導体基板
１０２ ソース領域
１０３、１０５ 絶縁層
１０４ ゲート電極
１０６ ボディ
１０７ ボイド
１０８ ゲート絶縁膜
１１０ ドレイン領域（配線）
１０２ ソース領域
１０３、１０５ 絶縁層
１０４ ゲート電極
１０６ ボディ
１０７ ボイド
１０８ ゲート絶縁膜
１１０ ドレイン領域（配線）
Claims (4)
- 第１絶縁層に囲まれたソース領域と、
前記第１の絶縁層及び前記ソース領域上に形成された第２の絶縁層と、
前記第２の絶縁層上に交互に積層された複数の第３の絶縁層及びゲート電極と、
前記ソース領域と接続され、前記複数の第３の絶縁層、前記ゲート電極及び前記第２の絶縁層を貫き、ボイドを内包するボディ部と、
前記ボディ部を囲み、前記ゲート電極との間に形成された電荷蓄積機能を有する第４の絶縁層と、
前記ボディ部上に形成されたドレイン領域と、
を備えることを特徴とする半導体装置。 - 前記ボディ部は、前記第３の絶縁層部分における直径が前記ゲート電極部分における直径よりも大きいことを特徴とする請求項１に記載の半導体装置。
- 前記ボディ部は、前記ゲート電極部分における直径が前記第３の絶縁層部分における直径よりも大きいことを特徴とする請求項１に記載の半導体装置。
- 前記ボイドは絶縁膜によって満たされていることを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007000733A JP5118347B2 (ja) | 2007-01-05 | 2007-01-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007000733A JP5118347B2 (ja) | 2007-01-05 | 2007-01-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008171838A JP2008171838A (ja) | 2008-07-24 |
| JP5118347B2 true JP5118347B2 (ja) | 2013-01-16 |
Family
ID=39699685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007000733A Active JP5118347B2 (ja) | 2007-01-05 | 2007-01-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5118347B2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5279403B2 (ja) * | 2008-08-18 | 2013-09-04 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP5185061B2 (ja) * | 2008-10-20 | 2013-04-17 | 猛英 白土 | Ｍｉｓ電界効果トランジスタ及び半導体基板の製造方法 |
| US8013389B2 (en) | 2008-11-06 | 2011-09-06 | Samsung Electronics Co., Ltd. | Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices |
| US7994011B2 (en) | 2008-11-12 | 2011-08-09 | Samsung Electronics Co., Ltd. | Method of manufacturing nonvolatile memory device and nonvolatile memory device manufactured by the method |
| KR101481104B1 (ko) | 2009-01-19 | 2015-01-13 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| JP2010177323A (ja) * | 2009-01-28 | 2010-08-12 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP5376976B2 (ja) * | 2009-02-06 | 2013-12-25 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| US8644046B2 (en) | 2009-02-10 | 2014-02-04 | Samsung Electronics Co., Ltd. | Non-volatile memory devices including vertical NAND channels and methods of forming the same |
| KR101573697B1 (ko) | 2009-02-11 | 2015-12-02 | 삼성전자주식회사 | 수직 폴딩 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
| JP5395460B2 (ja) * | 2009-02-25 | 2014-01-22 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
| JP5330027B2 (ja) * | 2009-02-25 | 2013-10-30 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
| KR20100107661A (ko) | 2009-03-26 | 2010-10-06 | 삼성전자주식회사 | 수직 구조를 갖는 비휘발성 메모리 소자의 제조방법 |
| KR101616089B1 (ko) | 2009-06-22 | 2016-04-28 | 삼성전자주식회사 | 3차원 반도체 메모리 소자 |
| JP2011029234A (ja) * | 2009-07-21 | 2011-02-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP4977180B2 (ja) | 2009-08-10 | 2012-07-18 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| KR101604054B1 (ko) | 2009-09-03 | 2016-03-16 | 삼성전자주식회사 | 반도체 소자 및 그 형성방법 |
| KR101698193B1 (ko) | 2009-09-15 | 2017-01-19 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
| KR101584113B1 (ko) | 2009-09-29 | 2016-01-13 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
| KR101585616B1 (ko) * | 2009-12-16 | 2016-01-15 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| JP2011138945A (ja) * | 2009-12-28 | 2011-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8803214B2 (en) * | 2010-06-28 | 2014-08-12 | Micron Technology, Inc. | Three dimensional memory and methods of forming the same |
| KR101736982B1 (ko) | 2010-08-03 | 2017-05-17 | 삼성전자 주식회사 | 수직 구조의 비휘발성 메모리 소자 |
| KR101778287B1 (ko) | 2010-08-30 | 2017-09-14 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| KR101699515B1 (ko) | 2010-09-01 | 2017-02-14 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
| JP5422530B2 (ja) * | 2010-09-22 | 2014-02-19 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US8759895B2 (en) | 2011-02-25 | 2014-06-24 | Micron Technology, Inc. | Semiconductor charge storage apparatus and methods |
| JP2012204592A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 半導体装置の製造方法 |
| JP5059989B1 (ja) * | 2011-06-28 | 2012-10-31 | パナソニック株式会社 | 半導体装置とその製造方法 |
| US8563987B2 (en) | 2011-06-28 | 2013-10-22 | Panasonic Corporation | Semiconductor device and method for fabricating the device |
| US8901635B2 (en) | 2011-09-12 | 2014-12-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
| JP2013183086A (ja) | 2012-03-02 | 2013-09-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2013148393A1 (en) * | 2012-03-31 | 2013-10-03 | Cypress Semiconductor Corporation | Integration of non-volatile charge trap memory devices and logic cmos devices |
| JP6400536B2 (ja) | 2015-08-04 | 2018-10-03 | 東芝メモリ株式会社 | 半導体記憶装置 |
| US10784273B2 (en) * | 2019-01-18 | 2020-09-22 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array |
| US11251190B2 (en) | 2020-05-13 | 2022-02-15 | Micron Technology, Inc. | Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5308782A (en) * | 1992-03-02 | 1994-05-03 | Motorola | Semiconductor memory device and method of formation |
| JPH07176739A (ja) * | 1993-12-21 | 1995-07-14 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3197134B2 (ja) * | 1994-01-18 | 2001-08-13 | 株式会社東芝 | 半導体装置 |
| JP2842505B2 (ja) * | 1994-02-03 | 1999-01-06 | 日本電気株式会社 | 薄膜トランジスタとその製造方法 |
| JPH1093083A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 半導体装置の製造方法 |
| US5937296A (en) * | 1996-12-20 | 1999-08-10 | Siemens Aktiengesellschaft | Memory cell that includes a vertical transistor and a trench capacitor |
| JP3762136B2 (ja) * | 1998-04-24 | 2006-04-05 | 株式会社東芝 | 半導体装置 |
| JP4315943B2 (ja) * | 2005-10-18 | 2009-08-19 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2007
- 2007-01-05 JP JP2007000733A patent/JP5118347B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008171838A (ja) | 2008-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5118347B2 (ja) | 半導体装置 | |
| US8154103B2 (en) | Semiconductor device | |
| US10593393B2 (en) | Semiconductor memory device | |
| JP7418953B2 (ja) | ３次元半導体メモリ装置 | |
| US9905664B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| US9362301B2 (en) | Method for fabricating pipe gate nonvolatile memory device | |
| US9000509B2 (en) | Three dimensional pipe gate nonvolatile memory device | |
| KR101916223B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20120168858A1 (en) | Non-volatile memory device and method of fabricating the same | |
| US20130175602A1 (en) | Non-Volatile Memory Device Having Three Dimensional, Vertical Channel, Alternately Stacked Gate Electrode Structure | |
| US20120299005A1 (en) | Non-volatile memory device and method for fabricating the same | |
| US8183623B2 (en) | Dual charge storage node memory device and methods for fabricating such device | |
| KR20140082147A (ko) | 매몰 금속실리사이드층을 갖는 반도체소자 및 그 제조방법 | |
| US9905569B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7585755B2 (en) | Method of fabricating non-volatile memory device | |
| KR101096200B1 (ko) | 수직채널형 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR20080048313A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| JP2014222731A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US7394128B2 (en) | Semiconductor memory device with channel regions along sidewalls of fins | |
| JP4284311B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2014187199A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2008205002A (ja) | 半導体装置及びその製造方法 | |
| JP2010010192A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120921 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121019 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5118347 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |