JP2006186245A - トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体 - Google Patents

トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体 Download PDF

Info

Publication number
JP2006186245A
JP2006186245A JP2004380705A JP2004380705A JP2006186245A JP 2006186245 A JP2006186245 A JP 2006186245A JP 2004380705 A JP2004380705 A JP 2004380705A JP 2004380705 A JP2004380705 A JP 2004380705A JP 2006186245 A JP2006186245 A JP 2006186245A
Authority
JP
Japan
Prior art keywords
oxide film
tunnel oxide
gas
nonvolatile memory
nitriding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004380705A
Other languages
English (en)
Inventor
Toshihiko Shiozawa
俊彦 塩澤
Shingo Furui
真悟 古井
Takashi Kobayashi
岳志 小林
Junichi Kitagawa
淳一 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004380705A priority Critical patent/JP2006186245A/ja
Priority to CN2010101638948A priority patent/CN101834133B/zh
Priority to PCT/JP2005/023597 priority patent/WO2006070685A1/ja
Priority to KR1020077014617A priority patent/KR20070086697A/ko
Priority to US11/813,043 priority patent/US20080093658A1/en
Priority to CN200580045366XA priority patent/CN101095224B/zh
Priority to TW094146774A priority patent/TWI390632B/zh
Publication of JP2006186245A publication Critical patent/JP2006186245A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】トンネル酸化膜の膜質のさらなる向上や、フローティングゲートにおけるデータ保持特性等のメモリ特性のさらなる向上を達成することができる不揮発性メモリ素子のトンネル酸化膜の窒化処理方法を提供すること。
【解決手段】不揮発性メモリ素子におけるトンネル酸化膜１０２に窒化処理を施すに際し、窒素ガスを含む処理ガスを用いたプラズマ処理により、トンネル酸化膜の表面部分に窒化領域１０３を形成する。
【選択図】図１

Description

本発明は、不揮発性メモリ素子におけるトンネル酸化膜の窒化処理方法、それを用いた不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびに上記窒化処理方法を実行するためのコンピュータプログラムおよび記録媒体に関する。
従来からＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ等の不揮発性メモリ素子においては、メモリの特性改善を目的としてトンネル酸化膜に窒化処理を施すことが行われている。このような酸化膜の窒化処理としては、従来から熱処理によるものが知られている（例えば特許文献１、２）。
従来の熱処理による酸化膜窒化手法では、熱的に平衡な状態で窒化処理が進むため、形成される窒化領域の位置やその濃度、すなわち窒素プロファイルがほぼ特定される。具体的には、窒化領域の位置は基板との界面に特定され、またＮのピーク密度は１０２１ａｔｏｍｓ／ｃｍ３がほぼ上限となる。
しかしながら、最近では、トンネル酸化膜の膜質のさらなる向上や、フローティングゲートにおけるデータ保持特性等のメモリ特性のさらなる向上が求められており、上記窒素プロファイルの従来の熱窒化プロセスでは不十分となりつつある。
特開平５−１９８５７３号公報 特開２００３−１８８２９１号公報
本発明はかかる事情に鑑みてなされたものであって、トンネル酸化膜の膜質のさらなる向上や、フローティングゲートにおけるデータ保持特性等のメモリ特性のさらなる向上を達成することができる不揮発性メモリ素子のトンネル酸化膜の窒化処理方法を提供することを目的とする。また、そのような窒化処理方法を用いた不揮発性メモリ素子の製造方法および不揮発性メモリ素子を提供することを目的とする。さらに、上記窒化処理方法を実行するためのコンピュータプログラムおよび記録媒体を提供することを目的とする。
上記課題を解決するために、本発明の第１の観点では、不揮発性メモリ素子におけるトンネル酸化膜に窒化処理を施す方法であって、窒素ガスを含む処理ガスを用いたプラズマ処理により、前記トンネル酸化膜の表面部分に窒化領域を形成することを特徴とするトンネル酸化膜の窒化処理方法を提供する。
本発明の第２の観点では、シリコン基板上にトンネル酸化膜を形成する工程と、窒素ガスを含む処理ガスを用いたプラズマ処理により、前記トンネル酸化膜の表面部分に窒化領域を形成する工程と、前記トンネル酸化膜の上にフローティングゲートを形成する工程と、前記フローティングゲートの上に誘電体膜を形成する工程と、前記誘電体膜の上にコントロールゲートを形成する工程と、前記フローティングゲートおよび前記コントロールゲートの側壁に側壁酸化膜を形成する工程とを有することを特徴とする不揮発性メモリ素子の製造方法を提供する。
本発明の第３の観点では、シリコン基板と、前記シリコン基板の上に形成されたトンネル酸化膜と、前記トンネル酸化膜の上に形成されたフローティングゲートと、前記フローティングゲートの上に形成された誘電体膜と、誘電体膜の上に形成されたコントロールゲートと、前記フローティングゲートおよび前記コントロールゲートの側壁に形成された側壁酸化膜とを具備する不揮発性メモリ素子であって、前記トンネル酸化膜は、その表面部分に、窒素ガスを含む処理ガスを用いたプラズマ処理により形成された窒化領域を有することを特徴とする不揮発性メモリ素子を提供する。
本発明の第４の観点では、窒素ガスを含む処理ガスを用いたプラズマ処理により、不揮発性メモリ素子のトンネル酸化膜の表面部分に窒化領域が形成されるように、コンピュータがプラズマ処理装置を制御するソフトウエアを含むコンピュータプログラムを提供する。
本発明の第５の観点では、窒素ガスを含む処理ガスを用いたプラズマ処理により、不揮発性メモリ素子のトンネル酸化膜の表面部分に窒化領域が形成されるように、コンピュータがプラズマ処理装置を制御するソフトウエアを含む記録媒体を提供する。
上記第１、第２の観点において、前記プラズマ処理は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置を用いて行われることが好ましい。また、前記処理ガスとしては、希ガスを含むものを用いることができ、希ガスとしてはＡｒガスが好ましい。さらに、前記窒化領域のＮドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２以上であることが好ましい。さらにまた、前記プラズマ処理は、６．７〜２６６Ｐａの圧力で実施されることが好ましい。
上記第３の観点において、前記窒化領域は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置を用いて形成されたものであることが好ましい。また、前記窒化領域は、窒素ガスおよび希ガスを含む処理ガスを用いたプラズマ処理により形成されたものとすることができ、希ガスとしてはＡｒガスが好ましい。さらに、窒化領域のＮドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２以上であることが好ましい。
本発明によれば、窒素ガスを含む処理ガスを用いたプラズマ処理によりトンネル酸化膜を形成するので、熱処理による窒化処理の場合に比べて窒素プロファイルの自由度を高くすることができ、窒化領域の窒化領域のトンネル酸化膜の表面部分に熱処理の場合よりも高窒素濃度で窒化領域を形成することができる。このため、トンネル酸化膜表面部分に存在するトラップサイトを窒素でターミネートすることができるので、メモリ動作にともなって酸化膜中に生成されるトラップを低減することができ、トンネル酸化膜の膜質を良好に保持することができる。また、側壁酸化膜を形成する際に窒化領域が酸化剤のバリアと機能して、フローティングゲートのトンネル酸化膜界面端部における不正な酸化（バーズビーク）の形成を抑制することができ、データ保持特性を向上させることができる。さらに、誘電率の高い窒化領域をトンネル酸化膜表面部分に形成するので、界面部分の状態を変化させることなく酸化膜（ＳｉＯ２）容量換算膜厚（ＥＯＴ：Equivalent Oxide Thickness）を小さくすることができ、界面特性を変化させることなくデータ保持特性を向上させることができる。また、ＥＯＴが同等ならばトンネル酸化膜を厚くすることができ、その分リーク電流を抑制することができるのでやはり結果的にデータ保持特性を向上させることができる。
以下、添付図面を参照して本発明の実施の形態について具体的に説明する。
図１は、本発明に係るトンネル酸化膜の窒化処理方法を説明するための断面図である。この窒化処理は、例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ等の不揮発性メモリ素子の製造工程の一環として行われる。
不揮発性メモリ素子のメモリセルの製造においては、まず、図１の（ａ）に示すように、Ｓｉ基板１０１の主面上に、例えば、Ｓｉ基板１０１の熱酸化プロセスにより１０ｎｍ程度の厚さでトンネル酸化膜１０２を形成し、次いで、Ｓｉ基板１０１の主面領域に所定のイオン注入を行い、引き続き、トンネル酸化膜１０２に対して窒化処理を行う。窒化処理は、窒素ガスを含むガスのプラズマ処理により行われ、これにより、図１の（ｂ）に示すように、トンネル酸化膜１０２の表面部分に窒化領域１０３が形成される。
このように、窒化処理をプラズマ処理により行うことにより、従来の熱処理による酸化膜窒化処理とは異なり、トンネル酸化膜１０２内の窒素プロファイルを制御することができ、窒化領域１０３をトンネル酸化膜１０２の表面部分に高窒素濃度で形成することができる。具体的には、トンネル酸化膜１０２の表面から２ｎｍ以下の部分までの極表面に近い表面部分に窒化領域１０３を形成することができる。
このような窒化処理の後、常法に従って処理を行うことにより、図２に示すような概略構造のメモリセルを有する不揮発性メモリ素子を製造する。すなわち、このメモリセルは、Ｓｉ基板１０１の主面上に、表面部分に窒化領域１０３が形成されたトンネル酸化膜１０２が形成され、その上にポリシリコンからなるフローティングゲート１０４が形成され、このフローティングゲート１０４の上に、例えば酸化膜１０５、窒化膜１０６、酸化膜１０７からなるＯＮＯ構造の誘電体膜１０８が形成され、さらにこの誘電体膜１０８の上にポリシリコン、またはポリシリコンとタングステンシリサイド等との積層膜からなるコントロールゲート１０９が形成され、コントロールゲート１０９の上にはＳｉ３Ｎ４やＳｉＯ２等の絶縁層１１０が形成され、フローティングゲート１０４とコントロールゲート１０９の側壁には酸化処理により側壁酸化膜１１１が形成された構造を有している。
窒化処理後の概略工程の一例を示せば以下のようになる。
プラズマ窒化処理を施したトンネル酸化膜１０２の上にフローティングゲート１０４となるポリシリコン膜を形成し、その上に酸化膜、窒化膜、酸化膜を順次形成し、さらにその上にコントロールゲート１０９となるポリシリコン膜、またはポリシリコンとタングステンシリサイド等との積層膜を成膜する。この際の成膜は、例えばＣＶＤにより行われる。
その後、図示しないフォトレジスト層およびハードマスク層１１０をマスクとしてプラズマによるドライエッチングを行って、フローティングゲート１０４、ＯＮＯ構造の誘電体膜１０８、コントロールゲート１０９を形成した後、フローティングゲート１０４およびコントロールゲート１０９におけるポリシリコンの露出部分に対して酸化処理を行って側壁酸化膜１１１を形成する。この酸化処理は、水蒸気ジェネレータを用いたウェット方式またはＯ２ガスを用いたドライ方式等の熱酸化プロセスにより行うことができるが、タングステンを酸化させずに良好な酸化膜を形成する観点からは酸素ガスを含むガスのプラズマ処理により行うことが好ましい。プラズマ処理の中では、後述するＲＬＳＡ（Radial Line Slot Antenna）マイクロ波プラズマ方式のプラズマ処理が、低電子温度で高密度のプラズマで低温処理が可能であることから、特に好ましい。
以上の工程により、図２に示す構造のメモリセルを有する不揮発性メモリ素子が形成される。
次に、上記窒化処理の好適な例について説明する。
図３は、本発明に係るトンネル酸化膜の窒化処理方法を実施するためのプラズマ処理装置の一例を模式的に示す断面図である。
このプラズマ処理装置１００は、所定のパターンで複数のスロットが形成された平面アンテナ（Radial Line Slot Antenna）を利用してマイクロ波発生源から導かれたマイクロ波をチャンバー内に放射し、プラズマを形成するＲＬＳＡマイクロ波プラズマ処理装置として構成されている。
このプラズマ処理装置１００は、気密に構成され、接地された略円筒状のチャンバー１を有している。チャンバー１の底壁１ａの略中央部には円形の開口部１０が形成されており、底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。チャンバー１内には被処理基板であるＳｉウエハＷを水平に支持するためのＡｌＮ等のセラミックスからなるサセプタ２が設けられている。このサセプタ２は、排気室１１の底部中央から上方に延びる円筒状のＡｌＮ等のセラミックスからなる支持部材３により支持されている。サセプタ２の外縁部にはＳｉウエハＷをガイドするためのガイドリング４が設けられている。また、サセプタ２には抵抗加熱型のヒータ５が埋め込まれており、このヒータ５はヒータ電源６から給電されることによりサセプタ２を加熱して、その熱で被処理体であるＳｉウエハＷを加熱する。このとき、例えば室温から８００℃まで範囲で温度制御可能となっている。なお、チャンバー１の内周には、誘電体、例えば石英からなる円筒状のライナー７が設けられている。
サセプタ２には、ＳｉウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）がサセプタ２の表面に対して突没可能に設けられている。
チャンバー１の側壁には環状をなすガス導入部材１５が設けられており、このガス導入部材１５にはガス供給系１６が接続されている。ガス導入部材はシャワー状に配置してもよい。このガス供給系１６は、Ａｒガス供給源１７、Ｎ２ガス供給源１８を有しており、これらガスが、それぞれガスライン２０を介してガス導入部材１５に至り、ガス導入部材１５からチャンバー１内に導入される。なお、ガスライン２０の各々には、マスフローコントローラ２１およびその前後の開閉バルブ２２が設けられている。
上記排気室１１の側面には排気管２３が接続されており、この排気管２３には高速真空ポンプを含む排気装置２４が接続されている。そしてこの排気装置２４を作動させることによりチャンバー１内のガスが、排気室１１の空間１１ａ内へ均一に排出され、排気管２３を介して排気される。これによりチャンバー１内は所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
チャンバー１の側壁には、プラズマ処理装置１００に隣接する搬送室（図示せず）との間でＳｉウエハＷの搬入出を行うための搬入出口２５と、この搬入出口２５を開閉するゲートバルブ２６とが設けられている。
チャンバー１の上部は開口部となっており、この開口部の周縁部に沿ってリング状の支持部２７が設けられており、この支持部２７に誘電体、例えば石英やＡｌ２Ｏ３等のセラミックスからなり、マイクロ波を透過するマイクロ波透過板２８がシール部材２９を介して気密に設けられている。したがって、チャンバー１内は気密に保持される。
マイクロ波透過板２８の上方には、サセプタ２と対向するように、円板状の平面アンテナ部材３１が設けられている。この平面アンテナ部材３１は支持部２７の上端に係止されている。平面アンテナ部材３１は、導体、例えば表面が銀または金メッキされた銅板またはアルミニウム板からなり、複数のマイクロ波放射孔（スロット）３２が所定のパターンで貫通して形成された構成となっている。このマイクロ波放射孔３２は、例えば図４に示すように長溝状をなし、隣接するマイクロ波放射孔３２同士が交差するように、典型的には図示のように直交するように（「Ｔ」字状に）配置され、これら複数のマイクロ波透過孔３２が同心円状に配置されている。すなわち、平面アンテナ部材３１はＲＬＳＡアンテナを構成している。マイクロ波透過孔３２の長さや配列間隔は、マイクロ波の波長（λ）に応じて決定され、例えばマイクロ波放射孔３２の間隔が１／２λまたはλとなるように配置される。また、マイクロ波放射孔３２は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず同心円状の他、例えば、螺旋状、放射状に配置することもできる。
この平面アンテナ部材３１の上面には、真空よりも大きい誘電率を有する誘電体からなる遅波材３３が設けられている。
チャンバー１の上面には、これら平面アンテナ部材３１および遅波材３３を覆うように、例えばアルミニウムやステンレス鋼等の金属材からなるシールド蓋体３４が設けられている。チャンバー１の上面とシールド蓋体３４とはシール部材３５によりシールされている。シールド蓋体３４には、冷却水流路３４ａが形成されている。なお、シールド蓋体３４は接地されている。
シールド蓋体３４の上壁の中央には開口部３６が形成されており、この開口部には導波管３７が接続されている。この導波管３７の端部には、マッチング回路３８を介してマイクロ波発生装置３９が接続されている。これにより、マイクロ波発生装置３９で発生した例えば周波数２．４５ＧＨｚのマイクロ波が導波管３７を介して上記平面アンテナ部材３１へ伝搬されるようになっている。なお、マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
導波管３７は、上記シールド蓋体３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、水平方向に延びる断面矩形状の矩形導波管３７ｂとを有している。これらの間にはモード変換器４０が設けられている。同軸導波管３７ａの中心には内導体４１が延在しており、その下端部は、平面アンテナ部材３１の中心に接続固定されている。
プラズマ処理装置１００の各構成部は、プロセスコントローラ５０に接続されて制御される構成となっている。プロセスコントローラ５０には、工程管理者がプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、プロセスコントローラ５０には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ５０の制御にて実現するための制御プログラムや、処理条件に応じてプラズマエッチング装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部５２が接続されている。レシピはハードディスクや半導体メモリに記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性の記憶媒体に収容された状態で記憶部５２の所定位置にセットするようになっていてもよい。さらに、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してプロセスコントローラ５０に実行させることで、プロセスコントローラ５０の制御下で、プラズマ処理装置１００での所望の処理が行われる。
次に、このように構成されたプラズマ処理装置１００によるプラズマ窒化処理について図５のフローチャートを参照して説明する。
まず、ゲートバルブ２６を開にして搬入出口２５からトンネル酸化膜が形成されたＳｉウエハＷをチャンバー１内に搬入し、サセプタ２上に載置する（工程１）。トンネル酸化膜は、水蒸気ジェネレータを用いたウェット方式またはＯ２ガスを用いたドライ方式の熱酸化プロセスにより３．５〜１５ｎｍの厚さで形成される。典型例としては１０ｎｍが挙げられる。
次いで、チャンバー１内の酸素を排除するために、チャンバー１内を真空引きし（工程２）、ガス供給系１６のＡｒガス供給源１７から、Ａｒガスを所定の流量でガス導入部材１５を介してチャンバー１内に導入する（工程３）。このＡｒガスの流量によりチャンバー１内の圧力を調整し、プラズマが着火しやすい高圧状態にする（工程４）。この際の圧力としては、好適には１３．３〜２６７Ｐａの範囲が用いられ、６６．６Ｐａ、１２６Ｐａが例示される。なお、この際の圧力は、後述する窒化処理の際の圧力よりも高くなるようにする。
次いで、チャンバー１内にマイクロ波を放射させてプラズマ着火を行う（工程５）。この際には、まず、マイクロ波発生装置３９からのマイクロ波をマッチング回路３８を経て導波管３７に導く。マイクロ波は、矩形導波管３７ｂ、モード変換器４０、および同軸導波管３７ａを順次通って平面アンテナ部材３１に供給され、平面アンテナ部材３１からマイクロ波透過板２８を経てチャンバー１内におけるウエハＷの上方空間に放射される。このようにしてチャンバー１に放射されたマイクロ波によりチャンバー１内では、Ａｒガスがプラズマ化する。この時のマイクロ波パワーは１０００〜３０００Ｗが好ましく、１６００Ｗが例示される。プラズマ着火後はチャンバー１内が例えば６．７Ｐａに圧力調整される。
プラズマが着火された後、ガス供給系１６のＮ２ガス供給源１８から、Ｎ２ガスを所定の流量でガス導入部材１５を介してチャンバー１内に導入し、チャンバー内に放射されたマイクロ波によりＮ２ガスをプラズマ化する（工程６）。
このように形成されたＡｒガスおよびＮ２ガスのプラズマにより、ＳｉウエハＷに形成されたトンネル酸化膜に窒化処理を施す（工程７）。この際の圧力としては１．３〜２６６Ｐａが好ましく、例えば１２６Ｐａが採用される。処理温度としては、２００〜６００℃が好ましく、４００℃が例示される。また、ガス流量としては、Ａｒガス：２５０〜３０００ｍＬ／ｍｉｎ、Ｎ２ガス：１０〜３００ｍＬ／ｍｉｎが好ましく、Ａｒガス１０００ｍＬ／ｍｉｎ、Ｎ２ガス：４０ｍＬ／ｍｉｎが例示される。また、Ａｒガスと窒素ガスの流量比、Ａｒ／Ｎ２は１．６〜３００の範囲が好ましく、１０〜１００がより好ましい。また、この際の処理時間は３０〜６００ｓｅｃが好ましく、２４０ｓｅｃが例示される。上記例示した条件でプラズマ窒化処理を行うことにより、Ｎのドーズ量が５．０×１０１５ａｔｏｍｓ／ｃｍ２程度となる。
このようして所定時間窒化処理を行った後、マイクロ波の放射を停止してプラズマを消火し（工程８）、真空引きをしながらガスを停止して（工程９）、窒化処理のシーケンスを終了する。
なお、以上の工程では、Ａｒガスを先に導入し、プラズマを着火してからＮ２ガスを導入するシーケンスを示したが、プラズマ着火が可能であれば、ＡｒガスとＮ２ガスを同時に導入してからプラズマを着火してもよい。
以上のようなマイクロ波プラズマは、略１０１１／ｃｍ３以上のプラズマ密度でかつ０．５〜１．５ｅＶの低電子温度プラズマであり、上述のような低温かつ短時間の処理により、トンネル酸化膜の表面部分、具体的には表面から２ｎｍ以下までの極表面に近い表面部分に高窒素濃度の窒化領域が形成されるように制御することができ、しかも下地膜へのイオン等のプラズマダメージが小さい等のメリットがある。また、このように高密度プラズマにより低温、短時間で窒化処理を行うので窒化領域の窒素プロファイルを高精度で制御することができる。
熱窒化処理の場合には、熱的に平衡な状態で窒化処理が進むため、図６の（ａ）に示すように、窒化領域の位置はトンネル酸化膜の基板との界面部分に特定され、また窒素原子のピーク密度は１０２１ａｔｏｍｓ／ｃｍ３がほぼ上限となる。これに対し、本実施形態のようなプラズマ窒化処理を採用した場合には、図６の（ｂ）に示すように、トンネル酸化膜の表面から２ｎｍ以下までの表面部分に高窒素濃度（この例では１０２２ａｔｏｍｓ／ｃｍ３）の窒化領域を形成することができ、逆に、基板との界面部分には窒素がほとんど存在しない領域を形成することができる。この窒素濃度は、条件によって適宜制御することができる。また、窒化領域の位置も、条件を調整することによってトンネル酸化膜の表面から２ｎｍ以下までの範囲内で適宜制御することができる。
図７に実際に本発明の方法で窒化処理を施した場合のＳＩＭＳの測定結果に基づく窒素濃度分布を示す。なお、図７では、Ｏ，ＳｉのＳＩＭＳ強度分布も併せて示す。ここでは、図３に示した装置を用い、チャンバー内圧力：１２６Ｐａ、マイクロ波のパワー：１６００Ｗ、Ａｒ流量：１０００ｍＬ／ｍｉｎ、Ｎ２流量：４０ｍＬ／ｍｉｎの条件で行った。また、トンネル酸化膜の膜厚は１０ｎｍである。この図に示すように、トンネル酸化膜の表面から約１ｎｍの位置に窒素濃度のピークが存在することがわかる。
このようにトンネル酸化膜の表面に高濃度窒化領域を形成することができ、かつ基板との界面に窒素が存在しない領域を形成することができるため、従来、図８の（ａ）に示すような、メモリ動作にともなってトンネル酸化膜１０２中に形成されていたトラップの生成を防止することができる。すなわち、図８の（ｂ）に示すように、プラズマ窒化処理によってトンネル酸化膜１０２の表面部分に窒化領域１０３が形成されることにより、トラップサイトが窒素原子でターミネートされ、このようなトラップの生成を低減することができ、トンネル酸化膜の膜質を良好に保持することができる。また、Ｖｔ（トランジスタのスイッチング電圧のずれ）がなく、酸化膜（ＳｉＯ２）容量換算膜厚（ＥＯＴ）を厚くすることができる。
また、従来は、側壁酸化膜１１１を形成する際に、図９の（ａ）に示すように、ポリシリコンで構成されるフローティングゲート１０４のトンネル酸化膜１０２との界面部分の端部近傍が不正に酸化され、バーズビークと称される酸化領域１０４ａが生じ膜厚が厚くなってしまい、また、この際にリン酸化物、例えばＰ２Ｏ５が生成して酸化膜が劣化し、これらがデータ保持機能を低下させる一因となっていたが、本実施形態のように、プラズマ窒化処理を施すことにより、図９の（ｂ）に示すように、トンネル酸化膜１０２の表面部分（フローティングゲート１０４との界面部分）の窒化領域１０３が、このような不正な酸化のバリアとなり、酸化領域１０４ａを著しく低減することができる。そのため、結果的にデータ保持機能が上昇する。
さらに、トンネル酸化膜１０２を窒化して表面部分に窒化領域１０３を形成することにより誘電率を上げることができるので、物理的膜厚が同じでもＮドーズ量が増加するに従って誘電率が上がり酸化膜（ＳｉＯ２）容量換算膜厚（ＥＯＴ）を薄くすることができる。このように窒化領域を形成することにより物理的膜厚が同じでもＥＯＴを薄くすることができるので、電荷保持能が高まり、データ保持機能が上昇する。このことを図１０に基づいて説明する。図１０は、窒化しないベースの酸化膜と、窒素原子のドーズ量を２．５×１０１５，３．８×１０１５、５．２×１０１５ａｔｏｍｓ／ｃｍ２と変化させて本実施形態に係る窒化処理を行った場合について、酸化膜の厚さ方向に印加した電界Ｅｏｘ（ＭＶ／ｃｍ）とリーク電流Ｊｇ（Ａ／ｃｍ２）との関係を示す図である。ここでは、図３に示した装置を用い、チャンバー内圧力：１２６Ｐａ、マイクロ波のパワー：１６００Ｗ、Ａｒ流量：１０００ｍＬ／ｍｉｎ、Ｎ２流量：４０ｍＬ／ｍｉｎの条件で、処理時間を４０，１２０，２４０ｓｅｃと変化させることにより、窒素原子のドーズ量を２．５×１０１５，３．８×１０１５、５．２×１０１５ａｔｏｍｓ／ｃｍ２と変化させた。また、トンネル酸化膜のベース膜厚は５ｎｍである。この図に示すように、窒素原子のドーズ量によらず電界Ｅｏｘが９を超えると急激にリーク電流Ｊｇが増加するが、窒化処理をすることにより、同じ電界ではリーク電流Ｊｇが小さく、同じリーク電流Ｊｇでは電界Ｅｏｘが大きくなることがわかる。そして、窒素原子のドーズ量が増加するとそのような傾向が大きくなる。このことから、窒化領域を形成してＥＯＴが増加することにより、電荷保持機能が上昇し、その効果は窒素原子のドーズ量が多いほど大きいことがわかる。
図１１は、窒化しないベースの酸化膜と図１０の場合と同様の条件でドーズ量を変えて本実施形態に係る窒化処理を行った場合について、ＦＮプロットをとった図である。この図からわかるように、窒化処理行わない場合も窒化処理を行った場合も直線の傾きが同じであり、窒化処理を行ってもバリアハイトは変化しないことがわかる。つまり、窒化処理を行っても素子としての本質的機能は変化しない。
図１２は、窒化しないベースの酸化膜と図１０の場合と同様の条件でドーズ量を変えて本実施形態に係る窒化処理を行った場合について、トンネル酸化膜のＥＯＴとフラットバンドＶｆｂとの関係を示す図である。この図に示すように、窒化処理を行ってもフラットバンドＶｆｂの値はあまり変化しないことがわかる。すなわち、本発明のように窒化領域をトンネル酸化膜の表面から２ｎｍ以下までの極表面に近い表面部分に形成し、界面部分に窒素をほとんど導入しないようにすることにより、界面特性がほとんど変化しないことが確認された。
以上のことから、プラズマ窒化処理によりトンネル酸化膜の表面部分に窒化領域を形成することにより、素子としての本質的機能や界面特性を変化させずにＥＯＴを小さくしてデータ保持機能を上昇させることが可能であることがわかる。なお、ＥＯＴを同等にする場合には、窒化処理によりトンネル酸化膜を厚くすることができ、その分リーク電流を抑制することができるのでやはり結果的にデータ保持特性を上昇させることができる。
なお、本発明は上記実施形態に限定されることなく種々変形可能である。たとえば、上記実施の形態では、処理装置としてマイクロ波を複数のスロットを有する平面アンテナでチャンバー内に伝播して低電子温度で高密度のプラズマを形成するプラズマ処理装置を用いたが、これに限るものではなく他のプラズマ処理装置、例えば、誘導結合型プラズマ処理装置、平面反射波プラズマ処理装置を用いてもよい。また、不揮発性メモリ素子の構造および製造工程も上記のものに限らず、どのようなものであってもよい。さらに、不活性ガスとしてＡｒを用いたが、Ａｒガス以外の他の不活性ガス（Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ）を用いることも可能である。プラズマの電子温度を低くする観点からはＡｒガス、Ｋｒガス、Ｘｅガスが好ましく、特にＡｒガスが好ましい。
本発明に係るトンネル酸化膜の窒化処理方法の工程の一例を説明するための図。 本発明に係る窒化処理を適用した不揮発性メモリ素子のメモリセルの一例を示す断面図。 本発明に係るトンネル酸化膜の窒化処理方法を実施するためのプラズマ処理装置の一例を模式的に示す断面図。 図３のマイクロ波プラズマ装置に用いられる平面アンテナ部材の構造を示す図。 窒化処理のシーケンスを説明するためのフローチャート。 窒化処理を施した後の熱酸化膜の窒素プロファイルを熱窒化処理とプラズマ窒化処理とで比較して示す図。 実際にプラズマ窒化処理を行った際のトンネル酸化膜の窒素濃度分布を示す図。 本発明の一実施形態に係るトンネル酸化膜の窒化処理方法による、トンネル酸化膜中へのトラップ生成防止効果を説明するための模式図。 本発明の一実施形態に係るトンネル酸化膜の窒化処理方法による、バーズビーク抑制効果を説明するための図。 窒化しないベースの酸化膜とドーズ量を変えて本発明の一実施形態に係る窒化処理を行った場合について、酸化膜の厚さ方向に印加した電界Ｅｏｘ（ＭＶ／ｃｍ）とリーク電流Ｊｇ（Ａ／ｃｍ２）との関係を示す図。 窒化しないベースの酸化膜とドーズ量を変えて本発明の一実施形態に係る窒化処理を行った場合について、ＦＮプロットをとった図。 窒化しないベースの酸化膜とドーズ量を変えて本実施形態に係る窒化処理を行った場合について、トンネル酸化膜のＥＯＴとフラットバンドＶｆｂとの関係を示す図。
符号の説明
１…チャンバー（処理室）
２…サセプタ
３…支持部材
５…ヒータ
１５…ガス導入部材
１６…ガス供給系
１７…Ａｒガス供給源
１８…Ｎ２ガス供給源
２３…排気管
２４…排気装置
２５…搬入出口
２６…ゲートバルブ
２８…マイクロ波透過板
２９…シール部材
３１…平面アンテナ部材
３２…マイクロ波放射孔
３７…導波管
３７ａ…同軸導波管
３７ｂ…矩形導波管
３９…マイクロ波発生装置
４０…モード変換器
５０…プロセスコントローラ
１００…プラズマ処理装置
１０１…Ｓｉ基板
１０２…トンネル酸化膜
１０３…窒化領域
１０４…フローティングゲート
１０８…ＯＮＯ構造の誘電体膜
１０９…コントロールゲート
１１１…側壁酸化膜
Ｗ…ウエハ（基板）

Claims (19)

  1. 不揮発性メモリ素子におけるトンネル酸化膜に窒化処理を施す方法であって、
    窒素ガスを含む処理ガスを用いたプラズマ処理により、前記トンネル酸化膜の表面部分に窒化領域を形成することを特徴とするトンネル酸化膜の窒化処理方法。
  2. 前記プラズマ処理は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置を用いて行われることを特徴とする請求項１に記載のトンネル酸化膜の窒化処理方法。
  3. 前記処理ガスは、希ガスを含むことを特徴とする請求項１または請求項２に記載のトンネル酸化膜の窒化処理方法。
  4. 前記希ガスはＡｒガスであることを特徴とする請求項３に記載のトンネル酸化膜の窒化処理方法。
  5. 前記窒化領域のＮドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２以上であることを特徴とする請求項１から請求項３のいずれか１項に記載のトンネル酸化膜の窒化処理方法。
  6. 前記プラズマ処理は、６．７〜２６６Ｐａの圧力で実施されることを特徴とする請求項１から請求項５のいずれか１項に記載のトンネル酸化膜の窒化処理方法。
  7. シリコン基板上にトンネル酸化膜を形成する工程と、
    窒素ガスを含む処理ガスを用いたプラズマ処理により、前記トンネル酸化膜の表面部分に窒化領域を形成する工程と、
    前記トンネル酸化膜の上にフローティングゲートを形成する工程と、
    前記フローティングゲートの上に誘電体膜を形成する工程と
    前記誘電体膜の上にコントロールゲートを形成する工程と、
    前記フローティングゲートおよび前記コントロールゲートの側壁に側壁酸化膜を形成する工程と、
    を有することを特徴とする不揮発性メモリ素子の製造方法。
  8. 前記プラズマ処理は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置を用いて行われることを特徴とする請求項７に記載の不揮発性メモリ素子の製造方法。
  9. 前記処理ガスは、希ガスを含むことを特徴とする請求項７または請求項８に記載の不揮発性メモリ素子の製造方法。
  10. 前記希ガスはＡｒガスであることを特徴とする請求項９に記載の不揮発性メモリ素子の製造方法。
  11. 前記窒化領域のＮドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２以上であることを特徴とする請求項７から請求項１０のいずれか１項に記載の不揮発性メモリ素子の製造方法。
  12. 前記プラズマ処理は、６．７〜２６６Ｐａの圧力で実施されることを特徴とする請求項７から請求項１１のいずれか１項に記載の不揮発性メモリ素子の製造方法。
  13. シリコン基板と、
    前記シリコン基板の上に形成されたトンネル酸化膜と、
    前記トンネル酸化膜の上に形成されたフローティングゲートと、
    前記フローティングゲートの上に形成された誘電体膜と、
    誘電体膜の上に形成されたコントロールゲートと、
    前記フローティングゲートおよび前記コントロールゲートの側壁に形成された側壁酸化膜と
    を具備する不揮発性メモリ素子であって、
    前記トンネル酸化膜は、その表面部分に、窒素ガスを含む処理ガスを用いたプラズマ処理により形成された窒化領域を有することを特徴とする不揮発性メモリ素子。
  14. 前記窒化領域は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置を用いて形成されたものであることを特徴とする請求項１３に記載の不揮発性メモリ素子。
  15. 前記窒化領域は、窒素ガスおよび希ガスを含む処理ガスを用いたプラズマ処理により形成されたものであることを特徴とする請求項１３または請求項１４に記載の不揮発性メモリ素子。
  16. 前記希ガスはＡｒガスであることを特徴とする請求項１５に記載の不揮発性メモリ素子。
  17. 前記窒化領域のＮドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２以上であることを特徴とする請求項１５から請求項１６のいずれか１項に記載の不揮発性メモリ素子。
  18. 窒素ガスを含む処理ガスを用いたプラズマ処理により、不揮発性メモリ素子のトンネル酸化膜の表面部分に窒化領域が形成されるように、コンピュータがプラズマ処理装置を制御するソフトウエアを含むコンピュータプログラム。
  19. 窒素ガスを含む処理ガスを用いたプラズマ処理により、不揮発性メモリ素子のトンネル酸化膜の表面部分に窒化領域が形成されるように、コンピュータがプラズマ処理装置を制御するソフトウエアを含む記録媒体。

JP2004380705A 2004-12-28 2004-12-28 トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体 Pending JP2006186245A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004380705A JP2006186245A (ja) 2004-12-28 2004-12-28 トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体
CN2010101638948A CN101834133B (zh) 2004-12-28 2005-12-22 氧化膜的氮化处理方法和等离子体处理装置
PCT/JP2005/023597 WO2006070685A1 (ja) 2004-12-28 2005-12-22 トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびに制御プログラムおよびコンピュータ読取可能な記憶媒体
KR1020077014617A KR20070086697A (ko) 2004-12-28 2005-12-22 터널 산화막의 질화 처리 방법, 불휘발성 메모리 소자의제조 방법, 불휘발성 메모리 소자, 제어 프로그램 및컴퓨터 판독 가능한 기억 매체
US11/813,043 US20080093658A1 (en) 2004-12-28 2005-12-22 Method for Nitriding Tunnel Oxide Film, Method for Manufacturing Non-Volatile Memory Device, Non-Volatile Memory Device, Control Program and Computer-Readable Recording Medium
CN200580045366XA CN101095224B (zh) 2004-12-28 2005-12-22 隧道氧化膜的氮化处理方法、非易失性存储元件的制造方法和非易失性存储元件，以及控制程序和计算机可读取的存储介质
TW094146774A TWI390632B (zh) 2004-12-28 2005-12-27 Nitriding treatment of tunneling oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004380705A JP2006186245A (ja) 2004-12-28 2004-12-28 トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体

Publications (1)

Publication Number Publication Date
JP2006186245A true JP2006186245A (ja) 2006-07-13

Family

ID=36614802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004380705A Pending JP2006186245A (ja) 2004-12-28 2004-12-28 トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体

Country Status (6)

Country Link
US (1) US20080093658A1 (ja)
JP (1) JP2006186245A (ja)
KR (1) KR20070086697A (ja)
CN (2) CN101834133B (ja)
TW (1) TWI390632B (ja)
WO (1) WO2006070685A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933835B1 (ko) * 2007-11-12 2009-12-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP2011040533A (ja) * 2009-08-10 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825018B2 (en) * 2006-02-28 2010-11-02 Tokyo Electron Limited Plasma oxidation method and method for manufacturing semiconductor device
KR20090025780A (ko) * 2007-09-07 2009-03-11 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP5232425B2 (ja) * 2007-09-10 2013-07-10 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置およびその製造方法
US20090309150A1 (en) * 2008-06-13 2009-12-17 Infineon Technologies Ag Semiconductor Device And Method For Making Semiconductor Device
US8501610B2 (en) * 2009-04-28 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memories and methods of fabrication thereof
CN104733296B (zh) * 2013-12-24 2017-12-12 北京兆易创新科技股份有限公司 一种快闪存储器隧道绝缘层的制作方法
KR102263315B1 (ko) 2014-08-06 2021-06-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법
CN104766827A (zh) * 2015-03-31 2015-07-08 上海华力微电子有限公司 一种提高nor闪存数据保存能力的方法
CN104992902A (zh) * 2015-05-27 2015-10-21 上海华力微电子有限公司 一种提高隧道氧化层可靠性的方法
CN105206581B (zh) * 2015-08-31 2018-10-16 上海华力微电子有限公司 一种sonos器件中ono结构的制造方法
JP7173082B2 (ja) * 2020-04-17 2022-11-16 信越半導体株式会社 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299241A (ja) * 2001-03-28 2002-10-11 Tadahiro Omi マイクロ波プラズマプロセス装置、プラズマ着火方法、プラズマ形成方法及びプラズマプロセス方法
JP2004047614A (ja) * 2002-07-10 2004-02-12 Innotech Corp トランジスタとそれを用いた半導体メモリ、およびトランジスタの製造方法
JP2004087865A (ja) * 2002-08-28 2004-03-18 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762728A (en) * 1985-04-09 1988-08-09 Fairchild Semiconductor Corporation Low temperature plasma nitridation process and applications of nitride films formed thereby
US5273587A (en) * 1992-09-04 1993-12-28 United Solar Systems Corporation Igniter for microwave energized plasma processing apparatus
JP3558565B2 (ja) * 1999-11-08 2004-08-25 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体装置の製造方法
DE10065976A1 (de) * 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US6413881B1 (en) * 2000-03-09 2002-07-02 Lsi Logic Corporation Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
WO2003015151A1 (en) * 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
US6586313B2 (en) * 2001-11-29 2003-07-01 Stmicroelectronics S.R.L. Method of avoiding the effects of lack of uniformity in trench isolated integrated circuits
JP4252749B2 (ja) * 2001-12-13 2009-04-08 忠弘 大見 基板処理方法および基板処理装置
US20050155345A1 (en) * 2002-03-29 2005-07-21 Tokyo Electron Limited Device and method for purifying exhaust gas from industrial vehicle engine
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
KR100482747B1 (ko) * 2002-12-18 2005-04-14 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US7183143B2 (en) * 2003-10-27 2007-02-27 Macronix International Co., Ltd. Method for forming nitrided tunnel oxide layer
US7399674B2 (en) * 2004-10-22 2008-07-15 Macronix International Co., Ltd. Method of fabricating NAND-type flash EEPROM without field oxide isolation
JPWO2006046634A1 (ja) * 2004-10-28 2008-05-22 東京エレクトロン株式会社 ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299241A (ja) * 2001-03-28 2002-10-11 Tadahiro Omi マイクロ波プラズマプロセス装置、プラズマ着火方法、プラズマ形成方法及びプラズマプロセス方法
JP2004047614A (ja) * 2002-07-10 2004-02-12 Innotech Corp トランジスタとそれを用いた半導体メモリ、およびトランジスタの製造方法
JP2004087865A (ja) * 2002-08-28 2004-03-18 Hitachi Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933835B1 (ko) * 2007-11-12 2009-12-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP2011040533A (ja) * 2009-08-10 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8258033B2 (en) 2009-08-10 2012-09-04 Kabushiki Kaisha Toshiba Method of manufacturing nonvolatile semiconductor memory device

Also Published As

Publication number Publication date
KR20070086697A (ko) 2007-08-27
CN101095224B (zh) 2010-06-16
TWI390632B (zh) 2013-03-21
WO2006070685A1 (ja) 2006-07-06
CN101095224A (zh) 2007-12-26
CN101834133A (zh) 2010-09-15
US20080093658A1 (en) 2008-04-24
TW200633065A (en) 2006-09-16
CN101834133B (zh) 2012-01-25

Similar Documents

Publication Publication Date Title
TWI390632B (zh) Nitriding treatment of tunneling oxide film
JP5252913B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
KR101097574B1 (ko) 마이크로파 플라즈마 처리 장치
JP5276437B2 (ja) 窒化珪素膜の形成方法、半導体装置の製造方法、およびプラズマｃｖｄ装置
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP4739215B2 (ja) 酸化膜の形成方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
US8158535B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
US8247331B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
JP5089121B2 (ja) シリコン酸化膜の形成方法およびプラズマ処理装置
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
WO2011040455A1 (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
JPWO2006046634A1 (ja) ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体
JPWO2007034871A1 (ja) 選択的プラズマ処理方法
JP2007005696A (ja) プラズマ窒化処理方法および半導体装置の製造方法
JP5096047B2 (ja) マイクロ波プラズマ処理装置およびマイクロ波透過板
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
WO2008038788A1 (fr) Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
JP4975622B2 (ja) 半導体装置の製造方法
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703