CN111430357A - 三维存储器的形成方法 - Google Patents

三维存储器的形成方法 Download PDF

Info

Publication number
CN111430357A
CN111430357A CN202010279557.9A CN202010279557A CN111430357A CN 111430357 A CN111430357 A CN 111430357A CN 202010279557 A CN202010279557 A CN 202010279557A CN 111430357 A CN111430357 A CN 111430357A
Authority
CN
China
Prior art keywords
layer
substrate
sacrificial layer
residual
covering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010279557.9A
Other languages
English (en)
Other versions
CN111430357B (zh
Inventor
徐前兵
张磊
鲁周阳
董明
张若芳
张富山
阳涵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010279557.9A priority Critical patent/CN111430357B/zh
Publication of CN111430357A publication Critical patent/CN111430357A/zh
Application granted granted Critical
Publication of CN111430357B publication Critical patent/CN111430357B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及半导体制造技术领域,尤其涉及一种三维存储器的形成方法。所述三维存储器的形成方法包括如下步骤:提供一衬底,所述衬底表面具有第一堆叠层,所述第一堆叠层包括核心区域和位于所述核心区域一侧的台阶区域,所述核心区域背离所述台阶区域的一侧为倾斜侧面,所述核心区域内具有第一沟道孔;形成至少覆盖所述倾斜侧面的牺牲层;沉积填充材料于所述第一堆叠层,形成填充所述第一沟道孔的填充层,覆盖于所述牺牲层表面的所述填充材料形成残留层;去除所述牺牲层,所述残留层随所述牺牲层的去除而剥离。本发明实现了对残留层的充分去除,避免了残余的所述残留层对后续工艺的影响。

Description

三维存储器的形成方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种三维存储器的形成方法。
背景技术
随着平面型闪存存储器的发展,半导体的生产工艺取得了巨大的进步。但是最近几年,平面型闪存的发展遇到了各种挑战:物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下,为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本,各种不同的三维(3D)闪存存储器结构应运而生,例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中,3D NAND存储器以其小体积、大容量为出发点,将储存单元采用三维模式层层堆叠的高度集成为设计理念,生产出高单位面积存储密度,高效存储单元性能的存储器,已经成为新兴存储器设计和生产的主流工艺。
3D NAND存储器的堆叠结构通常包括阵列区域和至少位于阵列区域一侧的台阶区域,所述阵列区域背离所述台阶区域的一侧形成倾斜侧面。然而,由于现有工艺的限制,在所述阵列区域的所述倾斜侧面经常会残留多晶硅等材料。这些残留不仅会影响后续工艺的顺利进行,而且后续工艺极易导致残留的剥离,从而在晶圆表面产生划痕等缺陷,最终严重影响三维存储的性能。当前并没有有效的方法去除所述倾斜侧面上的残留物。
因此,如何充分去除所述阵列区域的倾斜侧面上的残留物,从而优化半导体制程,提高三维存储器的电性能,是当前亟待解决的技术问题。
发明内容
本发明提供一种三维存储器的形成方法,用于解决现有技术的阵列区域倾斜侧面上的残留物不易去除的问题,以优化半导体制程,提高三维存储器的电性能。
为了解决上述问题,本发明提供了一种三维存储器的形成方法,包括如下步骤:
提供一衬底,所述衬底表面具有第一堆叠层,所述第一堆叠层包括核心区域和位于所述核心区域一侧的台阶区域,所述核心区域背离所述台阶区域的一侧为倾斜侧面,所述核心区域内具有第一沟道孔;
形成至少覆盖所述倾斜侧面的牺牲层;
沉积填充材料于所述第一堆叠层,形成填充所述第一沟道孔的填充层,覆盖于所述牺牲层表面的所述填充材料形成残留层;
去除所述牺牲层,所述残留层随所述牺牲层的去除而剥离。
可选的,所述衬底包括第一表面和与所述第一表面相对的第二表面,所述第一堆叠层位于所述第一表面;形成至少覆盖所述倾斜侧面的牺牲层的具体步骤包括:
沉积牺牲材料于所述衬底和所述第一堆叠层表面,形成连续覆盖所述第一堆叠层背离所述衬底的表面、所述倾斜侧面、暴露的所述第一表面、所述衬底的侧面、以及所述第二表面的牺牲层。
可选的,所述牺牲层覆盖所述第一堆叠层背离所述衬底的表面的宽度为0.5mm~2mm。
可选的,形成至少覆盖所述倾斜侧面的牺牲层之前,还包括如下步骤:
形成覆盖所述倾斜侧面的保护层,所述牺牲层相对于所述保护层具有刻蚀选择性。
可选的,沉积填充材料于所述第一堆叠层的具体步骤包括:
沉积填充材料于所述第一堆叠层,形成填充所述第一沟道孔的填充层,连续覆盖于所述第一堆叠层背离所述衬底表面以及所有所述牺牲层表面的所述填充材料形成残留层。
可选的,去除所述牺牲层的具体步骤包括:
去除覆盖于所述第一堆叠层背离所述衬底表面的所述残留层,暴露所述牺牲层;
去除位于所述第二表面和所述衬底的侧面的所有残留层。
可选的,去除覆盖于所述第一堆叠层背离所述衬底表面的所述残留层的具体步骤包括:
采用化学机械研磨工艺去除覆盖于所述第一堆叠层背离所述衬底表面的所述残留层和所述牺牲层,暴露覆盖于所述倾斜侧面表面的所述牺牲层。
可选的,去除位于所述第二表面和所述衬底的侧面的所有残留层的具体步骤包括:
去除位于所述第二表面和所述衬底的侧面的所有残留层、并去除位于暴露的所述第一表面的部分残留层,所述第一表面上剩余的所述残留层与所述衬底边缘之间的距离为0.2mm~0.4mm。
可选的,去除所述牺牲层的具体步骤包括:
采用湿法刻蚀工艺去除所述牺牲层。
可选的,所述湿法刻蚀工艺的下酸点与所述衬底边缘之间的距离为0.7mm~0.9mm。
可选的,所述牺牲层的材料为氧化物材料,所述填充材料为多晶硅。
可选的,去除所述牺牲层之后,还包括如下步骤:
形成第二堆叠层于所述第一堆叠层背离所述衬底的表面,所述第二堆叠层中具有与所述第一沟道孔连通的第二沟道孔。
本发明提供的三维存储器的形成方法,在于第一堆叠层中的第一沟道孔内形成填充层之前,先形成覆盖核心区域的倾斜侧面的牺牲层,这样,在后续沉积填充材料的过程中,残留的所述填充材料(即残留层)位于所述牺牲层表面,因而后续在去除所述牺牲层的过程中,所述残留层能够伴随所述牺牲层的去除而剥离,一方面,实现了对所述残留层的充分去除,避免了残余的所述残留层对后续工艺的影响;另一方面,所述牺牲层的设置还能够有效避免直接去除所述残留层造成的衬底损伤。这两方面都有助于优化三维存储器的制程工艺,提高三维存储器的性能。
附图说明
附图1是本发明具体实施方式中三维存储器的形成方法流程图;
附图2A-2F是本发明具体实施方式在形成三维存储器的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的三维存储器的形成方法的具体实施方式做详细说明。
3D NAND存储器等三维存储器中的堆叠层通常包括核心区域以及位于所述核心区域边缘的台阶区域。所述核心区域用于信息的存储;所述台阶区域位于所述堆叠层的端部,用于向核心区域传输控制信息,以实现信息在所述核心区域的读写。在具有SCF(SingleChannel Formation,单沟道构造)结构的3DNAND存储器中,所述堆叠层包括第一堆叠层以及叠置于所述第一堆叠层表面的第二堆叠层。所述第一堆叠层中具有第一沟道孔(即下沟道孔,Low Channel Hole,LCH),所述第二堆叠层中具有与所述第一沟道孔连通的第二沟道孔(即上沟道孔,Upper Channel Hole,UCH)。
然而,当前在形成具有SCF结构的3D NAND存储器的过程中,在第一堆叠层中的所述第一沟道孔内进行填充材料的填充时,在第一堆叠层阵列区域的倾斜侧面上也会覆盖有填充材料。在对所述第一堆叠层进行化学机械研磨平坦化的过程中,并不能去除覆盖于所述倾斜侧面上的填充材料。而覆盖于所述倾斜侧面上的填充材料在后续工艺中可能会出现剥离,从而在3D NAND存储器中产生划痕等缺陷。为了解决这一问题,当前采用了湿法刻蚀工艺去除覆盖于所述倾斜侧面上的所述填充材料。但是,由于刻蚀机台本身以及填充材料类型的限制,只能去除部分覆盖于所述倾斜侧面上的填充材料,例如只能去除覆盖于所述倾斜侧面下部的部分填充材料,剩余的所述填充材料在后续工艺中还是会存在剥离的风险。
为了能够充分去除覆盖于核心区域倾斜侧面上的填充材料,从而改善三维存储器的性能,本具体实施方式提供了一种三维存储器的形成方法,附图1是本发明具体实施方式中三维存储器的形成方法流程图,附图2A-2F是本发明具体实施方式在形成三维存储器的过程中主要的工艺截面示意图。本年具体实施方式中所述的三维存储器可以是但不限于3DNAND存储器。如图1、图2A-图2F所示,本具体实施方式提供的三维存储器的形成方法,包括如下步骤:
步骤S11,提供一衬底,所述衬底20表面具有第一堆叠层,所述第一堆叠层包括核心区域CA和位于所述核心区域CA一侧的台阶区域SS,所述核心区域CA背离所述台阶区域SS的一侧为倾斜侧面21,所述核心区域CA内具有第一沟道孔22,如图2A所示。
具体来说,所述衬底20的材料可以是但不限于硅。在所述衬底20背离所述第一堆叠层的表面和所述衬底20的侧面还可以形成有用于保护所述衬底20的辅助层24。所述辅助层24的材料可以为氮化物材料,例如氮化硅。所述第一堆叠层包括沿垂直于所述衬底20的方向交替堆叠的层间绝缘层和伪栅极层,所述伪栅极层后续通过金属化步骤形成栅极层。所述层间绝缘层的材料可以为氧化物材料,例如二氧化硅;所述伪栅极层的材料可以为氮化物材料,例如氮化硅。所述衬底20表面还包括位于所述第一堆叠层外周的外围区域PA,所述外围区域PA中具有外围电路结构。在形成所述第一堆叠层之后,刻蚀所述第一堆叠层,于所述核心区域CA形成沿垂直于所述衬底20的方向贯穿所述第一堆叠层的第一沟道孔22、并同时于所述台阶区域SS形成沿垂直于所述衬底20的方向贯穿所述第一堆叠层的支撑孔23。所述沟道孔22的底部还形成有外延层。本领域技术人员可以根据实际需要在所述第一沟道孔22和所述支撑孔23的内壁表面形成覆盖层28,以便于后续填充材料充分填充所述第一沟道孔22和所述支撑孔23。
步骤S12,形成至少覆盖所述倾斜侧面21的牺牲层25,如图2B所示。
可选的,所述衬底20包括第一表面和与所述第一表面相对的第二表面,所述第一堆叠层位于所述第一表面;形成至少覆盖所述倾斜侧面21的牺牲层25的具体步骤包括:
沉积牺牲材料于所述衬底20和所述第一堆叠层表面,形成连续覆盖所述第一堆叠层背离所述衬底20的表面、所述倾斜侧面21、暴露的所述第一表面、所述衬底20的侧面、以及所述第二表面的牺牲层25。
可选的,所述牺牲层25覆盖所述第一堆叠层背离所述衬底20的表面的宽度W1为0.5mm~2mm。
具体来说,所述第一堆叠层距离所述衬底20的边缘具有一间隙,使得在所述倾斜侧面21一侧还具有暴露的所述衬底20表面,即暴露的所述第一表面。在沉积填充材料于所述第一沟道孔22之前,先采用化学气相沉积工艺、物理气相沉积工艺或者等离子体沉积工艺等方法,形成连续覆盖所述第一堆叠层顶面的部分区域、所述倾斜侧面21、暴露的所述第一表面、所述衬底20的侧面、以及所述第二表面的牺牲层25。所述牺牲层25覆盖所述第一堆叠层顶面的宽度W1可以为0.5mm~2mm,例如1.5mm;所述牺牲层25覆盖所述衬底20的所述第二表面的宽度可以为2mm~4mm,例如3mm。通过限定所述牺牲层25覆盖所述第一堆叠层顶面的宽度W1,可以确保所述倾斜侧面21整体,尤其是所述倾斜侧面21上部(即远离所述衬底20的部分)能够被所述牺牲层25充分覆盖,以进一步确保后续残留层的充分去除。
本具体实施方式是以所述牺牲层25连续覆盖所述第一堆叠层顶面的部分区域、所述倾斜侧面21、暴露的所述第一表面、所述衬底20的侧面、以及所述第二表面为例进行说明。本领域技术人员也可以根据实际需要,控制所述牺牲层25仅覆盖所述倾斜侧面21,或者仅覆盖所述倾斜侧面21和暴露的所述第一表面。
可选的,形成至少覆盖所述倾斜侧面21的牺牲层25之前,还包括如下步骤:
形成覆盖所述倾斜侧面21的保护层26,所述牺牲层25相对于所述保护层26具有刻蚀选择性。
具体来说,由于后续工艺需要去除所述牺牲层25,因此,为了避免去除所述牺牲层25的过程中对所述第一堆叠层中的所述层间绝缘层和所述伪栅极层造成损伤,在沉积所述牺牲层25之前,可以先形成覆盖所述倾斜侧面21的所述保护层26,且所述牺牲层25相对于所述保护层26具有刻蚀选择性。这样,后续可以通过选择性刻蚀,去除所述牺牲层25,而不对所述保护层26造成损伤,从而对所述第一堆叠层进行了保护。所述保护层26的具体厚度,本领域技术人员可以根据实际需要进行选择,只要能在去除所述牺牲层25的过程中对所述第一堆叠层中的所述层间绝缘层和所述伪栅极层进行保护即可。可选的,覆盖于所述倾斜侧面21上的所述保护层26厚度均匀、表面平坦,以便于后续形成厚度均匀、表面平坦的所述牺牲层25。
在其他具体实施方式中,为了简化制程工艺,本领域技术人员也可以不形成所述保护层26,而是选择相对于所述第一堆叠层中的所述层间绝缘层和所述伪栅极层均具有刻蚀选择性的牺牲材料(例如碳或者含碳有机材料)来形成所述牺牲层25。
步骤S13,沉积填充材料于所述第一堆叠层,形成填充所述第一沟道孔22的填充层271,覆盖于所述牺牲层25表面的所述填充材料形成残留层273,如图2E所示。
可选的,沉积填充材料于所述第一堆叠层的具体步骤包括:
沉积填充材料27于所述第一堆叠层,形成填充所述第一沟道孔22的填充层271,连续覆盖于所述第一堆叠层背离所述衬底20表面以及所有所述牺牲层25表面的所述填充材料27形成残留层273。
具体来说,沉积填充材料27于所述第一堆叠层,所述填充材料27填充于所述第一沟道孔22内、所述支撑孔23、所述第一堆叠层顶面、所述倾斜侧面21、保留的所述第一表面、所述衬底20的侧面和所述衬底20的第二表面,如图2C所示。其中,填充于所述第一沟道孔22内的所述填充材料27形成所述填充层271,用于后续在所述第一堆叠层表面形成第二堆叠层的过程中支撑所述第二堆叠层。填充于所述支撑孔23内的所述填充材料27形成支撑柱272,用于在后续金属化工艺形成栅极层的过程中支撑所述第一堆叠层。连续覆盖于所述第一堆叠层背离所述衬底20表面以及所有所述牺牲层25表面的所述填充材料27形成残留层273。
步骤S14,去除所述牺牲层25,所述残留层273随所述牺牲层25的去除而剥离。
可选的,去除所述牺牲层25的具体步骤包括:
去除覆盖于所述第一堆叠层背离所述衬底20表面的所述残留层273,暴露所述牺牲层25;
去除位于所述第二表面和所述衬底20的侧面的所有残留层273。
可选的,去除覆盖于所述第一堆叠层背离所述衬底20表面的所述残留层273的具体步骤包括:
采用化学机械研磨工艺去除覆盖于所述第一堆叠层背离所述衬底20表面的所述残留层273和所述牺牲层25,暴露覆盖于所述倾斜侧面21表面的所述牺牲层25。
可选的,去除位于所述第二表面和所述衬底20的侧面的所有残留层的具体步骤包括:
去除位于所述第二表面和所述衬底20的侧面的所有残留层、并去除位于暴露的所述第一表面的部分残留层273,所述第一表面上剩余的所述残留层273与所述衬底20边缘之间的距离W2为0.2mm~0.4mm。
可选的,去除所述牺牲层25的具体步骤包括:
采用湿法刻蚀工艺去除所述牺牲层。
具体来说,首先,采用化学机械研磨工艺对所述第一堆叠层的顶面进行平坦化,去除覆盖于所述第一堆叠层顶面的所述残留层273和所述牺牲层25,暴露位于所述倾斜侧面21上的所述牺牲层25的顶面,如图2D所述。然后,采用湿法刻蚀工艺去除覆盖于所述衬底20的所述第二表面、所述衬底20侧面和部分暴露的所述第一表面上的所述残留层273,得到如图2E所示的结构。暴露的所述第一表面上剩余的所述残留层273的边缘与位于所述倾斜侧面21一侧的所述衬底20的边缘之间的距离W2可以为0.2mm~0.4mm,例如0.3mm,从而暴露部分覆盖于暴露的所述第一表面上的所述牺牲层25。接着,采用湿法刻蚀工艺去除所述牺牲层25。由于剩余的所述残留层273完全覆盖于所述牺牲层25表面,因此,随着所述牺牲层25的刻蚀,剩余的所述残留层273也被去除,避免了所述残留层273残留于所述倾斜侧面21,确保了后续工艺的顺利进行,避免在3D NAND存储器中产生划痕等缺陷。
可选的,所述湿法刻蚀工艺的下酸点与所述衬底20边缘之间的距离W3为0.7mm~0.9mm。
具体来说,由于覆盖于所述倾斜侧面21上的所述残留层273与位于所述倾斜侧面21一侧的所述衬底20的边缘之间的距离在0.3mm~0.8mm之间,通过设置所述牺牲层25,可以将所述湿法刻蚀工艺的下酸点与所述衬底20边缘之间的距离W3调整为0.7mm~0.9mm,例如0.8mm,从而可以确保所述倾斜侧面21上的所述残留层273被充分去除。本具体实施方式中所述的下酸点是指,湿法刻蚀机台倾斜喷射刻蚀剂的位置与所述衬底20边缘之间的距离。
可选的,所述牺牲层25的材料为氧化物材料,所述填充材料27为多晶硅。
具体来说,所述牺牲层25的材料为二氧化硅。由于所述衬底20的材料多为硅,氧化物材料与硅之间的刻蚀选择比可以远远大于多晶硅与硅之间的刻蚀选择比,因此,相较于通过湿法刻蚀工艺直接去除多晶硅的方法,本具体实施方式通过湿法刻蚀工艺去除所述牺牲层25从而带动所述多晶硅的去除,能够有效减少甚至是避免对所述衬底20的损伤,从而对所述衬底20内部的导电结构进行了有效的保护。
可选的,去除所述牺牲层25之后,还包括如下步骤:
形成第二堆叠层于所述第一堆叠层背离所述衬底20的表面,所述第二堆叠层中具有与所述第一沟道孔21连通的第二沟道孔。
具体来说,由于在形成所述第二堆叠层之前,以充分去除覆盖于所述第一堆叠层的所述倾斜侧面21上的所述残留层273,因此有效避免了在形成所述第二堆叠层的过程中发生残留层剥离的问题,提高了3D NAND存储器的整体性能。
本具体实施方式提供的三维存储器的形成方法,在于第一堆叠层中的第一沟道孔内形成填充层之前,先形成覆盖核心区域的倾斜侧面的牺牲层,这样,在后续沉积填充材料的过程中,残留的所述填充材料(即残留层)位于所述牺牲层表面,因而后续在去除所述牺牲层的过程中,所述残留层能够伴随所述牺牲层的去除而剥离,一方面,实现了对所述残留层的充分去除,避免了残余的所述残留层对后续工艺的影响;另一方面,所述牺牲层的设置还能够有效避免直接去除所述残留层造成的衬底损伤。这两方面都有助于优化三维存储器的制程工艺,提高三维存储器的性能。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种三维存储器的形成方法,其特征在于,包括如下步骤:
提供一衬底,所述衬底表面具有第一堆叠层,所述第一堆叠层包括核心区域和位于所述核心区域一侧的台阶区域,所述核心区域背离所述台阶区域的一侧为倾斜侧面,所述核心区域内具有第一沟道孔;
形成至少覆盖所述倾斜侧面的牺牲层;
沉积填充材料于所述第一堆叠层,形成填充所述第一沟道孔的填充层,覆盖于所述牺牲层表面的所述填充材料形成残留层;
去除所述牺牲层,所述残留层随所述牺牲层的去除而剥离。
2.根据权利要求1所述的三维存储器的形成方法,其特征在于,所述衬底包括第一表面和与所述第一表面相对的第二表面,所述第一堆叠层位于所述第一表面;形成至少覆盖所述倾斜侧面的牺牲层的具体步骤包括:
沉积牺牲材料于所述衬底和所述第一堆叠层表面,形成连续覆盖所述第一堆叠层背离所述衬底的表面、所述倾斜侧面、暴露的所述第一表面、所述衬底的侧面、以及所述第二表面的牺牲层。
3.根据权利要求2所述的三维存储器的形成方法,其特征在于,所述牺牲层覆盖所述第一堆叠层背离所述衬底的表面的宽度为0.5mm~2mm。
4.根据权利要求2所述的三维存储器的形成方法,其特征在于,形成至少覆盖所述倾斜侧面的牺牲层之前,还包括如下步骤:
形成覆盖所述倾斜侧面的保护层,所述牺牲层相对于所述保护层具有刻蚀选择性。
5.根据权利要求2所述的三维存储器的形成方法,其特征在于,沉积填充材料于所述第一堆叠层的具体步骤包括:
沉积填充材料于所述第一堆叠层,形成填充所述第一沟道孔的填充层,连续覆盖于所述第一堆叠层背离所述衬底表面以及所有所述牺牲层表面的所述填充材料形成残留层。
6.根据权利要求5所述的三维存储器的形成方法,其特征在于,去除所述牺牲层的具体步骤包括:
去除覆盖于所述第一堆叠层背离所述衬底表面的所述残留层,暴露所述牺牲层;
去除位于所述第二表面和所述衬底的侧面的所有残留层。
7.根据权利要求6所述的三维存储器的形成方法,其特征在于,去除覆盖于所述第一堆叠层背离所述衬底表面的所述残留层的具体步骤包括:
采用化学机械研磨工艺去除覆盖于所述第一堆叠层背离所述衬底表面的所述残留层和所述牺牲层,暴露覆盖于所述倾斜侧面表面的所述牺牲层。
8.根据权利要求6所述的三维存储器的形成方法,其特征在于,去除位于所述第二表面和所述衬底的侧面的所有残留层的具体步骤包括:
去除位于所述第二表面和所述衬底的侧面的所有残留层、并去除位于暴露的所述第一表面的部分残留层,所述第一表面上剩余的所述残留层与所述衬底边缘之间的距离为0.2mm~0.4mm。
9.根据权利要求6所述的三维存储器的形成方法,其特征在于,去除所述牺牲层的具体步骤包括:
采用湿法刻蚀工艺去除所述牺牲层。
10.根据权利要求9所述的三维存储器的形成方法,其特征在于,所述湿法刻蚀工艺的下酸点与所述衬底边缘之间的距离为0.7mm~0.9mm。
11.根据权利要求1所述的三维存储器的形成方法,其特征在于,所述牺牲层的材料为氧化物材料,所述填充材料为多晶硅。
12.根据权利要求1所述的三维存储器的形成方法,其特征在于,去除所述牺牲层之后,还包括如下步骤:
形成第二堆叠层于所述第一堆叠层背离所述衬底的表面,所述第二堆叠层中具有与所述第一沟道孔连通的第二沟道孔。
CN202010279557.9A 2020-04-10 2020-04-10 三维存储器的形成方法 Active CN111430357B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010279557.9A CN111430357B (zh) 2020-04-10 2020-04-10 三维存储器的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010279557.9A CN111430357B (zh) 2020-04-10 2020-04-10 三维存储器的形成方法

Publications (2)

Publication Number Publication Date
CN111430357A true CN111430357A (zh) 2020-07-17
CN111430357B CN111430357B (zh) 2023-07-04

Family

ID=71553873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010279557.9A Active CN111430357B (zh) 2020-04-10 2020-04-10 三维存储器的形成方法

Country Status (1)

Country Link
CN (1) CN111430357B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466888A (zh) * 2020-11-18 2021-03-09 长江存储科技有限责任公司 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法
CN112786612A (zh) * 2021-01-18 2021-05-11 长江存储科技有限责任公司 三维存储器及其制造方法
CN112466888B (zh) * 2020-11-18 2024-05-14 长江存储科技有限责任公司 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228712B1 (en) * 1998-11-10 2001-05-08 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device and manufacturing method thereof
US6368949B1 (en) * 1999-09-24 2002-04-09 Advanced Micro Devices, Inc. Post-spacer etch surface treatment for improved silicide formation
CN105990129A (zh) * 2015-02-02 2016-10-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109065545A (zh) * 2018-08-14 2018-12-21 长江存储科技有限责任公司 三维存储器及其堆叠层的平坦化方法
CN109192731A (zh) * 2018-08-27 2019-01-11 长江存储科技有限责任公司 三维存储器的制造方法及三维存储器
CN109904165A (zh) * 2019-01-31 2019-06-18 长江存储科技有限责任公司 三维存储器的制造方法及三维存储器
CN109904169A (zh) * 2019-02-14 2019-06-18 长江存储科技有限责任公司 3d nand存储器的形成方法
CN110299366A (zh) * 2019-06-27 2019-10-01 长江存储科技有限责任公司 三维存储器及其形成方法
CN110867449A (zh) * 2019-11-12 2020-03-06 长江存储科技有限责任公司 三维存储器及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228712B1 (en) * 1998-11-10 2001-05-08 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device and manufacturing method thereof
US6368949B1 (en) * 1999-09-24 2002-04-09 Advanced Micro Devices, Inc. Post-spacer etch surface treatment for improved silicide formation
CN105990129A (zh) * 2015-02-02 2016-10-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109065545A (zh) * 2018-08-14 2018-12-21 长江存储科技有限责任公司 三维存储器及其堆叠层的平坦化方法
CN109192731A (zh) * 2018-08-27 2019-01-11 长江存储科技有限责任公司 三维存储器的制造方法及三维存储器
CN109904165A (zh) * 2019-01-31 2019-06-18 长江存储科技有限责任公司 三维存储器的制造方法及三维存储器
CN109904169A (zh) * 2019-02-14 2019-06-18 长江存储科技有限责任公司 3d nand存储器的形成方法
CN110299366A (zh) * 2019-06-27 2019-10-01 长江存储科技有限责任公司 三维存储器及其形成方法
CN110867449A (zh) * 2019-11-12 2020-03-06 长江存储科技有限责任公司 三维存储器及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466888A (zh) * 2020-11-18 2021-03-09 长江存储科技有限责任公司 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法
CN112466888B (zh) * 2020-11-18 2024-05-14 长江存储科技有限责任公司 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法
CN112786612A (zh) * 2021-01-18 2021-05-11 长江存储科技有限责任公司 三维存储器及其制造方法

Also Published As

Publication number Publication date
CN111430357B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
CN1474436A (zh) 具有自对准节接触孔的半导体器件及其制造方法
CN111785725B (zh) 三维存储器的形成方法
CN110729296A (zh) 三维存储器及其形成方法
CN111540749B (zh) 三维存储器及其形成方法
CN112909005B (zh) 一种三维存储器及其制备方法
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
CN101989566B (zh) 半导体器件和闪存器件的制作方法
CN111430357B (zh) 三维存储器的形成方法
US6184552B1 (en) Non-volatile memory cell with non-trenched substrate
CN113013174A (zh) 一种三维存储器及其制备方法
US20080305595A1 (en) Methods of forming a semiconductor device including openings
TWI435416B (zh) 記憶體的製造方法
CN111415942B (zh) 三维存储器的形成方法
US8558319B2 (en) Semiconductor memory devices and methods of manufacturing the same
CN112349729A (zh) 垂直半导体器件
CN111370419A (zh) 一种半导体器件及其制作方法
CN111403411B (zh) 三维存储器及其形成方法
US20050142796A1 (en) Device isolation method of semiconductor memory device and flash memory device fabricating method using the same
US11984398B2 (en) Semiconductor structure and manufacturing method thereof
US11538818B2 (en) Manufacturing method for memory structure
US20240038838A1 (en) Semiconductor structure and method for fabricating same
US20230017264A1 (en) Semiconductor device and method of forming the same
US7199013B2 (en) Semiconductor device and method for fabricating the same
US7205193B2 (en) Semiconductor device and method for fabricating the same
KR20080019429A (ko) 반도체 소자의 소자분리 구조 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant