CN109192731A - 三维存储器的制造方法及三维存储器 - Google Patents
三维存储器的制造方法及三维存储器 Download PDFInfo
- Publication number
- CN109192731A CN109192731A CN201810982760.5A CN201810982760A CN109192731A CN 109192731 A CN109192731 A CN 109192731A CN 201810982760 A CN201810982760 A CN 201810982760A CN 109192731 A CN109192731 A CN 109192731A
- Authority
- CN
- China
- Prior art keywords
- layer
- channel hole
- dimensional storage
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 158
- 239000011229 interlayer Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 150000002831 nitrogen free-radicals Chemical class 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000002708 enhancing effect Effects 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 230000006698 induction Effects 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 238000001465 metallisation Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 4
- 239000002346 layers by function Substances 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006396 nitration reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种三维存储器的制造方法及三维存储器。所述三维存储器的制造方法，包括如下步骤：提供一衬底，所述衬底上具有堆叠层，所述堆叠层包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层与牺牲层；刻蚀所述堆叠层，形成贯穿所述堆叠层的沟道孔；对所述沟道孔的侧壁表面进行平坦化处理，减小相邻的所述层间绝缘层与所述牺牲层的同侧端面之间的距离，降低所述沟道孔侧壁的粗糙度。本发明降低了所述沟道孔侧壁表面的粗糙度，显著提高了三维存储器的存储和擦除性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种三维存储器的制造方法及三维存储器。
背景技术
随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。
在3D NAND存储器中，具有由层间绝缘层和栅极交替堆叠形成的堆叠结构，所述堆叠结构包括核心区域以及围绕所述核心区域设置的台阶区域。所述核心区域，用于信息的存储；所述台阶区域，位于所述堆叠结构的端部，用于向所述核心区域传输控制信息，以实现信息在所述核心区域的读写。同时，为了实现对3D NAND存储器中数据存储的控制，在所述堆叠结构的核心区域还包括贯穿所述堆叠结构的沟道孔。但是，现有沟道孔由于制程工艺的原因，形貌较差，从而严重影响了3D NAND存储器的性能。
因此，如何改善沟道孔的形貌，从而提高3D NAND存储器的性能，是目前亟待解决的技术问题。
发明内容
本发明提供一种三维存储器的制造方法及三维存储器，用于解决现有的沟道孔形貌较差的问题，从而改善3D NAND存储器的性能。
为了解决上述问题，本发明提供了一种三维存储器的制造方法，包括如下步骤：
提供一衬底，所述衬底上具有堆叠层，所述堆叠层包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层与牺牲层；
刻蚀所述堆叠层，形成贯穿所述堆叠层的沟道孔；
对所述沟道孔的侧壁表面进行平坦化处理，减小相邻的所述层间绝缘层与所述牺牲层的同侧端面之间的距离，降低所述沟道孔侧壁的粗糙度。
优选的，刻蚀所述堆叠层的具体步骤包括：
采用干法刻蚀工艺刻蚀所述堆叠层，形成沿垂直于所述衬底的方向贯穿所述堆叠层的沟道孔。
优选的，所述层间绝缘层的材料为氧化硅；所述平坦化处理包括：
沿所述沟道孔硝化所述层间绝缘层，增大所述层间绝缘层沿所述沟道孔的径向方向的长度。
优选的，沿所述沟道孔硝化所述层间绝缘层的具体步骤包括：
采用含氮自由基与所述氧化硅材料反应，生成氮氧化硅材料层。
优选的，所述含氮自由基由NO、NO2、N2O、NH3、H2与N2的混合气体中的一种或几种经等离子体增强或者热分解诱导产生。
优选的，所述平坦化处理包括：
沿所述沟道孔回刻蚀所述牺牲层的所述端面，减小所述牺牲层沿所述沟道孔的径向方向的长度。
优选的，采用湿法刻蚀工艺回刻蚀所述牺牲层。
优选的，所述牺牲层的材料为氮化硅；
采用包括氢氟酸和臭氧的混合刻蚀液沿所述沟道孔回刻蚀所述牺牲层的所述端面。
优选的，在平坦化处理之后，还包括：
形成外延半导体层，所述外延半导体层覆盖所述沟道孔的底部；
形成NAND串，所述NAND串覆盖于所述侧壁表面。
为了解决上述问题，本发明还提供了一种三维存储器，包括：
衬底，所述衬底上具有堆叠结构，所述堆叠结构包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层与栅极层；
沟道孔，沿垂直于所述衬底的方向贯穿所述堆叠结构；
相邻的所述层间绝缘层与所述栅极层的同侧端面之间的距离小于预设值，以降低所述沟道孔侧壁表面的粗糙度。
优选的，所述层间绝缘层包括与所述沟道孔接触的绝缘层端部以及位于两相对的绝缘层端部之间的绝缘层中部；
所述绝缘层中部的材料为氧化硅；
所述绝缘层端部的材料为氮氧化硅。
优选的，所述栅极层包括与所述沟道孔接触的栅极层端部；
所述栅极层端部是先后经干法刻蚀、湿法刻蚀两步刻蚀工艺形成的，以减小所述栅极层沿所述沟道孔的径向方向的长度。
优选的，还包括：
外延半导体层，覆盖于所述沟道孔底部；
NAND串，覆盖于所述侧壁表面。
优选的，所述NAND串包括：
阻挡层，覆盖于所述侧壁表面；
电荷捕获层，覆盖于所述阻挡层表面；
隧穿层，覆盖于所述电荷捕获层表面；
沟道层，覆盖于所述隧穿层表面。
本发明提供的三维存储器的制造方法及三维存储器，通过对三维存储器中贯穿堆叠结构的沟道孔的侧壁进行平坦化，消除了沟道孔侧壁上的锯齿，降低了所述沟道孔侧壁表面的粗糙度，显著提高了三维存储器的存储和擦除性能。
附图说明
附图1是本发明具体实施方式中三维存储器的制造方法流程图；
附图2A-2H是本发明具体实施方式中三维存储器制造过程中的主要工艺结构示意图；
附图3是本发明具体实施方式中三维存储器的结构示意图。
具体实施方式
下面结合附图对本发明提供的三维存储器的制造方法及三维存储器的具体实施方式做详细说明。
在三维存储器的制造工艺中，首先形成的是由沿垂直于衬底的方向交替堆叠的层间绝缘层和牺牲层构成的堆叠层，然后通过金属化步骤形成由沿垂直于衬底的方向交替堆叠的层间绝缘层和栅极层构成的堆叠结构。其中，金属化步骤是指：去除所述堆叠层中的牺牲层，以在相邻层间绝缘层之间形成空隙区域；然后在所述空隙区域填充导电材料，形成栅极层。为了实现对存储单元的控制，在金属化步骤之前会通过干法刻蚀工艺形成贯穿所述堆叠层的沟道孔。由于干法刻蚀工艺的刻蚀选择性较差，使得形成的沟道孔侧壁表面存在一些纳米级别的锯齿，从而导致所述沟道孔侧壁光滑度较差。凹凸不平的沟道孔侧壁会影响沟道孔中沟道层的电信号传导路径，最终导致三维存储器存储性能的降低。
为了解决上述问题，本具体实施方式提供了一种三维存储器的制造方法，附图1是本发明具体实施方式中三维存储器的制造方法流程图，附图2A-2H是本发明具体实施方式中三维存储器制造过程中的主要工艺结构示意图。如图1、图2A-图2H所示，本具体实施方式提供的三维存储器的制造方法，包括如下步骤：
步骤S11，提供一衬底20，所述衬底20上具有堆叠层，所述堆叠层包括沿垂直于所述衬底20的方向交替堆叠的层间绝缘层21与牺牲层22，如图2A所示。其中，所述衬底20可以是Si衬底、Ge衬底、SiGe衬底、SOI(Silicon On Insulator，绝缘体上硅)衬底或GOI(Germanium On Insulator，绝缘体上锗)衬底等。在本具体实施方式中，所述衬底20优选为Si衬底，用于支撑在其上的器件结构。
具体来说，如图2A所示，在形成由所述层间绝缘层21与所述牺牲层22交替堆叠构成的所述堆叠层之后，还可以根据需要在沿垂直于所述衬底20的方向上，于所述堆叠层表面沉积功能层23，所述功能层23可以包括非晶碳层(α-C)、DARC(Dielectric Anti-Reflection Coating，介电抗反射涂层)、BARC(Bottom Anti-Reflection Coating，底部抗反射涂层)等。
步骤S12，刻蚀所述堆叠层，形成贯穿所述堆叠层的沟道孔25，如图2B所示。优选的，刻蚀所述堆叠层的具体步骤包括：采用干法刻蚀工艺刻蚀所述堆叠层，形成沿垂直于所述衬底20的方向贯穿所述堆叠层的沟道孔25。
具体来说，首先，于所述堆叠层表面沉积形成硬掩模24；然后，采用光刻工艺于所述硬掩膜24表面定义沟道孔区域；接着，在所述硬掩模24的所述沟道孔区域形成开口；最后，采用干法刻蚀工艺自所述开口刻蚀所述堆叠层，形成贯穿所述堆叠层的所述沟道孔25，并在所述干法刻蚀工艺之后对所述堆叠层进行退火处理。
由于干法刻蚀工艺的选择性较差，与所述沟道孔25接触的相邻的所述层间绝缘层21的端面和所述牺牲层22的端面之间的距离差较大(最大可达10nm左右)，从而导致所述沟道孔25侧壁表面的粗糙度较大，经所述干法刻蚀工艺刻蚀形成的沟道孔25的透射电镜图如图2C所示。由图2B、2C可以知晓，此时所述沟道孔25的侧壁表面呈锯齿状结构：位于两相邻层间绝缘层21之间的牺牲层22，沿所述沟道孔25的径向方向突出于两相邻的层间绝缘层21。
步骤S13，对所述沟道孔255的侧壁表面进行平坦化处理，减小相邻的所述层间绝缘层21与所述牺牲层22的同侧端面之间的距离，降低所述沟道孔25侧壁251表面的粗糙度，如图2D所示。图2E是经过平坦化后的所述沟道孔25的透射电镜图。
具体来说，减小相邻的所述层间绝缘层21与所述牺牲层22的同侧端面之间的距离，对所述沟道孔25的侧壁251表面进行平坦化，从而有效降低了所述沟道孔25侧壁251表面的粗糙度，改善了三维存储器的存储性能。
优选的，所述层间绝缘层21的材料为氧化硅；所述平坦化处理包括：沿所述沟道孔25硝化所述层间绝缘层21，增大所述层间绝缘层21沿所述沟道孔25的径向方向的长度。更优选的，沿所述沟道孔25硝化所述层间绝缘层21的具体步骤包括：采用含氮自由基与所述氧化硅材料反应，生成氮氧化硅材料层。其中，所述含氮自由基由NO、NO2、N2O、NH3、H2与N2的混合气体中的一种或几种经等离子体增强或者热分解诱导产生。
具体来说，首先，采用等离子体增强或者热分解的方式诱导NO、NO2、N2O、NH3、H2与N2的混合气体中的一种或几种产生含氮自由基；然后，含氮自由基与所述层间绝缘层21和所述沟道孔25接触的端部反应，硝化反应使得所述层间绝缘层21的所述端部的材料由氧化硅转化为氮氧化硅。所述氮氧化硅的生成，使得所述层间绝缘层21沿所述沟道孔25的径向方向上的长度延伸1nm～10nm，减小了相邻的所述层间绝缘层21与所述牺牲层22与所述沟道孔25接触的同侧端面之间的距离，从而降低了所述沟道孔25侧壁251表面的粗糙度。
在其他实施方式中，所述平坦化处理包括：沿所述沟道孔25回刻蚀所述牺牲层22的所述端面，减小所述牺牲层22沿所述沟道孔25的径向方向的长度。
优选的，采用湿法刻蚀工艺回刻蚀所述牺牲层22。更优选的，所述牺牲层22的材料为氮化硅；采用包括氢氟酸和臭氧的混合刻蚀液沿所述沟道孔25回刻蚀所述牺牲层22的所述端面。
其中，沿所述沟道孔25硝化所述层间绝缘层21的端面与沿所述沟道孔25回刻蚀所述牺牲层22的端面的平坦化方法，可以在同一三维存储器的制造流程中先后实施，以进一步降低所述沟道孔25侧壁表面的粗糙度。
优选的，在平坦化处理之后，还包括：
形成外延半导体层26，所述外延半导体层26覆盖所述沟道孔25的底部，如图2F所示；
形成NAND串27，所述NAND串27覆盖于所述侧壁251表面，如图2H所示。
具体来说，在减小相邻的所述层间绝缘层21与所述牺牲层22的同侧端面之间的距离之后，采用干法刻蚀和/或湿法刻蚀的方式对所述沟道孔25进行预清洁，以进一步增大所述沟道孔25的特征尺寸，并进一步降低所述沟道孔25的侧壁251表面的粗糙度。接着，采用SEG(Selective Epitaxial Growth，选择性外延生长)技术于所述沟道孔25的底部生成硅层，形成所述外延半导体层26，并对所述外延半导体层26进行离子注入，如图2F所示。然后，在所述侧壁251表面依次沉积阻挡层(例如氧化硅和/或氮氧化硅材料)、电荷捕获层(例如氮化硅和/或氮氧化硅的单层或多层材料)、隧穿层(例如氧化硅和/或氮氧化硅材料)、沟道层(例如本征多晶硅材料)，形成所述NAND串27。接着，在所述沟道层表面覆盖绝缘层(例如氧化硅材料)，与所述NAND串27共同构成OPONO结构，并穿通所述沟道孔25底部的所述OPONO结构，如图2G所示。最后，去除(如以干法刻蚀的方式)所述沟道孔底部的OPONO结构，经一系列灰化/清洗等步骤后，于所述沟道孔25内表面再次沉积所述多晶硅材料，必要的情况下，可于所述沟道孔25内继续填充介质材料28，如图2H所示，或将沟道孔留作空气隙(AirGap)。
不仅如此，本具体实施方式还提供了一种三维存储器，附图3是本发明具体实施方式中三维存储器的结构示意图。如图3所示，本具体实施方式提供的三维存储器，包括：衬底30，所述衬底30上具有堆叠结构，所述堆叠结构包括沿垂直于所述衬底30的方向交替堆叠的层间绝缘层31与栅极层32；沟道孔35，沿垂直于所述衬底30的方向贯穿所述堆叠结构；相邻的所述层间绝缘层31与所述栅极层32的同侧端面之间的距离小于预设值，以降低所述沟道孔35侧壁表面的粗糙度。其中，所述预设值优选为2nm。
为了简化制造工艺，优选的，所述层间绝缘层31包括与所述沟道孔35接触的绝缘层端部以及位于两相对的绝缘层端部之间的绝缘层中部；所述绝缘层中部的材料为氧化硅；所述绝缘层端部的材料为氮氧化硅。
具体来说，可以在三维存储器制造工艺过程中的金属化步骤之前，采用硝化反应对所述层间绝缘层31的所述绝缘层端部进行处理，以延长所述层间绝缘层31沿所述沟道孔35径向方向上的长度，从而实现减小相邻的所述层间绝缘层31与所述栅极层32的同侧端面之间的距离，降低所述沟道孔35侧壁表面的粗糙度。
优选的，所述栅极层32包括与所述沟道孔35接触的栅极层端部；所述栅极层端部是先后经干法刻蚀、湿法刻蚀两步刻蚀工艺形成的，以减小所述栅极层32沿所述沟道孔35的径向方向的长度。
具体来说，可以在三维存储器制造工艺过程中的金属化步骤之前，先采用干法刻蚀工艺形成沟道孔35，然后采用湿法刻蚀工艺对与所述沟道孔35接触的牺牲层端部进行二次刻蚀，以减小所述牺牲层沿所述沟道孔35的径向方向上的长度。在金属化步骤中，去除所述牺牲层，在相邻的层间绝缘层之间形成空隙区域，填充导电材料于所述空隙区域，形成所述栅极层32。
优选的，所述三维存储器还包括：
外延半导体层36，覆盖于所述沟道孔35底部；
NAND串37，覆盖于所述侧壁表面。
优选的，所述NAND串包括：
阻挡层，覆盖于所述侧壁表面；
电荷捕获层，覆盖于所述阻挡层表面；
隧穿层，覆盖于所述电荷捕获层表面；
沟道层，覆盖于所述隧穿层表面。
具体来说，在沿垂直于所述衬底30的方向上，所述三维存储器还包括层叠于所述堆叠结构表面的功能层33，所述功能层33可以包括非晶碳层、DARC、BARC等。在所述沟道孔35内的所述NAND串表面，还覆盖有介质材料38。
本具体实施方式提供的三维存储器的制造方法及三维存储器，通过对三维存储器中贯穿堆叠结构的沟道孔的侧壁进行平坦化，消除了沟道孔侧壁上的锯齿，降低了所述沟道孔侧壁表面的粗糙度，显著提高了三维存储器的存储和擦除性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (14)
1.一种三维存储器的制造方法，其特征在于，包括如下步骤：
提供一衬底，所述衬底上具有堆叠层，所述堆叠层包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层与牺牲层；
刻蚀所述堆叠层，形成贯穿所述堆叠层的沟道孔；
对所述沟道孔的侧壁表面进行平坦化处理，减小相邻的所述层间绝缘层与所述牺牲层的同侧端面之间的距离，降低所述沟道孔侧壁表面的粗糙度。
2.根据权利要求1所述的三维存储器的制造方法，其特征在于，刻蚀所述堆叠层的具体步骤包括：
采用干法刻蚀工艺刻蚀所述堆叠层，形成沿垂直于所述衬底的方向贯穿所述堆叠层的沟道孔。
3.根据权利要求1所述的三维存储器的制造方法，其特征在于，所述层间绝缘层的材料为氧化硅；所述平坦化处理包括：
沿所述沟道孔硝化所述层间绝缘层，增大所述层间绝缘层沿所述沟道孔的径向方向的长度。
4.根据权利要求3所述的三维存储器的制造方法，其特征在于，沿所述沟道孔硝化所述层间绝缘层的具体步骤包括：
采用含氮自由基与所述氧化硅材料反应，生成氮氧化硅材料层。
5.根据权利要求4所述的三维存储器的制造方法，其特征在于，所述含氮自由基由NO、NO2、N2O、NH3、H2与N2的混合气体中的一种或几种经等离子体增强或者热分解诱导产生。
6.根据权利要求1-5中任一项所述的三维存储器的制造方法，其特征在于，所述平坦化处理包括：
沿所述沟道孔回刻蚀所述牺牲层的所述端面，减小所述牺牲层沿所述沟道孔的径向方向的长度。
7.根据权利要求6所述的三维存储器的制造方法，其特征在于，采用湿法刻蚀工艺回刻蚀所述牺牲层。
8.根据权利要求7所述的三维存储器的制造方法，其特征在于，所述牺牲层的材料为氮化硅；
采用包括氢氟酸和臭氧的混合刻蚀液沿所述沟道孔回刻蚀所述牺牲层的所述端面。
9.根据权利要求1所述的三维存储器的制造方法，其特征在于，在平坦化处理之后，还包括：
形成外延半导体层，所述外延半导体层覆盖所述沟道孔的底部；
形成NAND串，所述NAND串覆盖于所述侧壁表面。
10.一种三维存储器，其特征在于，包括：
衬底，所述衬底上具有堆叠结构，所述堆叠结构包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层与栅极层；
沟道孔，沿垂直于所述衬底的方向贯穿所述堆叠结构；
相邻的所述层间绝缘层与所述栅极层的同侧端面之间的距离小于预设值，以降低所述沟道孔侧壁表面的粗糙度。
11.根据权利要求10所述的三维存储器，其特征在于，所述层间绝缘层包括与所述沟道孔接触的绝缘层端部以及位于两相对的绝缘层端部之间的绝缘层中部；
所述绝缘层中部的材料为氧化硅；
所述绝缘层端部的材料为氮氧化硅。
12.根据权利要求10或11所述的三维存储器，其特征在于，所述栅极层包括与所述沟道孔接触的栅极层端部；
所述栅极层端部是先后经干法刻蚀、湿法刻蚀两步刻蚀工艺形成的，以减小所述栅极层沿所述沟道孔的径向方向的长度。
13.根据权利要求10所述的三维存储器，其特征在于，还包括：
外延半导体层，覆盖于所述沟道孔底部；
NAND串，覆盖于所述侧壁表面。
14.根据权利要求13所述的三维存储器，其特征在于，所述NAND串包括：
阻挡层，覆盖于所述侧壁表面；
电荷捕获层，覆盖于所述阻挡层表面；
隧穿层，覆盖于所述电荷捕获层表面；
沟道层，覆盖于所述隧穿层表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810982760.5A CN109192731B (zh) | 2018-08-27 | 2018-08-27 | 三维存储器的制造方法及三维存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810982760.5A CN109192731B (zh) | 2018-08-27 | 2018-08-27 | 三维存储器的制造方法及三维存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109192731A true CN109192731A (zh) | 2019-01-11 |
| CN109192731B CN109192731B (zh) | 2021-04-13 |
Family
ID=64916180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810982760.5A Active CN109192731B (zh) | 2018-08-27 | 2018-08-27 | 三维存储器的制造方法及三维存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109192731B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111430357A (zh) * | 2020-04-10 | 2020-07-17 | 长江存储科技有限责任公司 | 三维存储器的形成方法 |
| CN111952311A (zh) * | 2019-05-17 | 2020-11-17 | 爱思开海力士有限公司 | 半导体装置的制造方法 |
| CN112951840A (zh) * | 2021-02-23 | 2021-06-11 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544016A (zh) * | 2010-12-30 | 2012-07-04 | 海力士半导体有限公司 | 非易失性存储器件及其制造方法 |
| CN103811416A (zh) * | 2014-02-27 | 2014-05-21 | 华进半导体封装先导技术研发中心有限公司 | 硅通孔侧壁的平坦化方法 |
| CN105470260A (zh) * | 2015-12-03 | 2016-04-06 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| US9786678B2 (en) * | 2014-09-11 | 2017-10-10 | Toshiba Memory Corporation | Nonvolatile semiconductor memory device and method of manufacturing the same |
| CN107305896A (zh) * | 2016-04-22 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
| US20180122907A1 (en) * | 2016-11-01 | 2018-05-03 | Ji-Hoon Choi | Semiconductor devices and method of manufacturing the same |
-
2018
- 2018-08-27 CN CN201810982760.5A patent/CN109192731B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544016A (zh) * | 2010-12-30 | 2012-07-04 | 海力士半导体有限公司 | 非易失性存储器件及其制造方法 |
| CN103811416A (zh) * | 2014-02-27 | 2014-05-21 | 华进半导体封装先导技术研发中心有限公司 | 硅通孔侧壁的平坦化方法 |
| US9786678B2 (en) * | 2014-09-11 | 2017-10-10 | Toshiba Memory Corporation | Nonvolatile semiconductor memory device and method of manufacturing the same |
| CN105470260A (zh) * | 2015-12-03 | 2016-04-06 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| CN107305896A (zh) * | 2016-04-22 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
| US20180122907A1 (en) * | 2016-11-01 | 2018-05-03 | Ji-Hoon Choi | Semiconductor devices and method of manufacturing the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111952311A (zh) * | 2019-05-17 | 2020-11-17 | 爱思开海力士有限公司 | 半导体装置的制造方法 |
| CN111430357A (zh) * | 2020-04-10 | 2020-07-17 | 长江存储科技有限责任公司 | 三维存储器的形成方法 |
| CN111430357B (zh) * | 2020-04-10 | 2023-07-04 | 长江存储科技有限责任公司 | 三维存储器的形成方法 |
| CN112951840A (zh) * | 2021-02-23 | 2021-06-11 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109192731B (zh) | 2021-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11569257B2 (en) | Multi-layer stacks for 3D NAND extendability | |
| US9419012B1 (en) | Three-dimensional memory structure employing air gap isolation | |
| CN104008994B (zh) | 半导体装置的制造方法 | |
| CN104282616B (zh) | 形成浅沟槽隔离结构的方法 | |
| TWI255012B (en) | Method of manufacturing a flash memory cell | |
| US20170287926A1 (en) | Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure | |
| CN105428304A (zh) | 半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法 | |
| CN103563080A (zh) | 具有嵌入的栅电极的自对准碳电子装置 | |
| CN107305896B (zh) | 半导体器件的制备方法 | |
| KR20090107489A (ko) | 트랜치 구조물 및 트랜치 구조물의 형성방법 | |
| JP2015508567A (ja) | 半導体構造体およびその製造方法（希土類酸化物分離型半導体フィン） | |
| CN112466945B (zh) | 半导体结构及其形成方法 | |
| CN109390235B (zh) | 半导体结构及其形成方法 | |
| CN109192731A (zh) | 三维存储器的制造方法及三维存储器 | |
| KR20220000407A (ko) | 층 및/또는 기판을 형성하고 패터닝하기 위한 방법 | |
| CN109935547A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN107316807B (zh) | 半导体器件的制备方法 | |
| US20060027875A1 (en) | Semiconductor device with gate space of positive slope and fabrication method thereof | |
| CN105097516B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN107437547B (zh) | 一种半导体器件的制作方法 | |
| US20210359109A1 (en) | Semiconductor Device and Method | |
| CN112117192B (zh) | 半导体结构的形成方法 | |
| CN108550578B (zh) | 三维存储器制造方法 | |
| CN105448921A (zh) | 一种半导体器件及其制作方法和电子装置 | |
| KR100518605B1 (ko) | 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |