CN103811416A - 硅通孔侧壁的平坦化方法 - Google Patents

硅通孔侧壁的平坦化方法 Download PDF

Info

Publication number
CN103811416A
CN103811416A CN201410068687.2A CN201410068687A CN103811416A CN 103811416 A CN103811416 A CN 103811416A CN 201410068687 A CN201410068687 A CN 201410068687A CN 103811416 A CN103811416 A CN 103811416A
Authority
CN
China
Prior art keywords
sidewall
substrate
deep hole
silicon via
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410068687.2A
Other languages
English (en)
Other versions
CN103811416B (zh
Inventor
勇振中
张文奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410068687.2A priority Critical patent/CN103811416B/zh
Publication of CN103811416A publication Critical patent/CN103811416A/zh
Application granted granted Critical
Publication of CN103811416B publication Critical patent/CN103811416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种工艺方法，尤其是一种硅通孔侧壁的平坦化方法，属于硅通孔加工的技术领域。按照本发明提供的技术方案，一种硅通孔侧壁的平坦化方法，所述侧壁平坦化方法包括如下步骤：a.提供基板，并对所述基板进行刻蚀，以在所述基板内得到深孔；b.对所述基板进行氧等离子体环境下的氧等离子体氧化或氧等离子体阳极氧化，以在所述深孔的侧壁上形成氧化绝缘层；所述氧等离子体氧化过程中基板的温度为200℃～600℃；c.利用等离子体刻蚀去除上述深孔侧壁的氧化绝缘层；d.重复上述步骤b及步骤c，直至深孔侧壁达到所需的光滑度。本发明工艺步骤简单，能对TSV的侧壁进行有效平坦化，便于TSV内加工的可靠性，适应范围广，安全可靠。

Description

硅通孔侧壁的平坦化方法
技术领域
本发明涉及一种工艺方法，尤其是一种硅通孔侧壁的平坦化方法，属于硅通孔加工的技术领域。
背景技术
硅通孔的加工技术是TSV结构工艺中非常重要的一项关键技术，硅通孔的加工工艺影响和决定最终TSV结构的性能和可靠性。目前，硅通孔结构的加工技术主要包括激光开孔、湿法各向异性刻蚀、反应离子刻蚀技术以及Bosch（博世）刻蚀工艺等。其中Bosch刻蚀工艺具有高的刻蚀速率、非常好的形貌控制性，并且对掩膜具有高的选择比，因此受到了人们的广泛关注，成为目前2.5D/3D封装技术中硅通孔加工的主流技术。
尽管Bosch工艺在硅通孔加工过程中具有很多的优点，但是由于其加工过程中刻蚀与钝化交替进行，因此在TSV通孔内侧壁产生贝壳状侧壁结构，该侧壁结构影响后续介质层、阻挡层、种子层的均匀沉积，进而影响铜电镀填充工艺以及器件性能。此外，贝壳状结构会导致TSV孔内工作过程中应力、电场不均匀分布，从而影响器件可靠性，加速器件失效。因此对TSV通孔内侧壁形貌的控制，制备具有光滑侧壁结构的TSV通孔结构具有非常重要的意义。
针对上述问题，公开号为102315157A文件中提出通过对TSV通孔进行热氧化处理，然后去除氧化硅层的方法对TSV孔内贝壳状侧壁结构进行修复，利用热氧化以后硅/氧化硅界面相对原贝壳状结构形貌大大改善。但是公开文件中提到工艺温度较高（900-1400℃），大大限制了该工艺的应用范围。因此，开发TSV孔内贝壳状形貌平坦化新工艺具有重要意义。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种硅通孔侧壁的平坦化方法，其工艺步骤简单，工艺温度低，能对TSV的侧壁进行有效平坦化，便于TSV内加工的可靠性，适应范围广，安全可靠。
按照本发明提供的技术方案，一种硅通孔侧壁的平坦化方法，所述侧壁平坦化方法包括如下步骤：
a、提供基板，并对所述基板进行刻蚀，以在所述基板内得到深孔；
b、对所述基板进行氧等离子体环境下的氧等离子体氧化或氧等离子体阳极氧化，以在所述深孔的侧壁上形成氧化绝缘层；所述氧等离子体的氧化过程中基板的温度为200℃~600℃；
c、利用等离子体刻蚀去除上述深孔侧壁的氧化绝缘层；
d、重复上述步骤b及步骤c，直至深孔侧壁达到所需的光滑度。
所述基板为硅基板。
所述基板利用光刻胶或硬模板为掩膜刻蚀得到深孔。
所述基板利用光刻胶为掩膜时，刻蚀得到深孔后，去除基板上的光刻胶，并对基板进行清洗。
所述氧化绝缘层为二氧化硅层，氧化绝缘层的厚度小于2μm。
所述基板利用硬掩膜为掩膜时，刻蚀得到深孔后，对基板进行清洗。
所述硬掩膜为氮化硅层。
深孔的侧壁达到所需的光滑度后，在深孔内设置侧壁氧化层、阻挡层、种子层以及金属导体，所述侧壁氧化层覆盖在深孔的侧壁，阻挡层位于种子层与侧壁氧化层间，金属导体填充在深孔内，种子层包裹在金属导体的外圈。
本发明的优点：采用等离子体氧化和等离子体刻蚀交替处理的方法，对TSV孔内结构进行平坦化处理，能大大改善贝壳状形貌，并能得到具有光滑侧壁结构的TSV硅通孔。根据工艺需要，上述等离子体氧化、刻蚀工艺可以多次重复交替进行，进一步优化侧壁结构。
本发明得到具有光滑侧壁结构的TSV硅通孔结构，从而降低后续TSV结构组装难度，例如介质层、阻挡层、种子层的均匀连续沉积。
本发明中等离子体氧化和等离子体刻蚀工艺可以在低温（200至600℃）条件下进行，从而本发明可以适合于转接板工艺、via first（先钻孔）工艺以及via middle（中间钻孔）工艺，具有重要的应用价值。
本发明采用等离子体氧化和等离子体刻蚀交替进行的方法，可以一定程度上避免等离子体氧化过程中形成的氧化硅层对后续氧化过程的抑制作用，提高氧化速率和效率。
本发明上述等离子体氧化和等离子体刻蚀工艺有利于在设备上实现工艺集成，降低工艺成本，提高效率。
附图说明
图1~图4为本发明实施例1的具体实施工艺步骤剖视图，其中
图1为本发明利用光刻胶为掩膜刻蚀得到深孔后的剖视图。
图2为本发明去除光刻胶后的剖视图。
图3为本发明得到氧化绝缘层后的剖视图。
图4为本发明去除氧化绝缘层以对降低深孔侧壁的粗造度的剖视图。
图5~图8为本发明实施例2的具体实施工艺步骤剖视图，其中
图5为本发明利用硬模板为掩膜刻蚀得到深孔后的剖视图。
图6为本发明在深孔内得到氧化绝缘层后的剖视图。
图7为本发明去除氧化绝缘层以降低深孔侧壁粗糙度的剖视图。
图8为本发明去除硬模板后的剖视图。
附图标记说明：1-基板、2-深孔、3-光刻胶、4-第一氧化绝缘层、5-硬模板及6-第二氧化绝缘层。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了能够对硅通孔侧壁进行平坦化，使得硅通孔侧壁的光滑度满足所需的要求，以提高硅通孔的可靠性，本发明硅通孔侧壁的平坦化方法包括如下步骤：
a、提供基板1，并对所述基板1进行刻蚀，以在所述基板1内得到深孔2；
本发明实施例中，基板1采用硅基板，对硅基板1进行刻蚀可以采用常规的图形掩膜方式，所述掩膜可以采用光刻胶3或硬模板5，对基板1刻蚀得到深孔2为本技术领域常用的技术手段，此处不再赘述。深孔2的深度小于基板1的厚度，在具体实施时，可以通过对基板1进行减薄等方式实现所需的TSV硅通孔制备。
b、对所述基板1进行氧等离子体环境下的氧等离子体氧化或氧等离子体阳极氧化，以在所述深孔2的侧壁上形成氧化绝缘层；所述氧等离子体的温度为200℃~600℃；
本发明利用氧等离子体环境下的氧等离子体氧化或氧等离子体阳极氧化，能够在低温环境下，得到氧化绝缘层，所述氧化绝缘层为二氧化硅层，氧化绝缘层的厚度一般小于2μm，一般为0.1μm~2μm。本发明实施例中，利用氧等离子体环境得到氧化绝缘层，使得氧化绝缘层与硅基板1之间的形貌大大改善了现有Bosch工艺制备的形貌。
c、利用等离子体刻蚀去除上述深孔侧壁的氧化绝缘层；利用等离子体刻蚀，去除上述的氧化绝缘层，去除氧化绝缘层后能实现对深孔2侧壁的平坦化，即能降低深孔2侧壁的粗糙度，提高深孔2侧壁的光滑度。
d、重复上述步骤b及步骤c，直至深孔2侧壁达到所需的光滑度。
在具体实施时，通过一次的氧化绝缘层生成以及一次的氧化绝缘层的等离子体刻蚀的工艺过程，很难使得深孔2的光滑度满足工艺要求，可以通过重复步骤b及步骤c的过程来实现所需的光滑度要求。在重复上述步骤b及步骤c时，保持相应的工艺条件；具体重复的次数可以根据工艺要求进行选择设定，此处不再赘述。
下面通过实施例1及实施例2对本发明硅通孔侧壁的平坦化做进一步的说明。
实施例1
如图1~图4所示，本实施例适合于形成用于转接板的TSV结构，所述平坦化方法包括如下步骤：
a1、提供基板1，并对所述基板1进行刻蚀，以在所述基板1内得到深孔2；本实施例中，基板1利用光刻胶3为掩膜，对基板1的正面进行刻蚀，在基板1内得到深孔2，基板1的背面与基板1的正面相对应。在光刻得到深孔2后，利用等离子体干法刻蚀对光刻胶3进行去除，并在去除光刻胶3后，对基板1进行清洗，上述涂覆光刻胶3并刻蚀得到深孔2、去除光刻胶3以及清洗的工艺均为本技术领域常规的工艺步骤，具体实施过程此处不再赘述，如图1所示。
b1、对所述基板1进行氧等离子体环境下的氧等离子体氧化或氧等离子体阳极氧化，以在所述深孔2的侧壁上形成第一氧化绝缘层4；所述氧等离子体氧化过程中基板1的温度为200℃~600℃；本实施例中，第一氧化绝缘层4覆盖在基板1的正面以及深孔2的侧壁与底壁上，第一氧化绝缘层4为二氧化硅层，氧等离子体处理过程中基板1的温度可以为400℃，如图2所示。
c1、利用等离子体刻蚀去除上述深孔2侧壁的第一氧化绝缘层4；采用等离子体刻蚀去除第一氧化绝缘层4，去除第一氧化绝缘层4后，能提高深孔2侧壁的光滑度，如图3所示。
d1、重复上述步骤b1及步骤c1，直至深孔2侧壁达到所需的光滑度。为了能够满足预先设定的光滑度要求，可以重复上述第一氧化绝缘层4的生成以及等离子体刻蚀步骤，如图4所示。
实施例2
如图5~图8所示，本实施例可以用于中间钻孔（via middle）工艺，所述平坦化方法包括如下步骤：
a2、提供基板1，并对所述基板1进行刻蚀，以在所述基板1内得到深孔2；本实施例中，基板1利用硬掩膜5为掩膜，对基板1的正面进行刻蚀，在基板1内得到深孔2，基板1的背面与基板1的正面相对应。在刻蚀得到深孔2后，对基板1进行清洗，上述利用硬掩膜5刻蚀得到深孔2、以及清洗的工艺均为本技术领域常规的工艺步骤，具体实施过程此处不再赘述。硬掩膜5为氮化硅层，如图5所示。
b2、对所述基板1进行氧等离子体环境下的氧等离子体氧化或氧等离子体阳极氧化，以在所述深孔2的侧壁上形成第二氧化绝缘层6；所述氧等离子体氧化过程中的基板1的温度为200℃~600℃；本实施例中，第二氧化绝缘层6覆盖在基板1的正面以及深孔2的侧壁与底壁上，第二氧化绝缘层6为二氧化硅层，氧等离子体氧化过程中的基板1的温度可以为400℃，如图6所示。
c2、利用等离子体刻蚀去除上述深孔2侧壁的第二氧化绝缘层6；采用等离子体刻蚀去除第二氧化绝缘层6，去除第二氧化绝缘层6后，能提高深孔2侧壁的光滑度，如图7所示。
d2、重复上述步骤b2及步骤c2，直至深孔2侧壁达到所需的光滑度。为了能够满足预先设定的光滑度要求，可以重复上述第二氧化绝缘层6的生成以及等离子体刻蚀步骤。在进行上述多次的重复步骤后，将基板1正面上的硬掩膜5去除，如图8所示。
进一步地，在进行上述步骤后，为了形成TSV结构，还需要在深孔2的侧壁设置侧壁氧化层、阻挡层、种子层以及金属导体，所述侧壁氧化层覆盖在深孔2的侧壁，阻挡层位于种子层与侧壁氧化层间，金属导体填充在深孔2内，种子层包裹在金属导体的外圈，然后通过对基板1的背面进行减薄，直至形成所需的TSV结构。
本发明采用等离子体氧化和等离子体刻蚀交替处理的方法，对TSV孔内结构进行平坦化处理，能大大改善贝壳状形貌，并能得到具有光滑侧壁结构的TSV硅通孔。根据工艺需要，上述等离子体氧化、刻蚀工艺可以多次重复交替进行，进一步优化侧壁结构。本发明得到具有光滑侧壁结构的TSV硅通孔结构，从而降低后续TSV结构组装难度，例如介质层、阻挡层、种子层的均匀连续沉积。
本发明中等离子体氧化和等离子体刻蚀工艺可以在低温（200至600度）条件下进行，从而本发明可以适合于转接板工艺、via first（先钻孔）工艺以及via middle（中间钻孔）工艺，具有重要的应用价值。
本发明采用等离子体氧化和等离子体刻蚀交替进行的方法，可以一定程度上避免等离子体氧化过程中形成的氧化硅层对后续氧化过程的抑制作用，提高氧化速率和效率。
本发明上述等离子体氧化和等离子体刻蚀工艺有利于在设备上实现工艺集成（cluster PECVD群集机台模式），降低工艺成本，提高效率。

Claims (8)

1.一种硅通孔侧壁的平坦化方法，其特征是，所述侧壁平坦化方法包括如下步骤：
（a）、提供基板（1），并对所述基板（1）进行刻蚀，以在所述基板（1）内得到深孔（2）；
（b）、对所述基板（1）进行氧等离子体环境下的氧等离子体氧化或氧等离子体阳极氧化，以在所述深孔（2）的侧壁上形成氧化绝缘层；所述氧等离子体的氧化过程中基板（1）的温度为200℃~600℃；
（c）、利用等离子体刻蚀去除上述深孔（2）侧壁的氧化绝缘层；
（d）、重复上述步骤（b）及步骤（c），直至深孔（2）侧壁达到所需的光滑度。
2.根据权利要求1所述的硅通孔侧壁的平坦化方法，其特征是：所述基板（1）为硅基板。
3.根据权利要求1所述的硅通孔侧壁的平坦化方法，其特征是：所述基板（1）利用光刻胶（3）或硬模板（5）为掩膜刻蚀得到深孔（2）。
4.根据权利要求3所述的硅通孔侧壁的平坦化方法，其特征是：所述基板（1）利用光刻胶（3）为掩膜时，刻蚀得到深孔（2）后，去除基板（1）上的光刻胶（3），并对基板（1）进行清洗。
5.根据权利要求1所述的硅通孔侧壁的平坦化方法，其特征是：所述氧化绝缘层为二氧化硅层，氧化绝缘层的厚度小于2μm。
6.根据权利要求3所述的硅通孔侧壁的平坦化方法，其特征是：所述基板（1）利用硬掩膜（5）为掩膜时，刻蚀得到深孔（2）后，对基板（1）进行清洗。
7.根据权利要求3所述的硅通孔侧壁的平坦化方法，其特征是：所述硬掩膜（5）为氮化硅层。
8.根据权利要求1所述的硅通孔侧壁的平坦化方法，其特征是：深孔（2）的侧壁达到所需的光滑度后，在深孔（2）内设置侧壁氧化层、阻挡层、种子层以及金属导体，所述侧壁氧化层覆盖在深孔（2）的侧壁，阻挡层位于种子层与侧壁氧化层间，金属导体填充在深孔（2）内，种子层包裹在金属导体的外圈。
CN201410068687.2A 2014-02-27 2014-02-27 硅通孔侧壁的平坦化方法 Active CN103811416B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410068687.2A CN103811416B (zh) 2014-02-27 2014-02-27 硅通孔侧壁的平坦化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410068687.2A CN103811416B (zh) 2014-02-27 2014-02-27 硅通孔侧壁的平坦化方法

Publications (2)

Publication Number Publication Date
CN103811416A true CN103811416A (zh) 2014-05-21
CN103811416B CN103811416B (zh) 2017-01-04

Family

ID=50707998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410068687.2A Active CN103811416B (zh) 2014-02-27 2014-02-27 硅通孔侧壁的平坦化方法

Country Status (1)

Country Link
CN (1) CN103811416B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611027A (zh) * 2017-08-16 2018-01-19 江苏鲁汶仪器有限公司 一种改善深硅刻蚀侧壁粗糙度的方法
CN109192731A (zh) * 2018-08-27 2019-01-11 长江存储科技有限责任公司 三维存储器的制造方法及三维存储器
CN112447519A (zh) * 2019-09-04 2021-03-05 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113345836A (zh) * 2021-06-01 2021-09-03 浙江集迈科微电子有限公司 一种tsv电镀工艺
WO2023284118A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 一种半导体结构的形成方法及半导体结构
WO2023284121A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 半导体结构及其制造方法
WO2023005009A1 (zh) * 2021-07-26 2023-02-02 腾讯科技（深圳）有限公司 硅通孔结构、硅通孔互连结构及制备方法、电子设备
CN116581026A (zh) * 2023-07-14 2023-08-11 江苏鲁汶仪器股份有限公司 一种InP基衬底的刻蚀方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789417A (zh) * 2009-01-28 2010-07-28 台湾积体电路制造股份有限公司 硅通孔侧壁隔离结构
CN101847597A (zh) * 2009-03-27 2010-09-29 台湾积体电路制造股份有限公司 集成电路结构
CN102031525A (zh) * 2009-09-29 2011-04-27 中微半导体设备(上海)有限公司 一种深硅通孔的刻蚀方法
CN102074545A (zh) * 2009-11-09 2011-05-25 台湾积体电路制造股份有限公司 集成电路元件、半导体元件以及半导体工艺
CN102299136A (zh) * 2010-06-28 2011-12-28 三星电子株式会社 半导体器件及其制造方法
CN102315157A (zh) * 2010-08-11 2012-01-11 上海集成电路研发中心有限公司 一种tsv通孔形成方法和tsv通孔修正方法
CN102398887A (zh) * 2010-09-14 2012-04-04 中微半导体设备(上海)有限公司 一种深孔硅刻蚀方法
CN102651336A (zh) * 2011-02-28 2012-08-29 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789417A (zh) * 2009-01-28 2010-07-28 台湾积体电路制造股份有限公司 硅通孔侧壁隔离结构
CN101847597A (zh) * 2009-03-27 2010-09-29 台湾积体电路制造股份有限公司 集成电路结构
CN102031525A (zh) * 2009-09-29 2011-04-27 中微半导体设备(上海)有限公司 一种深硅通孔的刻蚀方法
CN102074545A (zh) * 2009-11-09 2011-05-25 台湾积体电路制造股份有限公司 集成电路元件、半导体元件以及半导体工艺
CN102299136A (zh) * 2010-06-28 2011-12-28 三星电子株式会社 半导体器件及其制造方法
CN102315157A (zh) * 2010-08-11 2012-01-11 上海集成电路研发中心有限公司 一种tsv通孔形成方法和tsv通孔修正方法
CN102398887A (zh) * 2010-09-14 2012-04-04 中微半导体设备(上海)有限公司 一种深孔硅刻蚀方法
CN102651336A (zh) * 2011-02-28 2012-08-29 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611027A (zh) * 2017-08-16 2018-01-19 江苏鲁汶仪器有限公司 一种改善深硅刻蚀侧壁粗糙度的方法
CN109192731A (zh) * 2018-08-27 2019-01-11 长江存储科技有限责任公司 三维存储器的制造方法及三维存储器
CN109192731B (zh) * 2018-08-27 2021-04-13 长江存储科技有限责任公司 三维存储器的制造方法及三维存储器
CN112447519A (zh) * 2019-09-04 2021-03-05 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113345836A (zh) * 2021-06-01 2021-09-03 浙江集迈科微电子有限公司 一种tsv电镀工艺
WO2023284118A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 一种半导体结构的形成方法及半导体结构
WO2023284121A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 半导体结构及其制造方法
WO2023005009A1 (zh) * 2021-07-26 2023-02-02 腾讯科技（深圳）有限公司 硅通孔结构、硅通孔互连结构及制备方法、电子设备
CN116581026A (zh) * 2023-07-14 2023-08-11 江苏鲁汶仪器股份有限公司 一种InP基衬底的刻蚀方法
CN116581026B (zh) * 2023-07-14 2023-11-28 江苏鲁汶仪器股份有限公司 一种InP基衬底的刻蚀方法

Also Published As

Publication number Publication date
CN103811416B (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN103811416A (zh) 硅通孔侧壁的平坦化方法
TWI406359B (zh) 用於半導體元件中形成隔離層的方法
US9607883B2 (en) Trench formation using rounded hard mask
CN102222643B (zh) 集成电路制作过程中冗余金属填充的方法及半导体器件
TW200952117A (en) Semiconductor interconnect air gap formation process
CN109148258B (zh) 形成氧化层的方法
TW201005871A (en) Method of forming integrated circuit structure
TWI265615B (en) Method for forming landing plug contact in semiconductor device
Kamto et al. Cryogenic inductively coupled plasma etching for fabrication of tapered through-silicon vias
CN104485288A (zh) 一种超薄玻璃转接板的制作方法
CN103280427A (zh) 一种tsv正面端部互连工艺
CN109148458A (zh) 一种3d nand存储器件及其金属栅极制备方法
TW201401535A (zh) 用於背接型太陽能電池的半導體基板及製備方法
CN104143526A (zh) 穿透硅通孔结构制作方法
CN102412186A (zh) 一种大尺寸通孔的制作方法
CN107331620A (zh) 低压超结mosfet栅极漏电改善方法
CN113363157A (zh) 半导体装置的制造方法
CN102543878B (zh) 存储器的制造方法
CN105448981A (zh) 一种vdmos器件及其漏极结构和制作方法
CN105140174A (zh) 一种tsv通孔侧壁的平坦化方法
CN104392959A (zh) 双大马士革结构的制造方法
CN104952849B (zh) 用于硅通孔制作的对准结构及硅通孔的制作方法
CN103794554A (zh) 改进的硅通孔结构制备方法
CN101465314A (zh) 一种可提高偏移裕度的第一层接触孔制作方法
JP2012253333A (ja) 貫通電極を備えた配線基板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant