CN102412186A - 一种大尺寸通孔的制作方法 - Google Patents

一种大尺寸通孔的制作方法 Download PDF

Info

Publication number
CN102412186A
CN102412186A CN2011100543273A CN201110054327A CN102412186A CN 102412186 A CN102412186 A CN 102412186A CN 2011100543273 A CN2011100543273 A CN 2011100543273A CN 201110054327 A CN201110054327 A CN 201110054327A CN 102412186 A CN102412186 A CN 102412186A
Authority
CN
China
Prior art keywords
tin
barrier metal
tungsten
hole
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100543273A
Other languages
English (en)
Inventor
程晓华
彭虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2011100543273A priority Critical patent/CN102412186A/zh
Publication of CN102412186A publication Critical patent/CN102412186A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明公开了一种大尺寸通孔的制作方法，包括如下步骤：(1)深通孔刻蚀；(2)第一步阻挡层金属沉积，形成第一层阻挡层金属，其采用Ti和TiN双层或者采用单层TiN；(3)第二步阻挡层金属沉积，形成第二层阻挡层金属，其采用单层TiN；(4)深通孔钨填充；(5)钨回刻。本发明采用两步不同的工艺来沉积阻挡层金属，先用MOCVD沉积具有良好台阶覆盖能力的Ti/TiN膜，阻挡钨沉积工艺时对孔侧壁及底部的侵蚀，之后再用PVD的方法，沉积一定厚度TiN，作为后续钨回刻的硅表面阻挡层。这样一来深孔的电学性能和相应的工艺控制均能兼顾。

Description

一种大尺寸通孔的制作方法
技术领域
本发明属于半导体集成电路制造工艺，尤其是一种大尺寸通孔的制作方法。
背景技术
在0.35um(微米)以上的集成电路或分离器件的后段(BEOL)制程中，通常都会用到通孔来实现栅极与金属层或层间金属的连接。通常的通孔直径大约在20～50nm左右。但在一些分离器件如RFLDMOS(射频功率电路)或者SiGe BiCMOS(锗硅双极CMOS，由双极型门电路和互补金属氧化物半导体门电路构成，将双极工艺和CMOS工艺兼容)工艺中会采用一些沟槽型的深通孔的结构，直接与硅衬底的源极或埋层连接，减小器件导通电阻，提高频率特性。为避免高深宽比将对深孔的刻蚀和后续导电膜填充工艺带来困难，会采用一些线宽较大的深孔结构，如线宽达到1～2um，有些情况还会用到一些大尺寸的沟槽结构的深通孔。
深通孔的形成通常在栅极形成以后，金属层形成之前。如图2(a)所示，现有工艺的制作方法是在栅极之上的层间氧化膜12上刻蚀深通孔后，填充钛/氮化钛或单层氮化钛作为阻挡层金属(barrier metal)13(图2(a)中阻挡层金属13由位于下方的钛膜13A和位于上方的氮化钛膜13B组成为例)，然后再化学气相沉积CVD填充钨14，最后采用回刻(etching back)或者化学机械研磨(CMP)将表面的钨去除。
对于深通孔的barrier metal填充，可采用MOCVD(金属有机化学气相淀积)工艺来达到良好的台阶覆盖能力(Step coverage)，但用MOCVD工艺生长TiN膜的厚度通常在100埃以内。由于线宽大，之后的钨填充的厚度也相应增大。100埃左右的TiN膜难以作为钨回刻的阻挡层。对工艺控制来说造成了很大困难。若采用化学机械研磨的方式去除钨，需要较长的研磨时间，工艺成本高。且研磨时间过长，温度升高也会带来许多工艺问题。
发明内容
本发明要解决的技术问题是提供一种大尺寸通孔的制作方法，该方法解决了现有工艺采用单步具有良好台阶覆盖能力的barrier metal沉积时，由于工艺的特性，难以达到足够的厚度作为后续钨回刻的阻挡层的问题。
为解决上述技术问题，本发明提供一种大尺寸通孔的制作方法，包括如下步骤：
(1)深通孔刻蚀；
(2)第一步阻挡层金属沉积，形成第一层阻挡层金属，其采用Ti和TiN双层或者采用单层TiN；
(3)第二步阻挡层金属沉积，形成第二层阻挡层金属，其采用单层TiN；
(4)深通孔钨填充；
(5)钨回刻。
在步骤(2)中，所述第一层阻挡层金属包括Ti和TiN，其中位于下方的Ti的厚度为
Figure BDA0000049215300000021
位于上方的TiN的厚度为该步骤采用金属有机化学气相淀积工艺，首先淀积Ti，然后再淀积TiN；所述淀积Ti的温度为200～300℃，压力为1～10torr；所述淀积TiN的温度为350～400℃，压力为1～10torr。
在步骤(2)中，所述第一层阻挡层金属采用单层TiN，该单层TiN的厚度为
Figure BDA0000049215300000023
该步骤采用金属有机化学气相淀积工艺淀积TiN，所述淀积TiN的温度为350～400℃，压力为1～10torr。
在步骤(3)中，所述第二步阻挡层金属沉积采用物理气相沉积工艺，该第二层阻挡层金属采用单层TiN，其厚度为10～2000埃；所述第二层阻挡层金属TiN淀积的温度为200～300℃，压力为1～10torr。
在步骤(4)中，所述深通孔钨填充采用化学气相沉积工艺，钨淀积的温度为350～450℃，压力为50～150torr。
在步骤(5)中，所述钨回刻采用干法刻蚀工艺去除硅表面的钨，回刻钨至第二层阻挡层金属即停止刻蚀。
和现有技术相比，本发明具有以下有益效果：本发明提供了一种简单的工艺方法，采用两步不同的工艺来沉积阻挡层金属，先用MOCVD沉积具有良好台阶覆盖能力的Ti/TiN膜，阻挡钨沉积工艺时对孔侧壁及底部的侵蚀(attack)，之后再用PVD的方法，沉积一定厚度TiN，作为后续钨回刻的硅表面阻挡层。这样一来深孔的电学性能和相应的工艺控制均能兼顾。如图2(a)所示，现有工艺单步Barrier metal沉积回刻后的氧化膜(即层间介质膜12)损失严重，可见，采用单步Barrier metal沉积，阻挡层金属13(图2(a)中阻挡层金属13由位于下方的钛膜13A和位于上方的氮化钛膜13B组成为例)难以达到足够的厚度作为后续钨回刻的阻挡层。而如图2(b)所示，本发明工艺两步Barriermetal沉积回刻后层间介质膜2完好无损，可见，采用两步Barrier metal沉积，第一层阻挡层金属(包括钛膜31和氮化钛膜32)和第二层阻挡层金属33可以达到足够的厚度作为后续钨回刻的阻挡层。
附图说明
图1是本发明大尺寸通孔的制作方法的工艺流程图；
图2是本发明工艺两步Barrier metal沉积回刻后与现有工艺单步Barriermetal沉积回刻后的比较示意图；其中，图2(a)是现有工艺两步Barrier metal沉积回刻后的结构示意图；图2(b)是本发明工艺单步Barrier metal沉积回刻后的结构示意图；
图3是本发明大尺寸通孔的制作方法的每一步骤完成后的结构示意图；其中，图3(a)是步骤1完成后的示意图；图3(b)是步骤2完成后的示意图；图3(c)是步骤3完成后的示意图；图3(d)是步骤4完成后的示意图；图3(e)是步骤5完成后的示意图。
在图2(a)中，11为硅衬底；12为层间介质膜；13为阻挡层金属，13A为钛膜，13B为氮化钛膜，14为钨。
在图2(b)和图3中，1为硅衬底；2为层间介质膜；31为钛膜；32为氮化钛膜；33为第二层阻挡层金属；4为钨。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明提供了一种新型的大尺寸通孔的制作方法，在通孔刻蚀后，采用两步不同的工艺来沉积阻挡层金属，先用MOCVD(金属有机化学气相淀积)沉积具有良好台阶覆盖能力的Ti/TiN膜，阻挡钨沉积工艺时对孔侧壁及底部的侵蚀(attack)，之后再用PVD(物理气相沉积)的方法，沉积一定厚度TiN，作为后续钨回刻的硅表面阻挡层。这样一来深孔的电学性能和相应的工艺控制均能兼顾。
本发明的一种新型的大尺寸通孔的制作方法，其具体工艺流程如图1和图3所示，包括如下步骤：
1、深通孔刻蚀；该步骤按本领域常规工艺，首先在硅衬底1上沉积层间介质膜2，然后采用干法刻蚀工艺刻蚀部分层间介质膜2和硅衬底1形成深通孔，见图3(a)。
2、阻挡层金属(Barrier metal)沉积第一步，Ti/TiN或单层TiN沉积；该步骤采用MOCVD工艺，该实施例中第一层阻挡层金属包括钛膜31和氮化钛膜32，首先沉积钛膜31(钛膜31淀积的温度为200～300℃，压力为1～10torr)，然后再沉积氮化钛膜32(氮化钛膜32淀积的温度为350～400℃，压力为1～10torr)；其中位于下方的钛膜31的厚度为
Figure BDA0000049215300000051
位于上方氮化钛膜32的厚度为
Figure BDA0000049215300000052
Figure BDA0000049215300000053
见图3(b)。该步骤也可以采用MOCVD工艺进行单层的TiN沉积，该单层的TiN的厚度为
Figure BDA0000049215300000054
TiN淀积温度为350～400℃，压力为1～10torr。
3、阻挡层金属(Barrier metal)沉积第二步，TiN沉积；该步骤采用PVD(物理气相沉积)工艺沉积第二层阻挡层金属33，第二层阻挡层金属33为TiN，第二层阻挡层金属33(TiN)淀积的温度为200～300℃，压力为1～10torr，第二层阻挡层金属33(TiN)的厚度为
Figure BDA0000049215300000055
见图3(c)。
4、深通孔钨填充；该步骤深孔钨4填充采用CVD(化学气相沉积)工艺，钨4的淀积温度为350～450℃，压力为50～150torr，见图3(d)。
5、钨回刻(Etching back)；该步骤去除硅表面的钨4，采用干法刻蚀工艺，回刻钨4至第二层阻挡层金属33即停止刻蚀，见图3(e)。
如图2(a)所示，现有工艺单步Barrier metal沉积回刻后的氧化膜(即层间介质膜12)损失严重，可见，采用单步Barrier metal沉积，阻挡层金属13(图2(a)中阻挡层金属13由位于下方的钛膜13A和位于上方的氮化钛膜13B组成为例)难以达到足够的厚度作为后续钨回刻的阻挡层。而如图2(b)所示，本发明工艺两步Barrier metal沉积回刻后层间介质膜2完好无损，可见，采用两步Barrier metal沉积，第一层阻挡层金属(包括钛膜31和氮化钛膜32)和第二层阻挡层金属33可以达到足够的厚度作为后续钨回刻的阻挡层。

Claims (6)

1.一种大尺寸通孔的制作方法，其特征在于，包括如下步骤：
(1)深通孔刻蚀；
(2)第一步阻挡层金属沉积，形成第一层阻挡层金属，其采用Ti和TiN双层或者采用单层TiN；
(3)第二步阻挡层金属沉积，形成第二层阻挡层金属，其采用单层TiN；
(4)深通孔钨填充；
(5)钨回刻。
2.如权利要求1所述的大尺寸通孔的制作方法，其特征在于，在步骤(2)中，所述第一层阻挡层金属包括Ti和TiN，其中位于下方的Ti的厚度为
Figure FDA0000049215290000011
Figure FDA0000049215290000012
位于上方的TiN的厚度为
Figure FDA0000049215290000013
该步骤采用金属有机化学气相淀积工艺，首先淀积Ti，然后再淀积TiN；所述淀积Ti的温度为200～300℃，压力为1～10torr；所述淀积TiN的温度为350～400℃，压力为1～10torr。
3.如权利要求1所述的大尺寸通孔的制作方法，其特征在于，在步骤(2)中，所述第一层阻挡层金属采用单层TiN，该单层TiN的厚度为该步骤采用金属有机化学气相淀积工艺淀积TiN，所述淀积TiN的温度为350～400℃，压力为1～10torr。
4.如权利要求1所述的大尺寸通孔的制作方法，其特征在于，在步骤(3)中，所述第二步阻挡层金属沉积采用物理气相沉积工艺，该第二层阻挡层金属采用单层TiN，其厚度为10～2000埃；所述第二层阻挡层金属TiN淀积的温度为200～300℃，压力为1～10torr。
5.如权利要求1所述的大尺寸通孔的制作方法，其特征在于，在步骤(4)中，所述深通孔钨填充采用化学气相沉积工艺，钨淀积的温度为350～450℃，压力为50～150torr。
6.如权利要求1所述的大尺寸通孔的制作方法，其特征在于，在步骤(5)中，所述钨回刻采用干法刻蚀工艺去除硅表面的钨，回刻钨至第二层阻挡层金属即停止刻蚀。
CN2011100543273A 2011-03-08 2011-03-08 一种大尺寸通孔的制作方法 Pending CN102412186A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100543273A CN102412186A (zh) 2011-03-08 2011-03-08 一种大尺寸通孔的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100543273A CN102412186A (zh) 2011-03-08 2011-03-08 一种大尺寸通孔的制作方法

Publications (1)

Publication Number Publication Date
CN102412186A true CN102412186A (zh) 2012-04-11

Family

ID=45914198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100543273A Pending CN102412186A (zh) 2011-03-08 2011-03-08 一种大尺寸通孔的制作方法

Country Status (1)

Country Link
CN (1) CN102412186A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378060A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 硅通孔及其填充方法
CN103811411A (zh) * 2012-11-13 2014-05-21 上海华虹宏力半导体制造有限公司 通孔的制作方法
CN107644842A (zh) * 2017-10-23 2018-01-30 上海华虹宏力半导体制造有限公司 通孔的制造方法
CN108074976A (zh) * 2016-11-14 2018-05-25 东京毅力科创株式会社 TiN系膜及其形成方法
CN113224079A (zh) * 2019-03-29 2021-08-06 长江存储科技有限责任公司 3d存储器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043148A (en) * 1997-12-13 2000-03-28 United Microelectronics Corp. Method of fabricating contact plug
CN1388573A (zh) * 2001-05-25 2003-01-01 矽统科技股份有限公司 半导体金属内连线的制造方法
CN101593720A (zh) * 2008-05-26 2009-12-02 中芯国际集成电路制造(北京)有限公司 钨插塞的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043148A (en) * 1997-12-13 2000-03-28 United Microelectronics Corp. Method of fabricating contact plug
CN1388573A (zh) * 2001-05-25 2003-01-01 矽统科技股份有限公司 半导体金属内连线的制造方法
CN101593720A (zh) * 2008-05-26 2009-12-02 中芯国际集成电路制造(北京)有限公司 钨插塞的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378060A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 硅通孔及其填充方法
CN103811411A (zh) * 2012-11-13 2014-05-21 上海华虹宏力半导体制造有限公司 通孔的制作方法
CN103811411B (zh) * 2012-11-13 2016-08-17 上海华虹宏力半导体制造有限公司 通孔的制作方法
CN108074976A (zh) * 2016-11-14 2018-05-25 东京毅力科创株式会社 TiN系膜及其形成方法
US10927453B2 (en) 2016-11-14 2021-02-23 Tokyo Electron Limited TiN-based film and TiN-based film forming method
CN108074976B (zh) * 2016-11-14 2021-03-05 东京毅力科创株式会社 TiN系膜及其形成方法
CN107644842A (zh) * 2017-10-23 2018-01-30 上海华虹宏力半导体制造有限公司 通孔的制造方法
CN113224079A (zh) * 2019-03-29 2021-08-06 长江存储科技有限责任公司 3d存储器件及其制造方法

Similar Documents

Publication Publication Date Title
KR101379564B1 (ko) 리세스된 전극을 갖는 커패시터를 갖는 메모리 디바이스를 형성하는 방법
US9177858B1 (en) Methods for fabricating integrated circuits including barrier layers for interconnect structures
CN104241249B (zh) 硅通孔互连结构及其制作方法
US9048334B2 (en) Metal gate structure
US20070218677A1 (en) Method of Forming Self-Aligned Air-Gaps Using Self-Aligned Capping Layer over Interconnect Lines
CN102263083A (zh) 集成电路结构与其形成方法
CN109841562A (zh) 半导体装置的形成方法
CN102148191B (zh) 接触孔形成方法
CN102412186A (zh) 一种大尺寸通孔的制作方法
CN105448814A (zh) 半导体结构的形成方法
US9257329B2 (en) Methods for fabricating integrated circuits including densifying interlevel dielectric layers
CN103377991B (zh) 沟槽的形成方法
TW202017180A (zh) 積體電路裝置
CN103050433A (zh) 半导体的接触孔结构及其制作方法
CN104701161A (zh) 一种沟槽型肖特基二极管的制备工艺方法
US20150129939A1 (en) Method and structure for forming contacts
CN103915315A (zh) Mim电容及其形成方法
JP2023017773A (ja) Ｄｒａｍ ｓｔｉアクティブカットパターニングへのマルチカラーアプローチ
CN104124197B (zh) 一种半导体器件的制备方法
CN107742617A (zh) 半导体结构及其制备方法
CN207398112U (zh) 半导体结构
CN104347490A (zh) 硅通孔填充的方法
CN102569180A (zh) 功率mos接触孔的制造方法
CN102479746B (zh) 减少金属栅电极和接触孔之间寄生电容的方法
CN104183483A (zh) 沟槽型肖特基二极管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120411