CN109326519B - 一种倾角硅槽刻蚀工艺 - Google Patents
一种倾角硅槽刻蚀工艺 Download PDFInfo
- Publication number
- CN109326519B CN109326519B CN201811057870.7A CN201811057870A CN109326519B CN 109326519 B CN109326519 B CN 109326519B CN 201811057870 A CN201811057870 A CN 201811057870A CN 109326519 B CN109326519 B CN 109326519B
- Authority
- CN
- China
- Prior art keywords
- etching
- hard mask
- silicon groove
- photoresist
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 71
- 239000010703 silicon Substances 0.000 title claims abstract description 71
- 238000005530 etching Methods 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 52
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 47
- 239000011248 coating agent Substances 0.000 claims abstract description 8
- 238000000576 coating method Methods 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 13
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 239000012495 reaction gas Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 238000002955 isolation Methods 0.000 abstract description 9
- 238000005429 filling process Methods 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 5
- 230000008021 deposition Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种倾角硅槽刻蚀工艺，包括以下步骤：在待刻蚀晶圆的表面生成硬掩膜层，在硬掩膜层表面涂光刻胶，曝光显影，露出需要刻蚀的硬掩膜层窗口；在露出的窗口处进行硬掩膜刻蚀，刻蚀至晶圆表面；在完成硬掩膜刻蚀的窗口处进行硅槽刻蚀，刻蚀至硅槽深度为设定值；其中，刻蚀气体为SF6；钝化气体包括O2和Hbr；偏置功率为50～55W；偏置功率频率为110～130Hz；偏置功率循环为65％～75％；源射频功率为1000～1100W；采用干法去胶的方法去除非硅槽区域的光刻胶。本发明将硅槽侧壁角度由90°优化到接近80°，在后续硅槽的填充过程中，消除了填充后形成的空洞，进而提升了击穿电压，降低了漏电，增加了介质隔离集成工艺的可靠性。
Description
技术领域
本发明属于半导体制造技术领域领域，涉及一种倾角硅槽刻蚀工艺。
背景技术
在集成电路技术中，深硅槽主要用于双极集成电路中的隔离以及DRAM中的电容制作，由于双极集成电路中的工作电流大，深硅槽隔离技术对于双极集成电流来说是非常重要的，同时也能减少器件面积，而对于DRAM制作，深硅槽能制备出大电容，并占用较小的面积，在深沟隔离和深槽电容中，深硅槽的刻蚀技术是很关键的。目前常用的深硅槽制作技术主要采用硬掩膜ICP刻蚀技术实现深硅槽的制作。传统硅槽刻蚀工艺形貌陡直，参见图1，在后续的填充过程中会形成空洞，参见图2，造成漏电增加、耐压降低，影响立体集成器件性能和可靠性，无法满足双极集成电路中的隔离要求。
发明内容
本发明的目的在于克服上述现有技术的缺点，提供一种倾角硅槽刻蚀工艺。
为达到上述目的，本发明采用以下技术方案予以实现：
一种倾角硅槽刻蚀工艺，包括以下步骤：
步骤1：在待刻蚀晶圆的表面生成硬掩膜层，在硬掩膜层表面涂光刻胶，形成光刻胶层，曝光显影，露出需要刻蚀的硬掩膜层窗口；
步骤2：在窗口处进行硬掩膜刻蚀，刻蚀至晶圆表面；
步骤3：在完成步骤2的窗口处进行硅槽刻蚀，刻蚀至硅槽深度为设定值；其中，刻蚀气体为SF6；钝化气体包括O2和Hbr；偏置功率为50～55W；偏置功率频率为110～130Hz；偏置功率循环为65％～75％；源射频功率为1000～1100W；
步骤4：采用干法去胶的方法去除非硅槽区域的光刻胶。
本发明进一步的改进在于：
步骤1中的待刻蚀晶圆为p-100型SOI衬底片，步骤1中生成硬掩膜层的具体方法为：
在p-100型SOI衬底片表面生长13μm外延层，之后在炉管生长1μmSiO2，采用SiO2作为硬掩膜层。
步骤1中的窗口为沟槽，槽宽为0.8μm～1.4μm。
步骤2中的硬掩膜刻蚀方法为等离子干法刻蚀方法。
步骤2中的等离子干法刻蚀采用CENTURA 5200二氧化硅等离子体干法刻蚀机；其中，腔体压力为200mT；电极功率为600W；工艺气体包括流量为30sccm的CHF3、流量为30sccm的CF4和流量为150sccm的Ar。
步骤3中采用CENTURA 5202干法刻蚀机进行硅槽刻蚀。
步骤4的具体方法为：
在腔体温度100℃，腔体压力650mT的环境中，采用O2作为去胶反应气体，通过射频功率源激发等离子体的去胶方式去除非硅槽区域的光刻胶。
与现有技术相比，本发明具有以下有益效果：
本发明通过调整硅槽刻蚀的偏置功率、偏置功率频率、偏置功率循环以及源射频功率，进而优化硅槽形貌，改变硅槽刻蚀后硅槽形貌陡直的情况，避免在后续的填充过程中会形成空洞，从而造成的一系列问题。参见图4，硅槽侧壁角度由90°优化到接近80°，在后续深硅槽介质层淀积过程中，参见图5，消除了填充后形成的空洞，进而提升了击穿电压，降低了漏电，增加了介质隔离集成工艺的可靠性；同时，保证立体集成器件性能和可靠性，满足双极集成电路中的隔离要求。
附图说明
图1为现有方法刻蚀后的深硅槽SEM图；
图2为现有方法刻蚀后的深硅槽填充后的SEM图；
图3为完成硬掩膜刻蚀的晶圆示意图；
图4为本发明制作的倾角深硅槽形貌SEM图；
图5为本发明刻蚀后的深硅槽介质层淀积效果示意图；
图6为本发明实施例1的深硅槽介质层淀积效果示意图；
图7为本发明实施例2的深硅槽介质层淀积效果示意图；
图8为本发明实施例3的深硅槽介质层淀积效果示意图。
其中：1-光刻胶层；2-硬掩膜层。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面结合附图对本发明做进一步详细描述：
本发明倾角硅槽刻蚀工艺，包括以下步骤：
步骤1：在待刻蚀晶圆的表面生成硬掩膜层2，在硬掩膜层2表面涂光刻胶，形成光刻胶层1，曝光显影，露出需要刻蚀的硬掩膜层2窗口；
步骤2：在露出的窗口处进行硬掩膜刻蚀，刻蚀至晶圆表面；
步骤3：在完成步骤2的窗口处进行硅槽刻蚀，刻蚀至硅槽深度为设定值；其中，刻蚀气体为SF6；钝化气体包括O2和Hbr；偏置功率为50～55W；偏置功率频率为110～130Hz；偏置功率循环为65％～75％；源射频功率为1000～1100W；
步骤4：采用干法去胶的方法去除非硅槽区域的光刻胶。
各步骤中的具体方式为：
步骤1：在p-100型SOI衬底片表面生长13μm外延层，之后在炉管生长1μmSiO2，使用SiO2作为硅槽刻蚀的硬掩膜层2，在SiO2表面涂光刻胶，形成光刻胶层1，曝光显影，露出需要刻蚀的SiO2窗口，窗口图形为沟槽，槽宽为0.8μm～1.4μm。
步骤2：进行硬掩膜刻蚀。用等离子干法刻蚀方法，采用CENTURA 5200二氧化硅等离子体干法刻蚀机；其中，腔体压力为180～220mT；电极功率为540～660W；工艺气体包括流量为27～33sccm的CHF3、流量为27～33sccm的CF4和流量为135～165sccm的Ar，各工艺参数在±10％内波动，均可完成硬掩膜刻蚀工艺；在露出的窗口处进行掩膜刻蚀，一直刻蚀至晶圆表面；参见图3，完成硬掩膜刻蚀的晶圆示意图。
步骤3：进行深硅槽刻蚀，采用CENTURA5202干法刻蚀机进行硅刻蚀；刻蚀至硅槽深度为设定值，参见图4，刻蚀至硅槽深度为设定值的倾角深硅槽形貌SEM图。其中，刻蚀气体为SF6；钝化气体包括O2和Hbr；偏置功率为50～55W；偏置功率频率为110～130Hz；偏置功率循环为65％～75％；源射频功率为1000～1100W。
步骤4：去除非通孔图形区域的光刻胶。采用干法去胶的工艺，在100℃的工艺腔体环境中，腔体压力650mT，采用O2作为去胶反应气体，通过射频功率源激发等离子体的去胶方式去除非通孔图形区域的光刻胶。
实施例1
步骤1：在p-100型SOI衬底片表面生长13μm外延层，之后在炉管生长1μmSiO2，使用SiO2作为硅槽刻蚀的硬掩膜层2，在SiO2表面涂光刻胶，形成光刻胶层1，曝光显影，露出需要刻蚀的SiO2窗口，窗口图形为沟槽，槽宽为0.8μm；
步骤2：采用CENTURA5200二氧化硅等离子体干法刻蚀机；其中，腔体压力200mT，电极功率600W，工艺气体包括流量为30sccm的CHF3、流量为30sccm的CF4和流量为150sccm的Ar，一直刻蚀至晶圆表面。
经过240s的时间，硬掩膜刻蚀完成。
步骤3：采用CENTURA5202干法刻蚀机进行硅刻蚀，即深硅槽刻蚀。设置硅槽刻蚀偏置功率为50W，频率为120Hz，偏置功率循环为70％(70％时间偏置功率打开，30％时间偏置功率关闭)、源射频功率为1000W。
经过370s的时间，硅槽达到要求的13μm的深度。
步骤4：采用干法去胶的工艺，在100℃的工艺腔体环境中，腔体压力650mT，采用O2作为去胶反应气体，通过射频功率源激发等离子体的去胶方式去除非通孔图形区域的光刻胶。
对刻蚀完成的深硅槽进行介质层淀积，效果参见图6，填充过程中没有形成空洞，从而提升了击穿电压，降低了漏电，增加介质隔离集成工艺的可靠性。
实施例2
步骤1：在p-100型SOI衬底片表面生长13μm外延层，之后在炉管生长1μmSiO2，使用SiO2作为硅槽刻蚀的硬掩膜层2，在SiO2表面涂光刻胶，形成光刻胶层1，曝光显影，露出需要刻蚀的SiO2窗口，窗口图形为沟槽，槽宽为1.0μm；
步骤2：采用CENTURA5200二氧化硅等离子体干法刻蚀机；其中，腔体压力200mT，电极功率600W，工艺气体包括流量为30sccm的CHF3、流量为30sccm的CF4和流量为150sccm的Ar，一直刻蚀至晶圆表面。
经过240s的时间，硬掩膜刻蚀完成。
步骤3：采用CENTURA5202干法刻蚀机进行硅刻蚀，即深硅槽刻蚀。设置硅槽刻蚀偏置功率为55W，偏置功率频率为110Hz，偏置功率循环为65％(65％时间偏置功率打开，35％时间偏置功率关闭)、源射频功率为1100W。
经过300s的时间，硅槽达到要求的13μm的深度。
步骤4：采用干法去胶的工艺，在100℃的工艺腔体环境中，腔体压力650mT，采用O2作为去胶反应气体，通过射频功率源激发等离子体的去胶方式去除非通孔图形区域的光刻胶。
对刻蚀完成的深硅槽进行介质层淀积，效果参见图7，填充过程中没有形成空洞，从而提升了击穿电压，降低了漏电，增加介质隔离集成工艺的可靠性。
实施例3
步骤1：在p-100型SOI衬底片表面生长13μm外延层，之后在炉管生长1μmSiO2，使用SiO2作为硅槽刻蚀的硬掩膜层2，在SiO2表面涂光刻胶，形成光刻胶层1，曝光显影，露出需要刻蚀的SiO2窗口，窗口图形为沟槽，槽宽为1.4μm；
步骤2：采用CENTURA5200二氧化硅等离子体干法刻蚀机；其中，腔体压力200mT，电极功率600W，工艺气体包括流量为30sccm的CHF3、流量为30sccm的CF4和流量为150sccm的Ar，一直刻蚀至晶圆表面。
经过240s的时间，硬掩膜刻蚀完成。
步骤3：采用CENTURA5202干法刻蚀机进行硅刻蚀，即深硅槽刻蚀。设置硅槽刻蚀偏置功率为52W，偏置功率频率为130Hz，偏置功率循环为75％(75％时间偏置功率打开，25％时间偏置功率关闭)，源射频功率为1050W。
经过340s的时间，硅槽达到要求的13μm的深度。
步骤4：采用干法去胶的工艺，在100℃的工艺腔体环境中，腔体压力650mT，采用O2作为去胶反应气体，通过射频功率源激发等离子体的去胶方式去除非通孔图形区域的光刻胶。
对刻蚀完成的深硅槽进行介质层淀积，效果参见图8，填充过程中没有形成空洞，从而提升了击穿电压，降低了漏电，增加介质隔离集成工艺的可靠性。
以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。
Claims (5)
1.一种倾角硅槽刻蚀工艺，其特征在于，包括以下步骤：
步骤1：在待刻蚀晶圆的表面生成硬掩膜层（2），在硬掩膜层（2）表面涂光刻胶，形成光刻胶层（1），曝光显影，露出需要刻蚀的硬掩膜层（2）窗口；
步骤2：在窗口处进行硬掩膜刻蚀，刻蚀至晶圆表面；硬掩膜刻蚀方法为等离子干法刻蚀方法；等离子干法刻蚀采用CENTURA 5200二氧化硅等离子体干法刻蚀机；其中，腔体压力为200mT；电极功率为600W；工艺气体包括流量为30sccm的 CHF3、流量为30sccm的CF4和流量为150sccm的Ar；
步骤3：在完成步骤2的窗口处进行硅槽刻蚀，刻蚀至硅槽深度为设定值；其中，刻蚀气体为SF6；钝化气体包括O2和Hbr；偏置功率为50~55W；偏置功率频率为110~130Hz；偏置功率循环为65%~75%；源射频功率为1000~1100W；
步骤4：采用干法去胶的方法去除非硅槽区域的光刻胶。
2.根据权利要求1所述的一种倾角硅槽刻蚀工艺，其特征在于，所述步骤1中的待刻蚀晶圆为p-100型SOI衬底片，步骤1中生成硬掩膜层（2）的具体方法为：
在p-100型SOI衬底片表面生长13μm外延层，之后在炉管生长1μmSiO2，采用SiO2作为硬掩膜层（2）。
3.根据权利要求1所述的一种倾角硅槽刻蚀工艺，其特征在于，所述步骤1中的窗口为沟槽，槽宽为0.8μm~1.4μm。
4.根据权利要求1所述的一种倾角硅槽刻蚀工艺，其特征在于，所述步骤3中采用CENTURA 5202干法刻蚀机进行硅槽刻蚀。
5.根据权利要求1所述的一种倾角硅槽刻蚀工艺，其特征在于，所述步骤4的具体方法为：
在腔体温度100℃，腔体压力650mT的环境中，采用O2作为去胶反应气体，通过射频功率源激发等离子体的去胶方式去除非硅槽区域的光刻胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811057870.7A CN109326519B (zh) | 2018-09-11 | 2018-09-11 | 一种倾角硅槽刻蚀工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811057870.7A CN109326519B (zh) | 2018-09-11 | 2018-09-11 | 一种倾角硅槽刻蚀工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109326519A CN109326519A (zh) | 2019-02-12 |
| CN109326519B true CN109326519B (zh) | 2021-05-04 |
Family
ID=65264822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811057870.7A Active CN109326519B (zh) | 2018-09-11 | 2018-09-11 | 一种倾角硅槽刻蚀工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109326519B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112164650A (zh) * | 2020-09-27 | 2021-01-01 | 西安微电子技术研究所 | 一种倒梯型槽刻蚀工艺方法 |
| CN112466970B (zh) * | 2020-11-26 | 2022-05-13 | 安徽光智科技有限公司 | 双色红外焦平面探测器及其台面刻蚀工艺方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103413823A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 超级结晶体管及其形成方法 |
| US20150162240A1 (en) * | 2013-12-11 | 2015-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench formation using rounded hard mask |
| CN104733316A (zh) * | 2013-12-20 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | FinFET器件及其形成方法 |
| CN105712291A (zh) * | 2014-12-04 | 2016-06-29 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 斜槽刻蚀方法 |
-
2018
- 2018-09-11 CN CN201811057870.7A patent/CN109326519B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103413823A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 超级结晶体管及其形成方法 |
| US20150162240A1 (en) * | 2013-12-11 | 2015-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench formation using rounded hard mask |
| CN104733316A (zh) * | 2013-12-20 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | FinFET器件及其形成方法 |
| CN105712291A (zh) * | 2014-12-04 | 2016-06-29 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 斜槽刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109326519A (zh) | 2019-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3490408B2 (ja) | 半導体デバイス中に高アスペクト比のトレンチをエッチングする方法 | |
| JP3027951B2 (ja) | 半導体装置の製造方法 | |
| KR100707803B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| JP2006190947A (ja) | リセスゲート及びそれを備えた半導体装置の製造方法 | |
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| KR20040050789A (ko) | 반도체소자의 소자분리막 형성방법 | |
| CN107851577B (zh) | 衬底接触蚀刻工艺 | |
| JP4209774B2 (ja) | シリコン基板のエッチング方法およびエッチング装置 | |
| CN109326519B (zh) | 一种倾角硅槽刻蚀工艺 | |
| TWI241660B (en) | Method of forming polysilicon gate structures with specific edge profiles for optimization of LDD offset spacing | |
| JP2574045B2 (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| CN106024617B (zh) | 制造半导体器件的方法 | |
| CN109390227B (zh) | 一种小线宽垂直型沟槽的刻蚀方法 | |
| JPH0955421A (ja) | 半導体装置の製造方法 | |
| KR100842904B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP2006032801A (ja) | 半導体装置の製造方法 | |
| KR100291410B1 (ko) | 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법 | |
| KR100632631B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
| JP2006086295A (ja) | 半導体装置の製造方法 | |
| KR100480919B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040004990A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH05235338A (ja) | 半導体装置およびその製造方法 | |
| CN117558622A (zh) | 一种沟槽刻蚀方法及沟槽型栅器件 | |
| KR100507380B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100792355B1 (ko) | 탑라운드 리세스 패턴을 갖는 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230824 Address after: 710000 No. 26 Information Avenue, Xi'an High-tech Zone, Shaanxi Province Patentee after: Xi'an Xiyue Electronics Technology Co.,Ltd. Address before: No. 189, Taiyi Road, Beilin District, Xi'an City, Shaanxi Province, 710065 Patentee before: XI'AN MICROELECTRONICS TECHNOLOGY INSTITUTE |