CN109390227B - 一种小线宽垂直型沟槽的刻蚀方法 - Google Patents
一种小线宽垂直型沟槽的刻蚀方法 Download PDFInfo
- Publication number
- CN109390227B CN109390227B CN201710669348.3A CN201710669348A CN109390227B CN 109390227 B CN109390227 B CN 109390227B CN 201710669348 A CN201710669348 A CN 201710669348A CN 109390227 B CN109390227 B CN 109390227B
- Authority
- CN
- China
- Prior art keywords
- etching
- flow rate
- dry etching
- groove
- sccm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000001312 dry etching Methods 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 230000008569 process Effects 0.000 description 21
- 239000007789 gas Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种小线宽垂直型沟槽的刻蚀方法，包括对硅片采用干法刻蚀产生沟槽，干法刻蚀使用的刻蚀气体包括Cl2、CF4、HBr、NF3和HeO2，干法刻蚀中不施加下电极射频。Cl2的流量是1‑100sccm，CF4的流量为5～200sccm，HBr的流量为10～400sccm，NF3的流量为5‑400sccm，HeO2的流量为5‑200sccm，干法刻蚀中施加的上电极射频功率为100‑1000W。该小线宽垂直沟槽的刻蚀方法可以改善沟槽底部两端圆滑度，提高器件耐压和可靠性、侧壁笔直度改善，有助于后期介质填充避免孔洞，同时通过调整刻蚀功率和反应气压来增大反应速率以提高产能。
Description
技术领域
本发明涉及半导体器件制造技术领域，尤其是涉及一种小线宽垂直型沟槽的刻蚀方法。
背景技术
沟槽型功率器件因其沟槽型结构较平面结构的诸多优点，使硅的沟槽式器件成为当前国内功率器件重要发展方向之一。VDMOS的沟槽型结构由于消除了平面型VDMOS的颈区电阻，大大减小了导通电阻，增加了元胞密度，提高了功率半导体的电流处理能力，市场前景更为看好；沟槽型SBD因其更高的耐压特性和更小的漏电特性，市场前景好，是当前功率器件厂争先发展的一个方向；IGBT也多采用沟槽结构以减少通态压降，改善其频率特性。以上器件均对沟槽线宽、侧壁垂直平整度有较高要求。
AMAT P5000Trench等型号的刻蚀机台，因生产时期较早，其硬件配置只有上射频功率，而不设有下射频，下电极射频偏压对轰击离子能量的作用最终决定等离子体工艺的刻蚀速率，而下射频功率能使沟槽刻蚀形貌更加垂直，因此此类不设有下射频的刻蚀机台难以达到同时具备上、下射频功率类型机台的刻蚀形貌结果，使小线宽(CD在0.4-2.5um)沟槽刻蚀形貌难以满足底部圆滑、侧壁垂直的要求(垂直度大于85°)，而造成器件在反向偏置时沟槽底部两端更易出现击穿，而侧壁笔直度较差造成后期器件介质填充易造成孔洞。
发明内容
本发明要解决的问题是提供一种小线宽垂直型沟槽的刻蚀方法，通过改变沟槽刻蚀过程中的工艺气体组成及其他工艺条件，改善不施加下电极射频时沟槽底部两端圆滑度和侧壁垂直度。
为解决上述技术问题，本发明采用的技术方案是：一种小线宽垂直型沟槽的刻蚀方法，包括对硅片采用干法刻蚀产生沟槽，干法刻蚀使用的刻蚀气体包括Cl2、CF4、HBr、NF3和HeO2，干法刻蚀中不施加下电极射频。
技术方案中，优选的，Cl2的流量是1-100sccm。
技术方案中，优选的，干法刻蚀中施加的上电极射频功率为100-1000W。
技术方案中，优选的，CF4的流量为5～200sccm。
技术方案中，优选的，HBr的流量为10～400sccm。
技术方案中，优选的，NF3的流量为5-400sccm。
技术方案中，优选的，HeO2的流量为5-200sccm。
技术方案中，优选的，干法刻蚀中反应气压为10～800mTorr。
技术方案中，优选的，述干法刻蚀中磁场强度为5～50Gauss。
技术方案中，优选的，还包括在干法刻蚀产生沟槽之前在硅片上生长氧化硅层，并进行氧化硅层刻蚀。
本发明具有的优点和积极效果是：该小线宽垂直沟槽的刻蚀方法可以改善沟槽底部两端圆滑度，提高器件耐压和可靠性、侧壁笔直度改善，有助于后期介质填充避免孔洞，同时通过调整刻蚀功率和反应气压来增大反应速率以提高产能。
附图说明
图1是无下电极射频的刻蚀机台在现有工艺条件下刻蚀得到的硅沟槽SEM图。
图2为实施例一中工艺条件下刻蚀得到的硅沟槽SEM图。
图3为实施例二中工艺条件下刻蚀得到的硅沟槽SEM图。
具体实施方式
现有技术中，AMAT P5000Trench等年代较老的刻蚀机台硬件配置只有上电极射频功率，不设有下电极射频，由于下电极射频在被刻蚀晶片上所产生的直流偏压是一个非常重要的刻蚀工艺参数，射频偏压作为晶片表面轰击离子加速电压的体现与最终离子的能量大小有着非常直接的关系，下电极射频偏压对轰击离子能量的作用最终决定了等离子体工艺的刻蚀速率。因此，下电极射频功率直接影响沟槽刻蚀的形貌，而此类现有刻蚀机台难以达到同时具备上、下射频功率类型机台的刻蚀形貌结果。
不同于普通较大线宽(一般CD大于10um)的浅沟槽的刻蚀工艺，小线宽垂直沟槽对线宽要求更小，其沟槽刻蚀工艺的深宽比与浅沟槽刻蚀工艺相比更大(小线宽垂直沟槽深宽比一般远大于2，大线宽浅沟槽深宽比一般小于1)，更小的线宽使其沟槽刻蚀工艺形貌圆滑、垂直难度更大，因此，此类机台使小线宽(CD在0.4-2.5um)沟槽刻蚀形貌难以满足底部圆滑、侧壁垂直的要求(垂直度大于85°)。
为了解决这一问题，本发明提供一种小线宽垂直型沟槽的刻蚀方法，包括对硅片采用干法刻蚀产生沟槽，干法刻蚀使用的刻蚀气体包括Cl2、CF4、HBr、NF3和HeO2，且在干法刻蚀中不施加下电极射频。
其中，Cl2为沟槽底部主要刻蚀气体，为沟槽底部圆滑调节的主要作用气体，CF4为刻蚀初期硅表面自然氧化层去除气体，HBr为阻挡层OX保护气，为沟槽垂直度调节的主要作用气体，NF3为刻蚀沟槽侧壁和沟槽底部两端刻蚀气体，HeO2为去除反应过程副产物以维持继续反应的气体，该工艺需要这些气体共同作用，各气体的作用不是直接叠加的，各气体之间互相影响或促进各自作用的实现。
优选的，其中，Cl2的流量为1～100sccm，CF4的流量为5～200sccm，HBr的流量为10～400sccm，NF3的流量为5-400sccm，HeO2的流量为5-200sccm。
优选方案中，干法刻蚀中施加的上电极射频功率为100-1000W。
优选方案中，干法刻蚀中反应气压为10～800mTorr。
提高上电极射频功率与反应气压可减少刻蚀时间2-50％，提高产能。
优选方案中，干法刻蚀中磁场强度为5～50Gauss。
在干法刻蚀产生沟槽之前还在硅片上生长氧化硅层，并进行氧化硅层刻蚀，将图形刻蚀在氧化硅上，然后以氧化硅为阻挡层对硅进行沟槽刻蚀。
下面结合实施例对本发明具体工艺进行描述：
实施例一
本实施例所述的一种小线宽垂直型沟槽的刻蚀方法，包括：
1.在硅抛光片上生长一层氧化硅；
2.在氧化硅上图光刻胶，使用掩模板对光刻胶进行曝光，在光刻胶上显影形成一层小线宽(CD在0.4-2.5um)的图形；
3.使用氧化硅干刻机对氧化硅层进行氧化刻蚀，氧化硅层刻蚀完毕后停止在硅界面上，将光刻胶的图形复制到氧化硅上；
4.去除光刻胶；
5.以氧化硅为阻挡层，使用干法刻蚀对硅进行沟槽刻蚀，其中干法刻蚀使用的刻蚀气体为50sccm Cl2、20sccm CF4、250sccm HBr、60sccmNF3和50sccm HeO2，刻蚀机台施加的上电极射频功率为950W，反应气压为350mTorr，磁场强度为45Gauss，反应时间为240s；
6.沟槽刻蚀完后清洗掉剩余的氧化硅和反应衍生物。
如图1为无下电极射频的刻蚀机台在现有工艺条件下刻蚀得到的硅沟槽，图2为本申请工艺条件下得到的硅沟槽，深宽比均约为5，由图可以看出，该无下电极射频的刻蚀机台原有刻蚀工艺条件下刻蚀得到的小线宽垂直沟槽侧壁笔直度差、底部圆滑度不好，而本发明得到的小线宽垂直沟槽侧壁笔直度好、垂直度约87°、沟槽形貌底部两端更圆润。
实施例二
本实施例所述的一种小线宽垂直型沟槽的刻蚀方法，包括：
1.在硅抛光片上生长一层氧化硅；
2.在氧化硅上图光刻胶，使用掩模板对光刻胶进行曝光，在光刻胶上显影形成一层小线宽(CD在0.4-2.5um)的图形；
3.使用氧化硅干刻机对氧化硅层进行氧化刻蚀，氧化硅层刻蚀完毕后停止在硅界面上，将光刻胶的图形复制到氧化硅上；
4.去除光刻胶；
5.以氧化硅为阻挡层，使用干法刻蚀对硅进行沟槽刻蚀，其中干法刻蚀使用的刻蚀气体为100sccm Cl2、20sccm CF4、400sccm HBr、45sccmNF3和100sccm HeO2，刻蚀机台施加的上电极射频功率为800W，反应气压为300mTorr，磁场强度为35Gauss，反应时间为225s；
6.沟槽刻蚀完后清洗掉剩余的氧化硅和反应衍生物。
如图1为无下电极射频的刻蚀机台在现有工艺条件下刻蚀得到的硅沟槽，图3为本申请工艺条件下得到的硅沟槽，深宽比均约为5，由图可以看出，该无下电极射频的刻蚀机台原有刻蚀工艺条件下刻蚀得到的小线宽垂直沟槽侧壁笔直度差、底部圆滑度不好，而本发明得到的小线宽垂直沟槽侧壁笔直度好、垂直度约89°、沟槽形貌底部两端更圆润。
以上对本发明的一个实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。
Claims (8)
1.一种小线宽垂直型沟槽的刻蚀方法，其特征在于：包括对硅片采用干法刻蚀产生沟槽，所述干法刻蚀使用的刻蚀气体包括Cl2、CF4、HBr、NF3和HeO2，所述干法刻蚀中不施加下电极射频；所述Cl2的流量是1-100sccm；所述干法刻蚀中施加的上电极射频功率为100-1000W。
2.根据权利要求1所述的刻蚀方法，其特征在于：所述CF4的流量为5～200sccm。
3.根据权利要求1所述的刻蚀方法，其特征在于：所述HBr的流量为10～400sccm。
4.根据权利要求1所述的刻蚀方法，其特征在于：所述NF3的流量为5-400sccm。
5.根据权利要求1所述的刻蚀方法，其特征在于：所述HeO2的流量为5-200sccm。
6.根据权利要求1所述的刻蚀方法，其特征在于：所述干法刻蚀中反应气压为10～800mTorr。
7.根据权利要求1所述的刻蚀方法，其特征在于：所述干法刻蚀中磁场强度为5～50Gauss。
8.根据权利要求1所述的刻蚀方法，其特征在于：还包括在所述干法刻蚀产生沟槽之前在所述硅片上生长氧化硅层，并进行氧化硅层刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710669348.3A CN109390227B (zh) | 2017-08-08 | 2017-08-08 | 一种小线宽垂直型沟槽的刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710669348.3A CN109390227B (zh) | 2017-08-08 | 2017-08-08 | 一种小线宽垂直型沟槽的刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109390227A CN109390227A (zh) | 2019-02-26 |
| CN109390227B true CN109390227B (zh) | 2020-09-29 |
Family
ID=65413345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710669348.3A Active CN109390227B (zh) | 2017-08-08 | 2017-08-08 | 一种小线宽垂直型沟槽的刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109390227B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111584357B (zh) * | 2020-04-17 | 2024-03-15 | 深圳方正微电子有限公司 | 一种深沟槽刻蚀方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475922B1 (en) * | 2000-04-25 | 2002-11-05 | Koninklijke Philips Electronics N.V. | Hard mask process to control etch profiles in a gate stack |
| CN101202225A (zh) * | 2006-12-13 | 2008-06-18 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅片浅沟槽隔离刻蚀的方法 |
| CN101345194A (zh) * | 2008-05-07 | 2009-01-14 | 北大方正集团有限公司 | 硅槽形成方法及装置 |
| CN102142377A (zh) * | 2011-01-30 | 2011-08-03 | 福建福顺微电子有限公司 | 一种功率mos器件硅沟槽制作方法 |
| CN105336602A (zh) * | 2014-07-15 | 2016-02-17 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 控制多晶硅刻蚀侧壁角度的方法 |
| CN105489482A (zh) * | 2014-09-17 | 2016-04-13 | 北大方正集团有限公司 | Vdmos沟槽刻蚀方法及vdmos |
-
2017
- 2017-08-08 CN CN201710669348.3A patent/CN109390227B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475922B1 (en) * | 2000-04-25 | 2002-11-05 | Koninklijke Philips Electronics N.V. | Hard mask process to control etch profiles in a gate stack |
| CN101202225A (zh) * | 2006-12-13 | 2008-06-18 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅片浅沟槽隔离刻蚀的方法 |
| CN101345194A (zh) * | 2008-05-07 | 2009-01-14 | 北大方正集团有限公司 | 硅槽形成方法及装置 |
| CN102142377A (zh) * | 2011-01-30 | 2011-08-03 | 福建福顺微电子有限公司 | 一种功率mos器件硅沟槽制作方法 |
| CN105336602A (zh) * | 2014-07-15 | 2016-02-17 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 控制多晶硅刻蚀侧壁角度的方法 |
| CN105489482A (zh) * | 2014-09-17 | 2016-04-13 | 北大方正集团有限公司 | Vdmos沟槽刻蚀方法及vdmos |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109390227A (zh) | 2019-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100707803B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN100495681C (zh) | 半导体器件的制造方法 | |
| JP5214596B2 (ja) | プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法 | |
| JP2009088522A (ja) | 半導体装置のリセスゲート製造方法 | |
| TWI515790B (zh) | Wafer etching method | |
| JPH1092798A (ja) | 単結晶シリコンのエッチング方法 | |
| TW200818310A (en) | Method for fabricating semiconductor device including recess gate | |
| KR100628378B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| TW201426814A (zh) | 半導體刻蝕裝置及半導體結構的刻蝕方法 | |
| CN109390227B (zh) | 一种小线宽垂直型沟槽的刻蚀方法 | |
| CN106504982B (zh) | 一种基片的刻蚀方法 | |
| KR20080038503A (ko) | 리세스 게이트를 갖는 반도체 소자의 제조 방법 | |
| CN109326519B (zh) | 一种倾角硅槽刻蚀工艺 | |
| CN115547825A (zh) | 衬底沟槽刻蚀方法 | |
| KR20230084280A (ko) | 실리콘 웨이퍼의 에칭 방법 | |
| US8580689B2 (en) | Plasma processing method | |
| US20080160742A1 (en) | Method for fabricating semiconductor device with recess gate | |
| JP5171091B2 (ja) | プラズマ処理方法 | |
| CN107665856B (zh) | 用于形成接触孔的方法与等离子体刻蚀方法 | |
| CN102420124A (zh) | 一种介质层刻蚀方法 | |
| CN111261509B (zh) | 在硅基体中蚀刻沟槽的方法及其应用 | |
| TW463253B (en) | Manufacturing method for deep submicron gate | |
| CN114267590A (zh) | 深沟槽顶部圆角形成的工艺方法 | |
| KR100849188B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조 방법 | |
| CN117423616A (zh) | 一种半导体膜层的刻蚀方法和半导体工艺设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |