CN105489482A - Vdmos沟槽刻蚀方法及vdmos - Google Patents
Vdmos沟槽刻蚀方法及vdmos Download PDFInfo
- Publication number
- CN105489482A CN105489482A CN201410476065.3A CN201410476065A CN105489482A CN 105489482 A CN105489482 A CN 105489482A CN 201410476065 A CN201410476065 A CN 201410476065A CN 105489482 A CN105489482 A CN 105489482A
- Authority
- CN
- China
- Prior art keywords
- etching process
- etching
- vdmos
- vacuum cavity
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种VDMOS沟槽刻蚀方法，该方法在真空腔体中采用感应耦合等离子体刻蚀工艺对半导体衬底进行刻蚀，在刻蚀的过程中所述真空腔体的压力为120到130毫托。本发明中，由于提高了刻蚀过程中真空腔体内的压力，这样能够有效降低等离子体在沟槽底部的存在时间，降低化学反应速率，从而使刻蚀过程更加可控，能够有效避免沟槽底部的过刻。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种VDMOS沟槽刻蚀方法及VDMOS。
背景技术
对于沟槽VDMOS来说，沟槽刻蚀是非常重要的一个步骤，沟槽的形貌(侧壁陡直度/沟槽底部形貌等)对于产品关键电性参数如IDSS(源漏间漏电)/IGSS(栅源间漏电)/Vth(开启电压)等有很大影响。
一般的，现有技术中均采用ICP(感应耦合等离子体刻蚀)工艺来进行沟槽刻蚀，即在真空腔体内使用射频电极对被加工的硅片进行刻蚀，图1展示了这种刻蚀工艺的刻蚀过程。该工艺为化学反应和物理轰击同时进行。等离子气体通入到真空腔内以后，被在上下电极形成的电厂中加速，对硅片进行轰击。刻蚀过程分为两个步骤，化学反应和物理轰击，其中化学反应和硅片生成的聚合物可以起到保护侧壁陡直的作用，处于底部的聚合物会被物理轰击打掉。位于侧壁的聚合物可以通过后续的清洗去除。两种方式共同作用，刻蚀剖面可以通过调节等离子体条件和气体组分来调节。这种物理轰击和化学反应同时进行的过程可以有好的线宽控制和不错的选择比。
现有技术中，沟槽VDMOS沟槽刻蚀工艺中真空腔体的压力为35毫托，射频电极上施加的功率(即上电极施加的功率)500W，注入到真空腔内的组分气体包括HBR、He/O2和NF3，组分气体中各种气体的流量依次为55sccm、6sccm、7sccm，刻蚀过程的时长为312s。
在实现本发明的过程中，现有技术中的刻蚀工艺容易导致过刻，造成刻蚀得到的沟槽不符合要求。图2展示了现有技术中提供的刻蚀工艺造成硅衬底过刻的一种情况。
发明内容
本发明的目的在于防止VDMOS沟槽的过度刻蚀，保证VDMOS沟槽的底部形貌。
为了达到上述目的，本发明提供了提供一种新的VDMOS沟槽刻蚀方法，该方法在真空腔体中采用感应耦合等离子体刻蚀工艺对半导体衬底进行刻蚀，在刻蚀的过程中所述真空腔体的压力为120到130毫托。
优选的，在刻蚀过程中所述真空腔体的压力为125毫托。
优选的，该方法还包括：
在刻蚀过程中，所述射频电极上施加的功率为780-820W。
优选的，该方法在刻蚀过程中在所述射频电极上施加的功率800W。
优选的，刻蚀过程的时长为230-240s。
优选的，刻蚀过程的时长为235s。
优选的，在刻蚀过程中，注入到真空腔内的组分气体为HBr、He/O2和NF3。
优选的，在刻蚀过程中，HBR气体的流量为60sccm；
He/O2气体的流量为10sccm；
NF3气体的流量为4sccm。
优选的，在刻蚀过程中，在射频电极的两极之间施加强度为60Gs的磁场。
本发明还提供了利用上述任一项所述的方法制作的VDMOS。
本发明提供的VDMOS沟槽刻蚀方法相比与现有技术中的沟槽刻蚀工艺，提高了刻蚀过程中真空腔体内的压力，这样能够有效降低等离子体在沟槽底部的存在时间，降低化学反应速率，从而使刻蚀过程更加可控，能够有效避免沟槽底部的过刻。
附图说明
图1为采用ICP工艺进行VDMOS刻蚀的刻蚀过程的示意图；
图2示出了现有技术中提供的刻蚀工艺造成硅衬底过刻的一种情况；
图3为本发明优选的实施例提供的VDMOS沟槽刻蚀方法的流程示意图；
图4为采用本发明实施例提供的VDMOS沟槽刻蚀方法刻蚀的一个VDMOS沟槽的示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
本发明提供了一种垂直双扩散金属-氧化物半导体场效应晶体管VDMOS沟槽刻蚀方法，该方法在真空腔体中采用感应耦合等离子体刻蚀工艺对半导体衬底进行刻蚀，如图3所示，该方法包括：
步骤301，提供真空腔体和半导体衬体；
步骤302，在所述真空腔体内对所述半导体衬体进行刻蚀；其中，在刻蚀过程中所述真空腔体的压力为120到130毫托。
本发明提供的VDMOS沟槽刻蚀方法相比与现有技术中的沟槽刻蚀工艺，提高了刻蚀过程中真空腔体内的压力，这样能够有效降低等离子体在沟槽底部的存在时间，降低化学反应速率，从而使刻蚀过程更加可控，能够有效避免沟槽底部的过刻。
优选的，在刻蚀过程中所述真空腔体的压力为125毫托。
本申请发明人经过大量的实验和统计发现，在刻蚀过程中，将真空腔体的压力设定为125毫托，能够取得最好的刻蚀效果。
优选的，在刻蚀过程中，所述射频电极上施加的功率为780-820W。
本发明优选的实施例中，通过提高电极功率，可以提高物理轰击效率，能够在一定程度上避免因腔内压力的提升造成的刻蚀速率过慢，同时由于降低化学反应速率，提高物理轰击效率，能够有效控制沟槽底部的形貌。
优选的，在刻蚀过程中在所述射频电极上施加的功率800W。
在刻蚀过程中，在将真空腔体的压力设定为125毫托至130毫托时，将在射频电极施加的功率稳定在800W能够取得最好的刻蚀效果。
优选的，刻蚀过程的时长为230-240s。
优选的，刻蚀过程的时长为235s。
将刻蚀过程的时长设置在230-240s能够保证刻蚀的深度。而设置为235s能够保证最佳的刻蚀深度。
优选的，在刻蚀过程中，注入到真空腔内的组分气体为HBr、He/O2和NF3。这里HBr/O2作为主要化学反应气源，He起到冷却作用，NF3可以起到保护侧壁的作用，当然实际应用中也可以采用其他能够达到同等效果的气体。
优选的，在刻蚀过程中，HBR气体的流量为60sccm；
He/O2气体的流量为10sccm；
NF3气体的流量为4sccm。
将上述的组分气体的流量设定为上述参数能够获得最好的沟槽底部形貌。
优选的，在刻蚀过程中，在射频电极的两极之间施加强度为60Gs的磁场。
通过这种方式，能够增加对半导体衬底的轰击强度。
本发明还提供了一种利用上述任一项所述的方法制作的垂直双扩散金属-氧化物半导体场效应晶体管VDMOS。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种垂直双扩散金属-氧化物半导体场效应晶体管VDMOS沟槽刻蚀方法，其特征在于，该方法在真空腔体中采用感应耦合等离子体刻蚀工艺对半导体衬底进行刻蚀，在刻蚀的过程中所述真空腔体的压力为120到130毫托。
2.如权利要求1所述的方法，其特征在于，
在刻蚀过程中所述真空腔体的压力为125毫托。
3.如权利要求1所述的方法，其特征在于，在刻蚀过程中，射频电极上施加的功率为780-820W。
4.如权利要求3所述的方法，其特征在于，在刻蚀过程中在所述射频电极上施加的功率具体为800W。
5.如权利要求3所述的方法，其特征在于，刻蚀过程的时长为230-240s。
6.如权利要求5所述的方法，其特征在于，刻蚀过程的时长具体为235s。
7.如权利要求5所述的方法，其特征在于，在刻蚀过程中，通入到真空腔内的组分气体为HBr、He/O2和NF3。
8.如权利要求7所述的方法，其特征在于，在刻蚀过程中，HBr气体的流量为60sccm；He/O2气体的流量为10sccm；NF3气体的流量为4sccm。
9.如权利要求8所述的方法，其特征在于，在刻蚀过程中，在射频电极的两极之间施加强度为60Gs的磁场。
10.一种利用如权利要求1-9任一项所述的方法制作的垂直双扩散金属-氧化物半导体场效应晶体管VDMOS。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410476065.3A CN105489482A (zh) | 2014-09-17 | 2014-09-17 | Vdmos沟槽刻蚀方法及vdmos |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410476065.3A CN105489482A (zh) | 2014-09-17 | 2014-09-17 | Vdmos沟槽刻蚀方法及vdmos |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105489482A true CN105489482A (zh) | 2016-04-13 |
Family
ID=55676395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410476065.3A Pending CN105489482A (zh) | 2014-09-17 | 2014-09-17 | Vdmos沟槽刻蚀方法及vdmos |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105489482A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109390227A (zh) * | 2017-08-08 | 2019-02-26 | 天津环鑫科技发展有限公司 | 一种小线宽垂直型沟槽的刻蚀方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1212455A (zh) * | 1997-09-25 | 1999-03-31 | 西门子公司 | 瓶状槽的形成 |
| CN101459066A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法 |
| CN103700622A (zh) * | 2013-12-27 | 2014-04-02 | 中微半导体设备(上海)有限公司 | 硅通孔的形成方法 |
-
2014
- 2014-09-17 CN CN201410476065.3A patent/CN105489482A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1212455A (zh) * | 1997-09-25 | 1999-03-31 | 西门子公司 | 瓶状槽的形成 |
| CN101459066A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法 |
| CN103700622A (zh) * | 2013-12-27 | 2014-04-02 | 中微半导体设备(上海)有限公司 | 硅通孔的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109390227A (zh) * | 2017-08-08 | 2019-02-26 | 天津环鑫科技发展有限公司 | 一种小线宽垂直型沟槽的刻蚀方法 |
| CN109390227B (zh) * | 2017-08-08 | 2020-09-29 | 天津环鑫科技发展有限公司 | 一种小线宽垂直型沟槽的刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7303999B1 (en) | Multi-step method for etching strain gate recesses | |
| US7351664B2 (en) | Methods for minimizing mask undercuts and notches for plasma processing system | |
| CN104285283B (zh) | 半导体基板的制造方法 | |
| TW201611087A (zh) | 在氮化矽間隔物蝕刻期間之蝕刻選擇比的改良方法 | |
| CN106653550A (zh) | 用双峰工艺气体组合物进行等离子体蚀刻的方法和系统 | |
| JP2007035860A (ja) | 半導体装置の製造方法 | |
| KR20160127891A (ko) | 싸이클 공정을 이용한 수직 패턴의 형성방법 | |
| KR100628378B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN103280407B (zh) | ∑形凹槽的制作方法 | |
| TW201426861A (zh) | 半導體結構的刻蝕方法 | |
| CN105489482A (zh) | Vdmos沟槽刻蚀方法及vdmos | |
| WO2007081624A2 (en) | Notch stop pulsing process for plasma processing system | |
| CN104952788B (zh) | 一种斜孔刻蚀方法 | |
| CN105097440B (zh) | 一种深硅刻蚀方法 | |
| CN105097494B (zh) | 刻蚀方法 | |
| CN105374737B (zh) | 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法 | |
| JP2017117963A (ja) | 半導体装置の製造方法 | |
| CN104966732A (zh) | GaAs基pHEMT器件及其制备方法 | |
| CN109390227B (zh) | 一种小线宽垂直型沟槽的刻蚀方法 | |
| CN106158961B (zh) | 平面型vdmos器件制作方法 | |
| CN104658902A (zh) | 沟槽栅蚀刻方法 | |
| KR101870221B1 (ko) | 드라이 에칭 방법 | |
| CN105720003B (zh) | 深硅孔刻蚀方法 | |
| CN105448970A (zh) | 双极结型晶体管及其形成方法 | |
| CN105097488A (zh) | 硅片刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160413 |