CN105720003B - 深硅孔刻蚀方法 - Google Patents

深硅孔刻蚀方法 Download PDF

Info

Publication number
CN105720003B
CN105720003B CN201410728832.5A CN201410728832A CN105720003B CN 105720003 B CN105720003 B CN 105720003B CN 201410728832 A CN201410728832 A CN 201410728832A CN 105720003 B CN105720003 B CN 105720003B
Authority
CN
China
Prior art keywords
silicon
value range
throughput
hole
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410728832.5A
Other languages
English (en)
Other versions
CN105720003A (zh
Inventor
李战强
蒋中伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201410728832.5A priority Critical patent/CN105720003B/zh
Publication of CN105720003A publication Critical patent/CN105720003A/zh
Application granted granted Critical
Publication of CN105720003B publication Critical patent/CN105720003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种硅深孔刻蚀方法,其包括:第一刻蚀步骤,向反应腔室内通入第一刻蚀气体,同时开启激励电源和偏压电源,以在硅衬底表面上刻蚀硅孔,该第一刻蚀气体包括SF6和O2的混合气体,并且SF6和O2的气流量被设置为使硅孔的侧壁上部垂直;第二刻蚀步骤,向反应腔室内通入第二刻蚀气体,同时开启激励电源和偏压电源,以在继续刻蚀硅孔的同时修饰硅孔底部形貌,该第二刻蚀气体包括SF6、C4F8、He和O2的混合气体,并且SF6、C4F8、He和O2的气流量被设置为使硅孔的侧壁底部宽度收缩、且硅孔底面平整。本发明提供的深硅孔刻蚀方法,其可以获得侧壁上部垂直、侧壁底部宽度收缩且底面平整光滑的硅深孔。

Description

深硅孔刻蚀方法
技术领域
本发明涉及微电子技术领域,特别涉及一种深硅孔刻蚀方法。
背景技术
随着MEMS器件和MEMS系统被越来越广泛地应用于汽车和消费电子领域,干法等离子体深硅刻蚀工艺逐渐成为MEMS加工领域中最炙手可热的工艺之一。
现有的一种硅深孔刻蚀方法是采用SF6、C4F8和O2的混合气体作为刻蚀气体在硅片上单步刻蚀深硅孔。其主要特点为:通过调节SF6的流量以及偏压功率来获得不同的侧壁形貌。其中,采用较高的SF6流量可以获得较大的硅孔深度,采用较低的偏压功率可以获得较倾斜的侧壁形貌。典型的工艺参数为:腔室压力为90mT;SF6的气流量为400sccm;C4F8的气流量为40sccm;O2的气流量为40sccm;激励功率为2500W;偏压功率为40W。图1为采用现有的深硅孔刻蚀方法获得的斜孔的电镜扫描图。由图1可知,采用上述硅深孔刻蚀方法获得的硅深孔存在以下缺陷:在硅孔顶部出现较大的线宽损失和侧壁弯曲现象,而且硅孔底部横向收缩严重,无法形成底部平整的形貌,并且随着刻蚀时间的延长,刻蚀会终止。
还有一种硅深孔刻蚀方法是采用SF6、O2和He的混合气体作为刻蚀气体在硅片上单步刻蚀深硅孔。其主要特点为:通过调节SF6、O2和He的流量来获得不同的侧壁形貌。典型的工艺参数为:腔室压力为33mT;SF6的气流量为105sccm;He的气流量为50sccm;O2的气流量为68sccm;激励功率为2500W;偏压功率为100W。图2为采用现有的深硅孔刻蚀方法获得的斜孔的电镜扫描图。由图2可知,采用上述硅深孔刻蚀方法获得的硅深孔的垂直度不够,且侧壁底部呈圆形。
由上可知,上述两种硅深孔刻蚀方法均存在线宽损失或侧壁弯曲现象,且随着刻蚀深度不断增大,硅孔内的反应物与生成物的运输均受到阻碍,导致侧壁粗糙,从而上述两种硅深孔刻蚀方法均无法获得理想的硅孔形貌。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种深硅孔刻蚀方法,其可以获得侧壁上部垂直、侧壁底部宽度收缩且底面平整光滑的硅深孔。
为实现本发明的目的而提供一种深硅孔刻蚀方法,包括:
第一刻蚀步骤,向反应腔室内通入第一刻蚀气体,同时开启激励电源和偏压电源,以在硅衬底表面上刻蚀硅孔,所述第一刻蚀气体包括SF6和O2的混合气体,并且所述SF6和O2的气流量被设置为使所述硅孔的侧壁上部垂直;
第二刻蚀步骤,向反应腔室内通入第二刻蚀气体,同时开启激励电源和偏压电源,以在继续刻蚀硅孔的同时修饰所述硅孔底部形貌,所述第二刻蚀气体包括SF6、C4F8、He和O2的混合气体,并且所述SF6、C4F8、He和O2的气流量被设置为使所述硅孔的侧壁底部宽度收缩、且硅孔底面平整。
优选的,在所述第一刻蚀步骤中,所述SF6的气流量的取值范围在70~200sccm,所述O2的气流量的取值范围在40~100sccm。
优选的,所述SF6的气流量的取值范围在80~160sccm,所述O2的气流量的取值范围在50~90sccm。
优选的,在所述第二刻蚀步骤中,所述SF6的气流量的取值范围在10~100sccm,所述O2的气流量的取值范围在60~150sccm,所述C4F8的气流量的取值范围在40~100sccm,所述He的气流量的取值范围在10~100sccm。
优选的,所述SF6的气流量的取值范围在20~60sccm,所述O2的气流量的取值范围在80~120sccm,所述C4F8的气流量的取值范围在60~85sccm,所述He的气流量的取值范围在20~75sccm。
优选的,在所述第一刻蚀步骤中,所述反应腔室的腔室压力的取值范围在10~80mT。
优选的,所述反应腔室的腔室压力的取值范围在20~60mT。
优选的,在所述第一刻蚀步骤中,所述激励电源的激励功率的取值范围在300~2000W,所述偏压电源的偏压功率的取值范围在0~80W。
优选的,在所述第二刻蚀步骤中,所述反应腔室的腔室压力的取值范围在100~180mT。
优选的,所述反应腔室的腔室压力的取值范围在120~150mT。
优选的,在所述第二刻蚀步骤中,所述激励电源的激励功率的取值范围在100~2500W,所述偏压电源的偏压功率的取值范围在10~100W。
本发明具有以下有益效果:
本发明提供的深硅孔刻蚀方法,其将刻蚀深硅孔的整个过程分为第一和第二刻蚀步骤,其中,第一刻蚀步骤采用SF6和O2的混合气体在硅衬底表面上刻蚀硅孔,通过设置特定的SF6的流量,可以控制刻蚀速率,而O2可以对硅孔侧壁起到保护作用,从而可以在提高硅孔深度的基础上,保证硅孔的侧壁上部垂直。
第二刻蚀步骤采用SF6、C4F8、He和O2的混合气体继续刻蚀硅孔,同时修饰硅孔底部形貌,C4F8和O2用于对侧壁起到保护作用,He可以起到调节等离子体密度的作用,而通过设置特定的SF6的流量,可以起到控制硅孔底部形貌的作用,因而通过分别设置特定的SF6、C4F8、He和O2的气流量,可以使硅孔的侧壁底部宽度收缩、且硅孔底面平整。
附图说明
图1为采用现有的一种深硅孔刻蚀方法获得的斜孔的电镜扫描图;
图2为采用现有的另一种深硅孔刻蚀方法获得的斜孔的电镜扫描图;
图3为本发明提供的深硅孔刻蚀方法的流程框图;
图4为采用本发明提供的深硅孔刻蚀方法获得的硅孔的电镜扫描图;以及
图5为图4中硅孔的尺寸标注图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图来对本发明提供的深硅孔刻蚀方法进行详细描述。
深硅孔刻蚀方法是在硅衬底上刻蚀具有较高深宽比的深孔,通常采用电感耦合等离子体(Inductively Coupled Plasma,以下简称ICP)设备进行上述刻蚀工艺。具体地,向反应腔室通入刻蚀气体,同时开启激励电源和偏压电源,激励电源用于向反应腔室施加激励功率,以使反应腔室内的刻蚀气体激发形成等离子体;偏压电源用于向硅衬底施加偏压功率,以使等离子体刻蚀硅衬底,直至在硅片的待刻蚀表面上形成达到所需深度的硅孔。
需要说明的是,下述第一刻蚀步骤和第二刻蚀步骤均采用上述刻蚀过程刻蚀硅衬底,而且在进行刻蚀工艺之前,需要对刻蚀气体的种类和流量、激励功率、偏压功率以及腔室压强等的工艺参数进行设置,以使得获得的硅孔形貌能够满足工艺要求。在本发明的技术方案中,第一刻蚀步骤和第二刻蚀步骤通过采用不同的工艺参数,而实现不同的作用,以最终获得理想的硅孔形貌。
图3为本发明提供的深硅孔刻蚀方法的流程框图。请参阅图3,本发明提供的深硅孔刻蚀方法包括:
第一刻蚀步骤,向反应腔室内通入第一刻蚀气体,同时开启激励电源和偏压电源,以在硅衬底表面上刻蚀硅孔。其中,该第一刻蚀气体包括SF6和O2的混合气体,并且SF6和O2的气流量被设置为使硅孔的侧壁上部垂直。
第二刻蚀步骤,向反应腔室内通入第二刻蚀气体,同时开启激励电源和偏压电源,以在继续刻蚀硅孔的同时修饰硅孔底部形貌。其中,该第二刻蚀气体包括SF6、C4F8、He和O2的混合气体,并且SF6、C4F8、He和O2的气流量被设置为使硅孔的侧壁底部宽度收缩、且底面平整。
在第一刻蚀步骤中,通过设置特定的SF6的流量,可以控制刻蚀速率,而O2可以对硅孔侧壁起到保护作用,从而可以在提高硅孔深度的基础上,保证在刻蚀过程中硅孔侧壁的垂直度不会被破坏,最终可以使硅孔达到所需的深度,同时保证硅孔的侧壁上部垂直。这里,SF6的气流量的取值范围在70~200sccm,优选为80~160sccm;O2的气流量的取值范围在40~100sccm;优选为50~90sccm。SF6和O2的气流量通过在上述范围内取值,可以实现硅孔的侧壁上部垂直。
关于腔室压力的设置方式,由于腔室压力在较低的情况下,反应腔室内通入的O2可以起到调节SF6中的F的解离程度;而且,由于SF6中的F的解离程度越高,刻蚀速率越高;反之,SF6中的F的解离程度越低,刻蚀速率越低。因此,基于上述原理,在第一刻蚀步骤中,在较低的腔室压力的条件下,可以通过调节O2的流量来控制刻蚀速率,以能够在相同的时间内获得更大的硅孔深度。腔室压力的取值范围在10~80mT,优选为20~60mT。
关于激励电源的激励功率的设置方式,由于激励功率越高,则刻蚀速率越高,因此,在第一刻蚀步骤中,通过采用较高的激励功率,可以进一步提高刻蚀速率。该激励功率的取值范围在300~2000W。
关于偏压电源的偏压功率的设置方式,由于较高的偏压功率可以使等离子体的能量增大,从而导致硅孔侧壁表面损伤,因此,在第一刻蚀步骤中,通过采用较低的偏压功率,可以使硅孔的侧壁平整光滑。偏压功率的取值范围在0~80W,优选为10~60W。需要说明的是,在偏压功率为0的情况下,偏压电源仍保持开启状态,而进行偏压功率的数值为零。
在第二刻蚀步骤中,C4F8和O2用于对硅孔侧壁起到保护作用,具体来说,C4F8具体用于在硅孔侧壁沉积保护层,而O2具体用于调节刻蚀速率,从而可以在增加硅孔深度的基础上,保证在刻蚀过程中硅孔侧壁的垂直度不会被破坏。He可以起到调节等离子体密度的作用,从而可以起到对侧壁的沉积作用和刻蚀作用的平衡。而通过设置特定的SF6的流量,可以起到控制硅孔底部形貌的作用,具体地,应采用较小的SF6的流量,这是因为:若SF6的流量过大,则会导致硅孔侧壁底部的倾斜过快,使得最终获得的硅孔底面过窄甚至形成锐角。
由上可知,通过分别设置特定的SF6、C4F8、He和O2的气流量,可以使硅孔的侧壁底部宽度收缩、且底面平整。这里,SF6的气流量的取值范围在10~100sccm,优选为20~60sccm;O2的气流量的取值范围在60~150sccm,优选为80~120sccm。C4F8的气流量的取值范围在40~100sccm,优选为60~85sccm。He的气流量的取值范围在10~100sccm,优选为20~75sccm。SF6、C4F8、He和O2的气流量通过在上述范围内取值,可以实现硅孔的侧壁底部宽度收缩、且底面平整。
在第二刻蚀步骤中,通过采用较高的腔室压力,可以提高气体离化率,从而可以提高气体的利用率。腔室压力的取值范围在100~180mT,优选为120~150mT。腔室压力通过在上述范围内取值,可以实现气体离化率的提高。
在第二刻蚀步骤中,激励电源的激励功率的取值范围在100~2500W,优选为500~1500W;偏压电源的偏压功率的取值范围在10~100W,优选为20~80W。为了增强第二刻蚀步骤的刻蚀作用,第二刻蚀步骤所采用的激励功率和偏压功率均高于第一刻蚀步骤。
下面为本发明提供的硅深孔刻蚀方法的一个具体实施例。具体地,第一刻蚀步骤所采用的工艺参数为:腔室压力为39mT;激励功率为700W;偏压功率为30W;SF6的气流量为95sccm;O2的气流量为60sccm;工艺时间为1500s。第二刻蚀步骤所采用的工艺参数为:腔室压力为125mT;激励功率为1200W;偏压功率为50W;SF6的气流量为55sccm;O2的气流量为100sccm;C4F8的气流量为75sccm;He的气流量为50sccm;工艺时间为600s。
图4为采用本发明提供的深硅孔刻蚀方法获得的硅孔的电镜扫描图。图5为图4中硅孔的尺寸标注图。由图4可以看出,本发明提供的硅深孔刻蚀方法通过采用上述工艺参数,可以获得侧壁上部垂直、侧壁底部宽度收缩且底面平整光滑的硅深孔。并且,该硅深孔的深度为51.3μm;侧壁的垂直度为90°;硅孔的侧壁顶部和侧壁中部的宽度相等,均为30.4μm;侧壁底部的宽度收缩至29.9μm。由此,该硅深孔的形貌可以达到工艺要求。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种硅深孔刻蚀方法,其特征在于,包括:
第一刻蚀步骤,向反应腔室内通入第一刻蚀气体,同时开启激励电源和偏压电源,以在硅衬底表面上刻蚀硅孔,所述第一刻蚀气体包括SF6和O2的混合气体,并且所述SF6和O2的气流量被设置为使所述硅孔的侧壁上部垂直;其中,所述SF6的气流量的取值范围在70~200sccm,所述O2的气流量的取值范围在40~100sccm;
第二刻蚀步骤,向反应腔室内通入第二刻蚀气体,同时开启激励电源和偏压电源,以在继续刻蚀硅孔的同时修饰所述硅孔底部形貌,所述第二刻蚀气体包括SF6、C4F8、He和O2的混合气体,并且所述SF6、C4F8、He和O2的气流量被设置为使所述硅孔的侧壁底部宽度收缩、且硅孔底面平整;其中,所述SF6的气流量的取值范围在10~100sccm,所述O2的气流量的取值范围在60~150sccm,所述C4F8的气流量的取值范围在40~100sccm,所述He的气流量的取值范围在10~100sccm。
2.如权利要求1所述的硅深孔刻蚀方法,其特征在于,所述SF6的气流量的取值范围在80~160sccm,所述O2的气流量的取值范围在50~90sccm。
3.如权利要求1所述的硅深孔刻蚀方法,其特征在于,所述SF6的气流量的取值范围在20~60sccm,所述O2的气流量的取值范围在80~120sccm,所述C4F8的气流量的取值范围在60~85sccm,所述He的气流量的取值范围在20~75sccm。
4.如权利要求1所述的硅深孔刻蚀方法,其特征在于,在所述第一刻蚀步骤中,所述反应腔室的腔室压力的取值范围在10~80mT。
5.如权利要求4所述的硅深孔刻蚀方法,其特征在于,所述反应腔室的腔室压力的取值范围在20~60mT。
6.如权利要求1所述的硅深孔刻蚀方法,其特征在于,在所述第一刻蚀步骤中,所述激励电源的激励功率的取值范围在300~2000W,所述偏压电源的偏压功率的取值范围在0~80W。
7.如权利要求1所述的硅深孔刻蚀方法,其特征在于,在所述第二刻蚀步骤中,所述反应腔室的腔室压力的取值范围在100~180mT。
8.如权利要求7所述的硅深孔刻蚀方法,其特征在于,所述反应腔室的腔室压力的取值范围在120~150mT。
9.如权利要求1所述的硅深孔刻蚀方法,其特征在于,在所述第二刻蚀步骤中,所述激励电源的激励功率的取值范围在100~2500W,所述偏压电源的偏压功率的取值范围在10~100W。
CN201410728832.5A 2014-12-03 2014-12-03 深硅孔刻蚀方法 Active CN105720003B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410728832.5A CN105720003B (zh) 2014-12-03 2014-12-03 深硅孔刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410728832.5A CN105720003B (zh) 2014-12-03 2014-12-03 深硅孔刻蚀方法

Publications (2)

Publication Number Publication Date
CN105720003A CN105720003A (zh) 2016-06-29
CN105720003B true CN105720003B (zh) 2019-01-18

Family

ID=56143092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410728832.5A Active CN105720003B (zh) 2014-12-03 2014-12-03 深硅孔刻蚀方法

Country Status (1)

Country Link
CN (1) CN105720003B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109767980B (zh) * 2019-01-22 2021-07-30 上海华虹宏力半导体制造有限公司 超级结及其制造方法、超级结的深沟槽制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060214302A1 (en) * 2003-03-25 2006-09-28 Yoshihide Matsuo Manufacturing method for semiconductor device, semiconductor device, and electronic apparatus
US20070281474A1 (en) * 2006-05-19 2007-12-06 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
CN103730411A (zh) * 2013-11-15 2014-04-16 中微半导体设备(上海)有限公司 一种深硅通孔刻蚀方法
CN103811408A (zh) * 2012-11-08 2014-05-21 中微半导体设备(上海)有限公司 一种深硅通孔刻蚀方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060214302A1 (en) * 2003-03-25 2006-09-28 Yoshihide Matsuo Manufacturing method for semiconductor device, semiconductor device, and electronic apparatus
US20070281474A1 (en) * 2006-05-19 2007-12-06 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
CN103811408A (zh) * 2012-11-08 2014-05-21 中微半导体设备(上海)有限公司 一种深硅通孔刻蚀方法
CN103730411A (zh) * 2013-11-15 2014-04-16 中微半导体设备(上海)有限公司 一种深硅通孔刻蚀方法

Also Published As

Publication number Publication date
CN105720003A (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
TWI416609B (zh) 電漿處理系統之用於將遮罩底切及凹口減至最少的方法
KR20130141436A (ko) 식각 방법
CN107644812B (zh) 基片刻蚀方法
CN104285283A (zh) 半导体基板的制造方法
US20210175082A1 (en) Method, Substrate and Apparatus
CN104952788B (zh) 一种斜孔刻蚀方法
TWI506692B (zh) Substrate etching method
CN104925739B (zh) 二氧化硅的刻蚀方法
CN105720003B (zh) 深硅孔刻蚀方法
CN105097494B (zh) 刻蚀方法
CN104752190B (zh) 基片刻蚀方法
JP2009206130A (ja) ドライエッチング方法及びドライエッチング装置
CN100397587C (zh) 一种能够避免微沟槽现象的硅栅刻蚀工艺
CN105720002B (zh) 斜孔刻蚀方法
CN105712291B (zh) 斜槽刻蚀方法
WO2014094538A1 (zh) 深硅刻蚀方法
CN105565257B (zh) 斜孔刻蚀方法
CN104752197B (zh) 基片刻蚀方法
JP5154013B2 (ja) ドライエッチング方法
TWI532095B (zh) Wafer etching method
CN106847689B (zh) 一种深硅刻蚀工艺
CN104752159B (zh) 基片刻蚀方法
US20230215732A1 (en) Plasma etched silicon carbide
CN108133888A (zh) 一种深硅刻蚀方法
CN106711033A (zh) 衬底刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant