KR20130141436A - 식각 방법 - Google Patents

식각 방법 Download PDF

Info

Publication number
KR20130141436A
KR20130141436A KR1020137003522A KR20137003522A KR20130141436A KR 20130141436 A KR20130141436 A KR 20130141436A KR 1020137003522 A KR1020137003522 A KR 1020137003522A KR 20137003522 A KR20137003522 A KR 20137003522A KR 20130141436 A KR20130141436 A KR 20130141436A
Authority
KR
South Korea
Prior art keywords
gas
etching
silicon carbide
carbide substrate
silicon
Prior art date
Application number
KR1020137003522A
Other languages
English (en)
Other versions
KR101836152B1 (ko
Inventor
아키미츠 오이시
쇼이치 무라카미
Original Assignee
에스피피 테크놀로지스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피피 테크놀로지스 컴퍼니 리미티드 filed Critical 에스피피 테크놀로지스 컴퍼니 리미티드
Publication of KR20130141436A publication Critical patent/KR20130141436A/ko
Application granted granted Critical
Publication of KR101836152B1 publication Critical patent/KR101836152B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 보다 더 높은 정밀도로 탄화규소 기판을 식각할 수 있는 식각 방법에 관한 것이다. 탄화규소 기판(K)을 200℃ 이상으로 가열하고, SF6 가스를 처리 챔버 내로 공급하고 플라즈마화하며, 기대(基台)에 바이어스 전위를 부여하고, 탄화규소 기판(K)을 등방적으로 식각하는 제1 식각 공정과, 탄화규소 기판(K)을 200℃ 이상으로 가열하고, SF6 가스 및 O2 가스를 처리 챔버 내로 공급하고 플라즈마화하며, 탄화규소 기판(K)이 재치되는 기대에 바이어스 전위를 부여하고, 산화 실리콘막을 보호막으로서 탄화규소 기판(K)에 형성하면서 탄화규소 기판(K)을 식각하는 제2 식각 공정을 번갈아가며 반복하여 실시한다.

Description

식각 방법{ETCHING METHOD}
본 발명은 처리 가스를 플라즈마화하여 탄화규소 기판을 식각하는 식각 방법에 관한 것이다.
반도체 분야에서는 종래부터 실리콘 기판(Si기판)이 기판 재료로서 널리 이용되어 왔지만, 최근에는 이러한 실리콘 기판보다도 물성이 뛰어난 탄화규소 기판(SiC 기판)이 주목을 받고 있다. 이와 같은 탄화규소 기판은 실리콘에 비해 결정의 격자 상수가 작고 밴드 갭이 크다는 특징이나, 결정의 격자 상수가 작기 때문에, 다시 말하면, 원자 간의 결합이 강하기 때문에 식각 가공이 어렵다고 하는 특징을 가지고 있다.
그리고 종래에는 이와 같은 탄화규소 기판을 식각하는 방법으로서, 예를 들어, 특허 문헌 1에 개시된 식각 방법이 제안되어 왔다. 이러한 식각 방법에서는, 소정 형상의 마스크 패턴을 구비하는 이산화규소막(SiO2막)을 탄화규소 기판의 표면에 형성하는 마스크 형성 공정과, 탄화규소 기판을 70℃ 내지 100℃로 가열하고, 상기 이산화규소막을 마스크로 하여 육불화황(SF6) 가스, 산소(O2) 가스 및 아르곤(Ar) 가스의 혼합 가스로 상기 탄화규소 기판을 플라즈마 식각하는 제1 식각 공정과, 탄화규소 기판을 70℃ 내지 100℃로 가열하고 상기 이산화규소막을 마스크로 하여, Ar 가스 및 O2 가스의 혼합 가스로 상기 탄화규소 기판을 플라즈마 식각하는 제2 식각 공정을 순차적으로 실시한다.
상술한 식각 방법에 있어서, 상기 제1 식각 공정 및 상기 제2 식각 공정과 같이 이러한 두 단계로 식각하는 것은, 제1 식각 공정만으로는, 도 5b에 도시한 바와 같이, 식각에 의해 형성된 홀(H)이나 홈(H)의 바닥면의 측벽 측에 홈(서브 트렌치)(H')이 더 형성되어 정밀하게 식각할 수 없기 때문에, 제2 식각 공정을 행하는 것으로서 바닥면을 평탄하게 하고 있다.
한편, 본 출원인은 1단계의 식각 공정만으로 식각이 가능한 식각 방법으로서, 탄화규소 기판을 200℃ 내지 400℃로 가열하고, SF6 가스, 혹은 SF6 가스 및 O2 가스를 포함하는 혼합 가스로 상기 탄화규소 기판을 플라즈마 식각하는 방법을 제안한 바 있다(일본 특허 출원 제2009-246096호).
이와 같은 식각 방법에 있어서, 탄화규소 기판을 200℃ 내지 400℃로 가열하는 것은 주로 다음과 같은 두 가지 이유 때문이다. 다시 말하면, 첫 번째 이유로서는 탄화규소 기판을 구성하는 원자는 그 결합이 끊어지고 나서가 아니면, SF6 가스의 플라즈마화에 의해 생긴 라디칼이나 이온과 반응하기 어렵지만, 해당 탄화규소 기판의 온도가 높은 만큼 원자 간의 결합이 끊어지기 쉬워서, SF6 가스의 플라즈마화에 의해 생긴 라디칼이나 이온과 반응하기 쉽기 때문이다. 즉, 실리콘 기판의 경우는 실리콘의 원자 간 거리가 약 0.25㎚이고 결합 에너지가 약 2eV인 것에 비하여, 탄화규소 기판의 경우는 탄화규소의 원자 간 거리가 약 0.189㎚으로 결합 에너지가 약 4.5eV이며, 실리콘에 비해 원자 간 거리가 짧고 결합 에너지가 높기 때문에, 식각하기 위해서는 큰 에너지를 가하지 않으면 안 되며, 이에 따라서 실리콘 기판과 같이 식각할 수 없다.
또한, 두 번째 이유로서는, 탄화규소 기판(K)의 가열 온도가 낮으면, 도 5b에 도시한 바와 같이, 식각에 의해 형성된 홀(H)이나 홈(H)의 바닥면의 측벽 측에 홈(H')이 더 형성되기 쉽고, 탄화규소 기판(K)의 가열 온도가 높으면, 도 5a에 도시한 바와 같이, 식각이 등방적으로 진행되어 홀(H)이나 홈(H)의 측벽이 식각되어 쉽기(보잉 형상이 형성되기 쉽다) 때문이다.
따라서, 탄화규소 기판(K)의 가열 온도를 200℃ 내지 400℃로 하면, 원자 간의 결합이 강한 탄화규소 기판이라도 식각을 효율적으로 진행시킬 수 있고, 또한, 식각 시에 홀(H)이나 홈(H)의 바닥면에 홈(H')이 완전히 형성되지 않거나, 형성되었다고 하더라도 아주 작게 할 수 있으며, 홀(H)이나 홈(H)의 측벽에 대해서도 완전히 식각되지 않거나, 식각되었다고 하더라도 극히 작게 할 수 있다.
그리고 홈(H')이 형성되면 바람직하지 못한 이유로서는, 식각에 의해 형성된 홀(H)이나 홈(H')의 내부에는 절연막이나 전극이 매립되는 것인데, 홈(H')이 형성되어 있으면, 홈(H') 부분에 전계 집중이나 응력이 생기기 쉬워서 소자의 신뢰성이 저하되어 제품 불량을 초래하기 때문이다. 한편, 측벽이 식각되면 바람직하지 못한 이유는, 홀(H)이나 홈(H')의 내부에 절연막이나 전극을 매립할 때에 캐비티가 발생하여 측벽의 막 두께가 불균일해지기 쉬워서 누전의 원인이 되는 등의 제품 불량을 초래하기 때문이다.
선행 기술 문헌
[특허 문헌]
특허 문헌 1：일본 특허 공개 공보 제2008-294210호
그러나 탄화규소 기판(K)을 200℃ 내지 400℃로 가열하여 식각한 경우라고 하더라도, SF6 가스 및 O2 가스를 포함하는 혼합 가스 중 O2 가스의 비율에 따라서는, 홀(H)이나 홈(H)의 바닥면에 형성되는 홈(H')이 커지거나, 홀(H)이나 홈(H) 측벽의 식각이 커지거나 하는 경우가 있었다.
도 4는 식각용 처리 챔버 내로 공급하는 SF6 가스의 유량을 40sccm으로 일정하게 하고, 상기 처리 챔버 내로 공급하는 O2 가스의 유량을 각각 0(공급 없음), 10sccm, 40sccm, 60sccm, 100sccm 및 200sccm으로 하여, 탄화규소 기판(K)을 식각했을 때, 측벽 식각량(b) 및 홈(H')의 깊이(d)를 정리한 것이다. 한편, 기타 식각 조건으로서는, 상기 SF6 가스 및 O2 가스에 더해 Ar 가스를 상기 처리 챔버 내에 50sccm로 공급하고, 탄화규소 기판(K)의 가열 온도를 200℃ 내지 400℃로 하며, 플라즈마 생성용 코일에 공급하는 고주파 전력을 2500W로 하고, 탄화규소 기판(K)이 재치되는 기대(基台)에 공급하는 고주파 전력을 700W로 하며, 상기 처리 챔버 내의 압력을 3Pa로 하였다. 또한, 상기 측벽의 식각량(b) 및 홈(H')의 깊이(d)는 도 5a 내지 도 5c에 나타내는 치수이며, 도 4에서는 홀(H)이나 홈(H)의 깊이 1㎛당의 수치로 환산하고 있다. 따라서 도 4의 측벽 식각량(b) 및 홈(H')의 깊이(d)에 실제 홀(H)이나 홈(H)의 깊이를 곱한 값이 실제 측벽 식각량(b) 및 홈(H')의 깊이(d)가 된다.
도 4에서 알 수 있듯이, O2 가스를 공급하지 않거나(0sccm일 때), 공급 유량이 작은 유량(10sccm)일 때에는, 홈(H')은 형성되지 않지만, 측벽이 식각되어 식각 형상은 도 5a와 같이 되었다. 한편, O2 가스의 공급 유량이 큰 유량(60sccm, 100sccm, 200sccm)일 때에는, 측벽은 식각되지 않지만, 홈(H')이 형성되어 식각 형상은 도 5b와 같이 되었다. 또한, O2 가스의 공급 유량이 중간 유량(40sccm)일 때에는, 작은 유량일 때보다도 적지만 측벽이 식각되고 큰 유량일 때보다도 작지만 홈(H')이 형성되어 식각 형상은 도 5c와 같이 되었다. 그리고 도 5a 내지 도 5c에 있어서 부호 'M'은 마스크를 나타내고, 부호 'H'는 홀이나 홈을 가리킨다.
여기서, O2 가스의 공급 유량이 큰 유량일 때에, 식각 형상이 도 5b와 같이 되는 것은 다음과 같은 이유에 의한 것으로 생각된다. 다시 말하면, 탄화규소 기판(K)의 식각에 의해 생긴 실리콘 원자나 실리콘 화합물(예를 들어, SiF4)을 구성하는 실리콘 원자와 O2 가스로 생긴 라디칼이나 이온이 반응하여 산화 실리콘(예를 들어, SiO2)이 생성되지만, O2가스의 공급 유량이 많으면 이러한 산화 실리콘에 의해 충분한 보호막이 형성되어서 홀(H)이나 홈(H)의 측벽이 보호되면서, 한편으로는 산화 실리콘은 홀(H)이나 홈(H)의 바닥면에도 퇴적(부착)되고, 그 식각은 이온 입사에 의해 진행되기 때문에 이온 입사가 집중되는 홀(H)이나 홈(H)의 측벽 부근의 식각 속도가 빠르며, 이로 인해 홈(H')이 형성되기 때문이다. 다른 한편으로는, O2 가스를 공급하지 않거나 공급 유량이 작은 유량일 때, 식각 형상이 도 5a와 같이 되는 것은 충분한 보호막이 형성되어 있지 않아서 식각이 등방적으로 진행되기 때문이다.
이와 같이 탄화규소 기판(K)을 200℃ 내지 400℃로 가열하더라도, 혼합 가스에 포함되는 O2 가스의 비율에 따라서 홈(H')이 커지거나 측벽의 식각이 커지거나 하는 경우가 있어서, 일정한 형상 정밀도를 만족시키는 식각 형상을 얻을 수 없을 경우가 있었다.
본 발명은 이상과 같은 실정에 비추어 실시된 것으로서, 보다 고정밀도로 탄화규소 기판을 식각할 수 있는 식각 방법의 제공을 그 목적으로 한다.
상술한 목적을 달성하기 위하여 본 발명은,
처리 챔버 내의 기대(基台) 위에 재치된 탄화규소 기판을 식각하는 식각 방법으로서,
상기 탄화규소 기판을 200℃ 이상으로 가열하고, 불소계 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하며, 상기 기대에 고주파 전력을 공급하여 바이어스 전위를 부여하고, 상기 탄화규소 기판을 식각하는 제1 공정과,
적어도 상기 탄화규소 기판에 산화 실리콘막 또는 질화 실리콘막을 형성하는 처리를 포함하는 제2 공정을 번갈아가며 반복 실시하는 것을 특징으로 하는 식각 방법에 관한 것이다.
이러한 식각 방법에 의하면, 탄화규소 기판을 200℃ 이상으로 가열하고, 불소계 가스를 포함하는 처리 가스를 플라즈마화하며, 기대에 바이어스 전위를 부여하는 제1 공정과, 적어도 상기 탄화규소 기판에 산화 실리콘막 또는 질화 실리콘막을 형성하는 처리를 포함하는 제2 공정을 반복하여 실시한다.
상기 제1 공정에서는, 불소계 가스의 플라즈마화에 의해 생긴 이온이 바이어스 전위에 의해 탄화규소 기판으로 입사하여 충돌하는 것으로 상기 탄화규소 기판이 식각되면서, 동시에 불소계 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 탄화규소 기판을 구성하는 실리콘 원자와 반응하는 것으로서 상기 탄화규소 기판이 식각된다.
상기 제2 공정에서는, 탄화규소 기판의 식각에 의해 생긴 실리콘 원자나 실리콘 화합물을 구성하는 실리콘 원자와 산소 또는 질소의 라디칼이나 이온이 반응하여 산화 실리콘 또는 질화 실리콘(예를 들어, SiNx)이 생성되며, 이와 같은 산화 실리콘 또는 질화 실리콘에 의해 홀이나 홈의 표면에 산화 실리콘막 또는 질화 실리콘막이 형성된다. 이온 입사가 많은 홀이나 홈의 바닥면에서는 보호막이 제거되어서 식각되지만, 이온 입사가 적은 홀이나 홈의 측벽에서는 보호막에 의해 식각이 방지된다.
그리고 이와 같은 제1 공정과 제2 공정이 반복되면, 제2 공정에서 상기 탄화규소 기판에 산화 실리콘막 또는 질화 실리콘막이 형성되기 때문에, 측벽의 식각을 억제하면서 동시에 홀이나 홈의 측벽 측에 홈이 더 형성되는 것을 방지하면서, 홀이나 홈의 깊이 방향으로 식각할 수 있다. 이에 의해, 보잉 형상이나 서브 트렌치가 형성되는 것을 방지할 수 있다.
또한, 상술한 목적을 달성하기 위한 본 발명은,
상기 제1 공정에서는, 상기 탄화규소 기판을 등방적으로 식각하고,
상기 제2 공정에서는, 상기 탄화규소 기판을 200℃ 이상으로 가열하고, 불소계 가스와 산소 가스 또는 질소 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하며, 상기 기대에 고주파 전력을 공급하여 바이어스 전위를 부여하고, 산화 실리콘막 또는 질화 실리콘막을 보호막으로서 상기 탄화규소 기판에 형성하면서 상기 탄화규소 기판을 식각하는 것을 특징으로 하는 청구항 제 1 항에 기재된 식각 방법에 관한 것이다.
이와 같은 식각 방법에 의하면, 상기 제1의 공정에 있어서의 상기 탄화규소 기판을 등방적으로 식각하는 처리와, 상기 제2의 공정에 있어서의 탄화규소 기판을 200℃ 이상으로 가열하고, 불소계 가스와 산소 가스 또는 질소 가스를 포함하는 처리 가스를 플라즈마화하며, 기대에 바이어스 전위를 부여하고, 산화 실리콘막 또는 질화 실리콘막을 보호막으로서 상기 탄화규소 기판에 형성하면서 상기 탄화규소 기판을 식각하는 처리가 반복하여 실시된다.
상기 제1 공정에서는, 불소계 가스의 플라즈마화에 의해 생긴 이온이 바이어스 전위에 의해 탄화규소 기판에 입사하여 충돌되는 것으로 상기 탄화규소 기판이 식각되면서, 동시에 불소계 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 탄화규소 기판을 구성하는 실리콘 원자와 반응하는 것으로서 상기 탄화규소 기판이 식각된다. 이와 같이 하여 탄화규소 기판은 등방적으로 식각된다.
또한, 상기 제2 공정에서는, 불소계 가스나 산소 가스 또는 질소 가스의 플라즈마화에 의해 생긴 이온이 바이어스 전위에 의해 탄화규소 기판에 입사하여 충돌되는 것으로 상기 탄화규소 기판이 식각되면서, 동시에 불소계 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 탄화규소 기판을 구성하는 실리콘 원자와 반응하는 것으로 상기 탄화규소 기판이 식각된다. 또한, 탄화규소 기판의 식각에 의해 생긴 실리콘 원자나 실리콘 화합물을 구성하는 실리콘 원자와 산소 가스 또는 질소 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 반응하여 산화 실리콘 또는 질화 실리콘(예를 들어, SiNx)이 생성되며, 이러한 산화 실리콘 또는 질화 실리콘에 의해 홀이나 홈의 표면에 보호막이 형성된다. 이온 입사가 많은 홀이나 홈의 바닥면에서는 보호막이 제거되어서 식각되지만, 이온 입사가 적은 홀이나 홈의 측벽에서는 보호막에 의해 식각이 방지된다.
그리고 이와 같은 제1 공정과 제2 공정이 반복되면, 제1 공정에서는 홀이나 홈 바닥면 중앙부의 식각도 진행되어 해당 바닥면의 측벽 측에 홈이 더 형성되는 것이 방지되며, 제2 공정에서는 홀이나 홈 측벽의 식각이 방지되기 때문에, 측벽의 식각을 억제하면서 동시에 홀이나 홈의 측벽 측에 홈이 더 형성되는 것을 방지하면서, 홀이나 홈의 깊이 방향으로 식각할 수 있다. 이에 의해, 보잉 형상이나 서브 트렌치가 형성되는 것을 방지할 수 있다.
이렇게 하여 본 발명에 따른 식각 방법에 의하면, 탄화규소 기판을 등방적으로 식각하는 제1 공정과, 보호막을 형성해서 홀이나 홈의 측벽을 보호하면서 탄화규소 기판을 식각하는 제2 공정을 번갈아가며 반복하여, 측벽의 식각을 억제하면서 동시에 홀이나 홈의 측벽 측에 홈이 더 형성되는 것을 방지하면서, 홀이나 홈의 깊이 방향으로 식각을 진행시킬 수 있으므로, 나아가서는 고정밀도로 탄화규소 기판을 식각할 수 있다.
그리고 상기 제2 공정에서는, 산소 가스 또는 질소 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하면서, 동시에 상기 기대에 300W 이상의 고주파 전력을 공급하고 바이어스 전위를 부여하여 산화 실리콘막 또는 질화 실리콘막을 보호막으로서 상기 탄화규소 기판에 형성하면서 상기 탄화규소 기판을 식각하도록 하여도 좋다.
이 경우, 상기 제2의 공정에서는, 산소 가스 또는 질소 가스의 플라즈마화에 의해 생긴 이온이 바이어스 전위에 의해 탄화규소 기판으로 입사하고 충돌되는 것으로 상기 탄화규소 기판이 식각되면서, 동시에 탄화규소 기판의 식각에 의해 생긴 실리콘 원자와 산소 가스 또는 질소 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 반응하여 산화 실리콘 또는 질화 실리콘이 생성되어, 이러한 산화 실리콘 또는 질화 실리콘에 의해 홀이나 홈의 표면에 보호막이 형성된다. 여기서, 기대에 300W 이상의 고주파 전력을 공급하는 것은, 300W 이상의 고주파 전력을 공급하여 이에 대응하는 바이어스 전위를 부여하지 않으면 탄화규소 기판으로 입사되는 이온이 적고, 일정 수준 이상의 보호막의 형성에 필요한 실리콘 원자를 발생시킬 수 없기 때문이다.
또한, 상기 제2 공정에서는, 실리콘계 가스와 산소 가스 또는 질소 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하고, 상기 탄화규소 기판에 산화 실리콘막 또는 질화 실리콘막을 보호막으로서 형성하도록 해도 좋다.
이 경우, 상기 제1 공정에서는, 불소계 가스의 플라즈마화에 의해 생긴 이온이 바이어스 전위에 의해 탄화규소 기판으로 입사하고 충돌되는 것으로 상기 탄화규소 기판이 식각되면서, 동시에 불소계 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 탄화규소 기판을 구성하는 실리콘 원자와 반응하는 것으로 상기 탄화규소 기판이 식각된다.
한편, 상기 제2 공정에서는, 실리콘계 가스의 플라즈마화에 의해 생긴 라디칼이나 이온과 산소 가스 또는 질소 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 반응하여 산화 실리콘 또는 질화 실리콘이 생성되며, 이와 같은 산화 실리콘 또는 질화 실리콘에 의해 홀이나 홈의 표면에 보호막이 형성된다.
그리고 이와 같은 제1 공정과 제2 공정이 반복되면, 상기 제1 공정에서는 보호막의 제거 및 식각이 실시되고, 상기 제2 공정에서는 홀이나 홈의 측벽 및 바닥면에 보호막이 형성되기 때문에, 홀이나 홈의 측벽의 식각이 방지되면서 홀이나 홈의 깊이 방향으로 식각이 진행된다. 이로 인하여, 상술한 바와 같이 보잉 형상이나 서브 트렌치가 형성되는 것을 방지할 수 있다.
또한, 상기 제1 공정과 제2 공정을 되풀이할 때 해당 제1 공정에서는, 불소계 가스와 산소 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하도록 해도 좋다. 이와 같이 하면, 탄화규소 기판의 식각에 의해 생긴 탄소원자와 산소 가스의 플라즈마화에 의해 생긴 라디칼이나 이온을 반응시켜, 해당 탄소 원자를 산화물로 하여 제거할 수 있고, 탄소를 포함하는 화합물이 홀이나 홈에 퇴적되어 찌꺼기가 발생하는 것을 방지할 수 있다.
또한, 상기 제1 공정이거나 상기 제2 공정이라도 불소계 가스와 산소 가스를 포함하는 처리 가스를 사용할 경우, 상기 제1 공정에서는, 불소계 가스와 산소 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하면서, 동시에 상기 산소 가스의 공급 유량을 불소계 가스의 1.25배 이하로 하고, 상기 제2 공정에서는, 불소계 가스와 산소 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하면서, 동시에 상기 산소 가스의 공급 유량을 불소계 가스의 공급 유량의 0.75배 이상으로 하면 좋다.
상술한 바와 같이, 산소 가스의 공급 유량이 많을 때에는, 보호막에 의해 측벽의 식각이 방지되지만, 홀이나 홈 바닥면의 측벽 측에 홈이 더 형성되기 쉽지만, 한편으로는 산소 가스의 공급 유량이 적을 때에는, 보호막이 그다지 형성되지 않기 때문에 식각이 등방적으로 진행되기 쉽다(도 4 및 도 5a 내지 도 5c 참조).
여기서, 각 식각 공정에 있어서의 산소 가스의 공급 유량을 상술한 바와 같이 하면, 상기 제1 공정에서는 서브 트렌치가 형성된 홀이나 홈 바닥면의 중앙부를 식각하여 바닥면을 평탄한 형상 또는 라운드 형상(바닥면의 중앙부쪽이 측벽 측보다도 깊은 형상)으로 하여, 보잉 형상이나 서브 트렌치의 형성을 방지하면서 홀이나 홈의 깊이 방향으로 식각을 진행시켜, 상기 제2 공정에서는 홀이나 홈의 측벽의 식각을 방지할 수 있다.
상기 제1 공정에 있어서의 산소 가스의 공급 유량을 불소계 가스의 공급 유량의 1배 이하로 하고, 상기 제2 공정에 있어서의 산소 가스의 공급 유량을 불소계 가스의 공급 유량의 1배 이상으로 하면 보다 바람직하고, 상기 제1 공정에 있어서의 산소 가스의 공급 유량을 불소계 가스의 공급 유량의 0.25배 이하로 하고, 상기 제2 공정에 있어서의 산소 가스의 공급 유량을 불소계 가스의 공급 유량의 1.5배 이상으로 하면 더욱 바람직하다.
또한, 상기 제2 공정에서는 제1 공정보다도 산소 가스의 공급 유량을 많게 하는 것이 바람직하지만, 산소 가스의 공급 유량이 불소계 가스의 공급 유량의 0.75배 내지 1.25배 사이일 때는, 도 5c와 같이, 조금이지만 측벽이 식각되고, 조금이지만 홈(H')이 형성되는 식각 형상이 되는 유량이기 때문에, 상기 제1 공정 및 제2 공정 중 어느 쪽에도 적용할 수 있다.
그리고 상기 불소계 가스로서는, 예를 들어, SF6 가스를 들 수 있고, 상기 실리콘계 가스로서는, 예를 들어, SiF4 가스를 들 수 있다. 이 밖에, 탄화규소 기판을 가열함에 있어, 처리 가스의 플라즈마화에 의해 생긴 이온의 입사로 가열하거나 히터로 가열해도 좋고, 이온 입사 및 히터 양쪽으로 가열해도 좋으며, 온도가 지나치게 상승하는 것과 같은 경우에는 탄화규소 기판의 냉각을 조합시켜도 좋다.
상술한 바와 같이, 본 발명에 따른 식각 방법에 의하면, 보잉 형상이나 서브 트렌치가 형성되는 것을 방지하여 보다 고정밀도를 갖는 식각 형상을 얻을 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 식각 방법을 실시하기 위한 식각 장치의 개략적인 구성을 나타내는 단면도이다.
도 2a 내지 도 2c는 본 실시 형태에 있어서의 SF6 가스, Ar 가스 및 O2 가스의 공급 유량의 제어 상태를 나타낸 타이밍 차트들이다.
도 3은 본 실시 형태의 식각에 의해 얻어지는 식각 형상을 나타낸 단면도이다.
도 4는 SF6 가스 및 O2 가스의 공급 유량과 측벽 식각량 및 서브 트렌치 깊이와의 관계를 나타낸 표이다.
도 5a 내지 도 5c는 SF6 가스 및 O2 가스의 공급 유량과 식각 형상과의 관계를 나타낸 단면도들이다.
도 6은 SiC 식각 시에 생기는 Si와 O2를 반응시켰을 때의 식각 구조를 나타낸 모식도이다.
도 7은 SiC 식각 시에 SiCl4 가스를 외부에서 공급하여 Si와 O2를 반응시켰을 때의 식각 구조를 나타내는 모식도이다.
도 8은 트렌치 천장부의 표면에 두꺼운 SiO2막이 형성된 상태에서 식각을 진행시켰을 때의 식각 구조를 나타내는 모식도이다.
도 9는 SiC 식각 시에 생기는 Si와 외부로부터 공급된 SiCl4 가스에 의해 SiO2를 생성시켰을 때의 식각 구조를 나타내는 모식도이다.
도 10은 도 6에서 도 9의 실시예에 있어서의 처리 조건을 정리한 표이다.
이하, 본 발명의 구체적인 실시 형태에 대해 첨부 도면에 근거하여 설명한다. 그리고 본 실시 형태에서는, 예를 들어, 4H-SiC의 결정 구조를 갖는 탄화규소 기판을 식각하는 것으로 하고, 또한 그 표면에는, 예를 들어, 이산화규소막으로 이루어지는 식각 마스크가 형성되어 있는 것으로 한다.
우선, 도 1에 근거하여, 본 발명의 일 실시 형태에 따른 식각 방법을 실시하기 위한 식각 장치(1)에 대해서 설명한다. 도 1에 도시한 바와 같이, 이러한 식각 장치(1)는, 폐쇄 공간을 갖는 처리 챔버(11)와, 처리 챔버(11) 내에 승강이 자유롭도록 설치되어 탄화규소 기판(K)이 재치되는 기대(基台)(15)와, 기대(15)를 승강시키는 승강 실린더(18)와, 처리 챔버(11) 내의 압력을 감압시키는 배기 장치(20)와, 처리 챔버(11) 내로 처리 가스를 공급하는 가스 공급 장치(25)와, 처리 챔버(11) 내로 공급된 처리 가스를 플라즈마화하는 플라즈마 생성 장치(30)와, 기대(15)에 고주파 전력을 공급하는 고주파 전원(35)을 구비한다.
상기 처리 챔버(11)는 서로 연통되는 내부 공간을 갖는 하부 챔버(12) 및 상부 챔버(13)로 구성되며, 상부 챔버(13)는 하부 챔버(12)보다도 작게 형성된다. 상기 기대(15)는 탄화규소 기판(K)이 재치되는 상부 부재(16)와 승강 실린더(18)와 연결되는 하부 부재(17)로 구성되어 하부 챔버(12) 안에 배치된다.
상기 배기 장치(20)는 하부 챔버(12)의 측면에 연결된 배기관(21)을 구비하며, 배기관(21)을 통해 처리 챔버(11) 내의 기체를 배기하여 처리 챔버(11)의 내부를 소정 압력으로 한다.
상기 가스 공급 장치(25)는 불소계 가스로서 SF6 가스를 공급하는 가스 공급부(26)와, 캐리어 가스로서 Ar 가스를 공급하는 가스 공급부(27)와, O2 가스를 공급하는 가스 공급부(28)와, 한쪽 단부가 상부 챔버(13)의 상면에 연결되고, 다른 한쪽의 단부가 분기되어 각 가스 공급부들(26, 27, 28)에 각각 연결된 공급관(29)을 구비하며, 각 가스 공급부들(26, 27, 28)로부터 공급관(29)을 통해 처리 챔버(11) 내로 SF6 가스, Ar 가스 및 O2 가스를 상기 처리 가스로서 공급한다.
상기 플라즈마 생성 장치(30)는 상부 챔버(13)의 외주부에 상하로 병설(竝設)되는, 복수의 고리 형상을 한 코일들(31)과 각 코일들(31)에 고주파 전력을 공급하는 고주파 전원(32)으로 구성되며, 고주파 전원(32)에 의해 코일들(31)에 고주파 전력을 공급하는 것으로서 상부 챔버(13) 안에 공급된 처리 가스를 플라즈마화한다.
상기 고주파 전원(35)은 기대(15)에 고주파 전력을 공급하는 것으로서 기대(15)와 플라즈마 사이에 전위차(바이어스 전위)를 생기게 하고, 처리 가스의 플라즈마화에 의해 생긴 이온을 탄화규소 기판(K)에 입사시킨다.
다음은, 상술한 바와 같이 구성된 식각 장치(1)를 이용하여 탄화규소 기판(K)을 식각하는 방법에 대해서 설명한다.
우선, 탄화규소 기판(K)을 처리 챔버(11) 내로 반입하여 기대(15) 위에 재치한다. 이 후, 도 2a 내지 도 2c에 도시한 바와 같이, 처리 챔버(11) 내로 공급하는 SF6 가스, Ar 가스 및 O2 가스의 공급 유량 등을 제어하는 것으로 등방적으로 식각하는 제1 식각 공정(E1)(제1 공정)과 보호막을 형성하면서 식각하는 제2 식각 공정(E2)(제2 공정)을 번갈아가며 반복하여 실시한다. 그리고 도 2a 내지 도 2c에 도시한 바와 같이, SF6 가스 및 Ar 가스의 공급 유량은 상기 공정들(E1, E2)에 상관없이 일정하며, O2 가스의 공급 유량을 공정들(E1, E2)에 따라 변화시킨다.
상기 제1 식각 공정(E1)에서는, 탄화규소 기판(K)을 200℃ 이상으로 가열하고, SF6 가스, Ar 가스 및 O2 가스를 가스 공급부들(26, 27, 28)에서 처리 챔버(11) 안으로 각각 공급하고, 배기 장치(20)로 처리 챔버(11) 내를 소정 압력으로 하여 고주파 전원들(32, 35)로부터 코일(31) 및 기대(15)에 고주파 전력을 각각 공급한다.
그리고 O2 가스의 공급 유량(V4)으로는, SF6 가스의 공급 유량(V1)의 약 1.25배 이하 정도, SF6 가스의 공급 유량(V1)의 약 1배 이하로 하면 보다 바람직하고, SF6 가스의 공급 유량(V1)의 0.25배 이하로 하면 더욱 바람직하다. 이는 O2 가스의 공급 유량(V4)이 적으면, 도 4 및 도 5a 내지 도 5c에 도시한 바와 같이, 보호막을 그다지 형성시키지 않고 식각을 등방적으로 진행시킬 수 있기 때문이다. 즉, 이 공정(E1)에서는 등방적 식각이 진행되도록 O2 가스의 공급 유량을 적게 하는 것이 바람직하며, O2 가스를 전혀 공급하지 않도록 하여도 좋다.
그리고 이러한 제1 식각 공정(E1)에서는, SF6 가스나 O2 가스의 플라즈마화에 의해 생긴 이온이 바이어스 전위에 의해 탄화규소 기판(K)으로 입사하고, 충돌되는 것으로 해당 탄화규소 기판(K)이 식각되면서, 동시에 SF6 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 탄화규소 기판(K)을 구성하는 실리콘 원자와 반응하는 것으로 해당 탄화규소 기판(K)이 식각된다. 또한, 탄화규소 기판(K)의 식각에 의해 생긴 실리콘 원자나 실리콘 화합물을 구성하는 실리콘 원자와 O2 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 반응하여 산화 실리콘이 생성되며, 이러한 산화 실리콘에 의해 홀이나 홈의 표면에 보호막이 형성된다. O2 가스를 공급하는 것으로서 보호막이 형성되지만, O2 가스의 공급 유량이 적기 때문에 충분한 보호막이 형성되지 않고, 이 때문에 탄화규소 기판(K)은 등방적으로 식각된다. 그리고 O2 가스의 플라즈마화에 의해 생긴 라디칼이나 이온의 일부는 탄화규소 기판(K)의 식각에 의해 생긴 탄소원자와 반응하여 해당 탄소원자가 산화물이 되어서 제거된다.
한편, 상기 제2 식각 공정(E2)에서는, 탄화규소 기판(K)을 약 200℃ 이상으로 가열하고, 가스 공급부들(26, 27, 28)로부터 SF6 가스, Ar 가스 및 O2 가스를 처리 챔버(11) 내로 각각 공급하고, 배기 장치(20)에 의해 처리 챔버(11) 내를 소정 압력으로 하여 고주파 전원들(32, 35)에 의해 코일(31) 및 기대(15)로 고주파 전력이 각각 공급된다.
또한 O2 가스의 공급 유량(V3)으로는, SF6 가스의 공급 유량(V1)의 약 0.75배 이상, SF6 가스의 공급 유량(V1)의 약 1배 이상으로 하면 보다 바람직하고, SF6 가스의 공급 유량(V1)의 1.5배 이상으로 하면 더욱 바람직하다. 이는 O2 가스의 공급 유량(V3)이 많으면, 도 4 및 도 5a 내지 도 5c에 도시한 바와 같이, 홀(H)이나 홈(H)의 바닥면의 측벽 측에 홈(H')이 더 형성되기 쉽지만 보호막에 의해 측벽의 식각을 방지할 수 있기 때문이다.
그리고 이러한 제2 식각 공정(E2)에서는, SF6 가스나 O2 가스의 플라즈마화에 의해 생긴 이온이 바이어스 전위에 의해 탄화규소 기판(K)으로 입사하고 충돌되는 것으로 해당 탄화규소 기판(K)이 식각되면서, 동시에 SF6 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 탄화규소 기판(K)을 구성하는 실리콘 원자와 반응하는 것으로서 해당 탄화규소 기판(K)이 식각된다. 또한, 탄화규소 기판(K)의 식각에 의해 생긴 실리콘 원자나 실리콘 화합물을 구성하는 실리콘 원자와 O2 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 반응하여 산화 실리콘이 생성되며, 이와 같은 산화 실리콘에 의해 홀이나 홈의 표면에 보호막이 형성된다. 이온 입사가 많은 홀이나 홈의 바닥면에서는 보호막이 제거되어 식각되지만, 이온 입사가 적은 홀이나 홈의 측벽에서는 보호막에 의해 식각이 방지된다. 이와 같이 하여, 탄화규소 기판(K)은 홀이나 홈의 측벽이 보호막에 의해 보호되면서 식각된다. 한편, O2 가스의 플라즈마화에 의해 생긴 라디칼이나 이온의 일부는 탄화규소 기판(K)의 식각에 의해 생긴 탄소 원자와 반응하여 해당 탄소 원자가 산화물이 되어서 제거된다.
이와 같은 제1 식각 공정(E1)과 제2 식각 공정(E2)을 번갈아가며 반복하면, 제1 식각 공정(E1)에서는 서브 트렌치가 형성된 홀이나 홈 바닥면의 중앙부를 식각하여 바닥면을 평탄 또는 라운드 형상(바닥면의 중앙부쪽이 측벽 측보다도 깊은 형상)으로 하고, 제2 식각 공정(E2)에서는 홀이나 홈의 측벽의 식각을 방지하여, 보잉 형상이나 서브 트렌치의 형성을 방지하면서 홀이나 홈의 깊이 방향으로 식각을 진행시킬 수 있다.
그리고 이렇게 해서 형성된 식각 형상을 도 3에 도시한다. 도 3에 도시한 바와 같이, 측벽이 아주 조금 식각된 원호 형상이 깊이 방향으로 반복 형성된 측벽면을 갖는 형상이 된다. 이와 같이 측벽이 약간 식각되지만, 단일 공정으로 식각하는 경우에 비해 측벽의 식각량은 아주 미미하며, 또한 서브 트렌치도 형성되지 않는다. 추가적으로, 도 3에 있어서 부호 'M'은 마스크를 가리킨다.
상술한 바와 같이 탄화규소 기판(K)을 식각하여, 소정 깊이의 홀이나 홈이 형성되면, 상기 일련의 공정을 종료하고 탄화규소 기판(K)을 처리 챔버(11) 내에서 반출한다.
그리고 상기 각 식각 공정들(E1, E2)에서는, 탄화규소 기판(K)을 200℃ 이상으로 가열하지만, 식각 마스크인 이산화 규소막은 레지스트에 비해 내열성이 높기 때문에 연화되어서 마스크 패턴의 형상 정밀도가 저하되는 일은 없다. 또한, 상기 보호막으로서 산화 실리콘막을 형성하고 있으므로, 실리콘 기판의 이방성 식각에서 자주 이용되는 폴리머막(폴리머막은 반데르발스 힘으로 결합되어 있기 때문에 결합이 대단히 약하며, 100℃ 정도의 온도에서 분해되어 버린다)과 같이 열분해에 의해 보호막이 형성되지 않는 일도 없다. 가열 온도의 상한치로서는 식각 장치(1)의 구조상의 문제 등을 보면, 예를 들어, 500℃ 정도이다.
또한, 상술한 바와 같이, 탄화규소 기판(K)을 200℃ 이상으로 가열하므로, 원자 간의 결합이 강한 탄화규소 기판(K)이라도 SF6 가스의 플라즈마화에 의해 생긴 라디칼이나 이온과 탄화규소 기판(K)을 구성하는 원자가 반응하기 쉬워져서 식각은 효율적으로 진행된다.
이와 같이 본 예의 식각 방법에 의하면, 탄화규소 기판(K)을 등방적으로 식각하는 제1 식각 공정(E1)과 보호막을 형성하여 홀이나 홈의 측벽을 보호하면서 탄화규소 기판(K)을 식각하는 제2 식각 공정(E2)을 번갈아가며 반복하여, 측벽의 식각을 억제하면서, 동시에 홀이나 홈의 측벽 측에 홈이 더 형성되는 것을 방지하면서, 홀이나 홈의 깊이 방향으로 식각을 진행시킬 수 있으므로 보다 더 고정밀도로 탄화규소 기판(K)을 식각할 수 있다.
또한, 상기 각 식각 공정들(E1, E2)에서는, O2 가스의 플라즈마화에 의해 생긴 라디칼이나 이온의 일부와 탄화규소 기판(K)의 식각에 의해 생긴 탄소 원자가 반응하여, 탄소 원자가 산화물이 되어서 제거되므로 탄소를 포함하는 화합물이 홀이나 홈에 퇴적되어 찌꺼기가 발생하는 것을 방지할 수 있다.
추가적으로, 본 예의 식각 방법을 적용하여, 탄화규소 기판(K)을 식각한 바, 도 3에 도시한 바와 같은 식각 형상이 되며, 보잉 형상이나 서브 트렌치의 형성을 억제하여 매우 높은 정밀도의 식각 형상을 얻을 수 있었다. 구체적으로는, 종래의 식각 방법에서는 서브 트렌치가 없는 상태에서 측벽 식각량(b)을 50㎚ 이하로 억제할 수 없었지만, 본 예에서는 스캘럽 형상이지만 측벽 식각량(b)(도 3 참조)을 30㎚ 이하로 억제할 수 있었다. 한편, 상기 제2 식각 공정(E2)의 처리 조건은, 처리 시간을 10초로 하고, SF6 가스의 공급 유량(V1), Ar 가스의 공급 유량(V2) 및 O2 가스의 공급 유량(V3)을 각각 10sccm, 60sccm 및 500sccm(도 2a 내지 도 2c 참조)로 하며, 처리 챔버(11) 내의 압력을 3Pa로 하고, 코일(31)에 공급하는 고주파 전력을 2500W로 하며, 기대(15)에 공급하는 고주파 전력을 700W로 하고, 탄화규소 기판(K)의 가열 온도를 200℃ 이상으로 하며, 상기 제1 식각 공정(E1)의 처리 조건은, 처리 시간을 2초로 하고, SF6 가스의 공급 유량(V1), Ar 가스의 공급 유량(V2) 및 O2 가스의 공급 유량(V4)을 각각 10sccm, 60sccm 및 0sccm(도 2a 내지 도 2c 참조)로 하며, 처리 챔버(11) 내의 압력을 3Pa로 하고, 코일(31)에 공급하는 고주파 전력을 2500W로 하며, 기대(15)에 공급하는 고주파 전력을 700W로 하고, 탄화규소 기판(K)의 가열 온도를 200℃ 이상으로 하였다. 상기 제2 식각 공정(E2)의 처리 시간(10초) 및 제1 식각 공정(E1)의 처리 시간(2초)은 하나의 실시예에 지나지 않으며, 예를 들어, 제2 식각 공정(E2)의 처리 시간 및 제1 식각 공정(E1)의 처리 시간을 각각 10초 및 2초보다도 짧게 하는 것으로, 측벽 식각량(b)을 상술한 30㎚ 이하보다도 더 작게 하는 것도 가능하다.
이상, 본 발명의 일 실시 형태에 대해서 설명하였지만, 본 발명이 채용할 수 있는 구체적인 태양은 조금도 이에 한정되지 않는다.
상기 각 식각 공정들(E1, E2)을 실시하는 때, 가열되는 탄화규소 기판(K)의 온도가 일정해져 있는 것이 바람직하기 때문에, 각 식각 공정들(E1, E2)을 반복 실시하기 전에 탄화규소 기판(K)을 미리 가열하여 소정 온도까지 승온시켜 두어도 좋다. 이 때의 승온 방법은, 특별히 한정되는 것은 아니지만, 예를 들어, 비활성 가스를 처리 챔버(11) 내에 공급하여 플라즈마화하면서, 동시에 기대(15)에 바이어스 전위를 부여하여 비활성 가스인 플라즈마화에 의해 생긴 이온을 탄화규소 기판(K)에 입사시켜서 해당 탄화규소 기판(K)을 가열하면 좋다. 또한, 각 식각 공정들(E1, E2)을 실시할 때의 가열에 대해서도, SF6 가스, Ar 가스 및 O2 가스의 플라즈마화에 의해 생긴 이온을 탄화규소 기판(K)에 입사시키는 것으로 가열하면 좋다.
또한, 상기 각 식각 공정들(E1, E2)에서 SF6 가스의 공급 유량을 변화시키도록 해도 좋다. 나아가, 상술한 예에서는, 상기 제2 식각 공정(E2)에서 SF6 가스, Ar 가스 및 O2 가스를 처리 챔버(11) 내에 공급하도록 하였지만, SF6 가스를 공급하지 않고, 적어도 O2 가스를 공급하며, 고주파 전원(35)에 의해 기대(15)에 300W 이상의 고주파 전력을 공급하도록 해도 좋다.
이와 같이 하여, O2 가스의 플라즈마화에 의해 생긴 이온이 바이어스 전위에 의해 탄화규소 기판(K)으로 입사하고 충돌되는 것으로 해당 탄화규소 기판(K)이 식각되면서, 동시에 탄화규소 기판(K)의 식각에 의해 생긴 실리콘 원자와 O2 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 반응하여 산화 실리콘이 생성되며, 이러한 산화 실리콘에 의해 홀이나 홈의 표면에 보호막이 형성되므로, 홀이나 홈의 측벽을 보호막으로 보호하면서 탄화규소 기판(K)을 식각할 수 있다. 다만, 기대(15)에 300W 이상의 고주파 전력을 공급하지 않으면 탄화규소 기판(K)에 입사되는 이온이 적기 때문에, 일정 수준 이상의 보호막을 형성함에 있어서 필요한 실리콘 원자를 생성시킬 수 없다.
또한, 상기 각 식각 공정들(E1, E2) 대신, 식각 공정(제1 공정)과 보호막 형성 공정(제2 공정)을 번갈아가며 반복하도록 해도 좋다. 이 경우, 상기 식각 공정에서는, 탄화규소 기판(K)을 200℃ 이상으로 가열하고, 가스 공급부들(26, 27, 28)로부터 SF6 가스, Ar 가스 및 O2 가스를 처리 챔버(11) 내로 각각 공급하며, 배기 장치(20)로 처리 챔버(11) 내를 소정 압력으로 하여 고주파 전원들(32, 35)에 의해 코일(31) 및 기대(15)에 고주파 전력이 각각 공급된다. 그리고 이와 같은 식각 공정에서는, SF6 가스나 O2 가스의 플라즈마화에 의해 생긴 이온이 바이어스 전위에 의해 탄화규소 기판(K)으로 입사하고 충돌되는 것으로 해당 탄화규소 기판(K)이 식각되면서, 동시에 SF6 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 탄화규소 기판(K)을 구성하는 실리콘 원자와 반응하는 것으로 해당 탄화규소 기판(K)이 식각된다. 또한, 탄화규소 기판(K)의 식각에 의해 생긴 실리콘 원자나 실리콘 화합물을 구성하는 실리콘 원자와 O2 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 반응하여 산화 실리콘이 생성되고, 이와 같은 산화 실리콘에 의해 홀이나 홈의 표면에 보호막이 형성된다.
한편, 상기 보호막 형성 공정에서는, 도시하지 않은 가스 공급부에서 실리콘계 가스로서, 예를 들어, SiF4 가스, SiCl4 가스를 공급하면서 동시에, 가스 공급부 (28)로부터 O2가스를 처리 챔버(11) 내로 공급하고, 배기 장치(20)로 처리 챔버(11) 내를 소정 압력으로 하여 고주파 전원들(32, 35)에 의해 코일(31) 및 기대(15)로 고주파 전력이 각각 공급된다. 그리고 이러한 보호막 형성 공정에서는, SiF4 가스, SiCl4 가스 등의 플라즈마화에 의해 생긴 라디칼이나 이온과 O2 가스의 플라즈마화에 의해 생긴 라디칼이나 이온이 반응하여 산화 실리콘이 생성되며, 이러한 산화 실리콘에 의해 홀이나 홈의 표면에 보호막이 형성된다.
그리고 이와 같은 식각 공정(제1 공정)과 보호막 형성 공정(제2 공정)이 반복되면, 상기 식각 공정에서는 보호막의 제거 및 식각이 실시되고, 상기 보호막 형성 공정에서는 홀이나 홈의 측벽 및 바닥면에 보호막이 형성되기 때문에, 홀이나 홈의 측벽의 식각이 방지되면서 홀이나 홈의 깊이 방향으로 식각이 진행된다. 이로 인하여, 상술한 바와 같이 보잉 형상이나 서브 트렌치가 형성되는 것을 방지할 수 있다.
이어서, 본 발명자들은 상기 실리콘계 가스로서 SiCl4 가스를 외부에서 공급함으로써, 대(對)SiO2 마스크 선택비를 비약적으로 개선할 수 있다는 것을 발견하였기에 이에 대해서 상술한다. 여기서, 상기 마스크 선택비라는 것은 기판의 식각 속도를 마스크의 식각 속도로 나눈 값이며, 이하에서 말하는 대(對)SiO2 마스크 선택비라는 것은 SiC 기판의 식각 속도를 SiO2 마스크의 식각 속도로 나눈 값이다.
상술한 바와 같이, 상기 제2의 공정에서는, 실리콘계 가스와 산소 가스 또는 질소 가스를 포함하는 처리 가스를 처리 챔버 내로 공급하여 플라즈마화하고, 탄화규소 기판에 산화 실리콘막 또는 질화 실리콘막을 보호막으로서 형성해도 좋으며, 이하의 예는 실리콘계 가스로서 SiCl4 가스를 공급하는 것으로서 탄화규소 기판에 산화 실리콘막을 보호막으로서 형성하는 구성에 해당한다.
SiO2 보호막은 SiC 식각 시에 자연적으로 생성되는 Si와 O2를 반응시킨(Si＋O2→SiO2) 것으로 얻을 수 있지만, 이러한 방법으로는 식각에 의해 발생하는 Si에 한계가 있어서 두터운 보호막을 형성하는 것은 어렵다. 여기서, 본 예에서는, SiCl4 가스를 외부에서 공급하는 것으로(SiCl4＋O2→SiO2＋2Cl2), 직접적이면서 풍부하게 보호막으로서의 SiO2를 형성하는 것으로서 대SiO2 마스크 선택비를 개선한다.
상술한 바와 같이, 비교적 저온에 의한 식각이 가능한 실리콘 기판의 이방성 식각 등에서는 홀이나 홈의 측벽을 보호하는 보호막으로서 폴리머를 이용할 수 있으며, 구체적으로는, 식각용 가스와 함께 CF계의 가스(예를 들어 C4F8)를 도입하는 것으로 폴리머 보호막에 의한 측벽 보호가 가능해진다.
그러나 SiC를 서브 트렌치가 생기지 않도록 고속으로 식각하기 위해서는 약 200℃ 이상의 고온에서 식각할 필요가 있다. 이 점에 있어서, 폴리머막은 반데르발스 힘으로 결합되어 있기 때문에, 결합이 대단히 약하여 이와 같은 고온에서는 예를 들어 CF계의 폴리머는 분해되어 퇴적될 수 없다.
본 예에서는, SiO2에 의해 측벽을 보호하는 보호막을 형성하므로 SiC를 서브 트렌치가 생기게 하지 않도록 고속으로 식각하는 것이 가능하며, 나아가서는, 상술한 바와 같이, SiCl4 가스를 외부에서 공급하는 것으로 직접적이면서 동시에 풍부하게 보호막으로서의 SiO2를 생성하므로, 식각용 가스량과는 독립적으로 측벽 보호막의 형성막의 양을 조절할 수 있다고 하는 이점이 있다.
대비를 위해서, SiC 식각 시에 자연적으로 생성되는 Si와 O2를 반응시키는(Si＋O2→SiO2) 것으로 측벽 보호막을 형성했을 때의 모양을 설명한다.
보호막 형성 시의 처리 조건으로서, 보호막 형성 시간을 10초간으로 하고, SF6 가스의 공급 유량을 10sccm으로 하며, Ar 가스의 공급 유량을 60sccm 으로 하고, O2 가스의 공급 유량을 600sccm으로 하며, 코일(31)에 공급하는 고주파 전력을 2500W로 하고, 기대(15)에 공급하는 전력을 700W로 하며, 처리 챔버(11) 내의 압력을 3Pa로 하고, 이어지는 식각 시의 처리 조건으로서, 식각 시간을 2초간으로 하고, SF6 가스의 공급 유량을 10sccm으로 하며, Ar 가스의 공급 유량을 60sccm으로 하고, 코일(31)에 공급하는 고주파 전력을 2500W로 하며, 기대(15)에 공급하는 전력을 700W로 하고, 처리 챔버(11) 내의 압력을 3Pa로 설정하였다.
그 결과, 얻어진 SiC의 식각 깊이는 1.05㎛이었다. 이에 대하여, SiO2 마스크는 초기의 막 두께가 2.0㎛이며, 식각 후 남은 막 두께는 0.94㎛이 되었다. 즉, SiO2 마스크의 식각량은 2.0㎛－0.94㎛＝1.06㎛이며, SiC와 SiO2 마스크는 거의 같은 양이 식각된다는 것을 알았다. 바꾸어 말하면, 대SiO2 마스크 선택비 (1.05/1.06)는 거의 1이었다.
이와 같이 SiC 식각 시에 자연적으로 생성되는 Si와 O2를 반응시키는 것에 의해 측벽 보호막을 형성한 것으로는, 대SiO2 마스크 선택비의 값이 지나치게 나쁘기 때문에(대SiO2 마스크 선택비는 거의 1), 도 6에 도시한 바와 같이, SiC 기판(K)을 식각하여 홀(H)을 형성할 때에, SiO2 마스크(M)는 원형을 남기지 않을 만큼 식각되어버린다는 것을 알 수 있다.
다음은, 본 발명자들은 예비실험으로서 홀(H)을 갖는 트렌치 형상의 SiC 기판(K)에 외부에서 SiCl4 가스를 공급하는 것에 의해(SiCl4＋O2→SiO2＋2Cl2), SiC 기판(K) 위에 어떻게 보호막(S)(SiO2)이 퇴적되는지를 조사하였다.
보호막 형성시의 처리 조건으로서, 보호막 형성 시간을 30초간으로 하고, SiCl4 가스의 공급 유량을 5sccm으로 하며, O2 가스의 공급 유량을 200sccm으로 하고, 코일(31)에 공급하는 고주파 전력을 1500W로 하며, 기대(15)에 공급하는 전력을 0W로 하고, 처리 챔버(11) 내의 압력을 3Pa로 설정하였다.
그 결과, 트렌치 천장부의 표면에 퇴적된 SiO2막의 막 두께는 0.19㎛이었고, 트렌치 측벽부의 표면에 퇴적된 SiO2막의 막 두께는 측정 한계 이하였으며, 트렌치 바닥부의 표면에 퇴적된 SiO2막의 막 두께는 0.03㎛이 되었다. 이러한 모양을 나타낸 모식도가 도 7이며, 트렌치 천장부의 표면과 비교하면, 트렌치 바닥부의 표면에 있어서의 SiO2막의 퇴적막 두께는 지극히 얇다는 것을 알 수 있다.
상술한 바와 같이, SiO2막을 불균일한 두께로 퇴적시킨 상태에서 식각 처리를 실시하면 어떤 식각 구조를 얻을 수 있을지를 조사하기 위해서, 다음 처리 조건에서 보호막 형성 처리부터 식각 처리를 연속하여 실시하였다.
보호막 형성 시의 처리 조건은, 보호막 형성 시간을 5초간으로 하고, SiCl4 가스의 공급 유량을 5sccm으로 하며, O2 가스의 공급 유량을 200sccm으로 하고, 코일(31)에 공급하는 고주파 전력을 1500W로 하며, 기대(15)에 공급하는 전력을 0W로 하고, 처리 챔버(11) 내의 압력을 3Pa로 설정하고, 이어지는 식각 시의 처리 조건은, 식각 시간을 10초간으로 하고, SF6 가스의 공급 유량을 10sccm으로 하며, Ar 가스의 공급 유량을 60sccm으로 하고, 코일(31)에 공급하는 고주파 전력을 2500W로 하며, 기대(15)에 공급하는 전력을 700W로 하고, 처리 챔버(11) 내의 압력을 4Pa로 설정하였다.
이 결과를 도 8에 모식적으로 나타내었다. 이러한 도면에서, 일점쇄선 하측의 SiC 영역이라는 것은 SiC 기판(K)이 노출되어 있는 영역이며, 일점쇄선 상측의 SiO2 영역이라는 것은 SiC 기판(K)의 표면에 마련된 SiO2 마스크 및 그 후 퇴적된 SiO2막이 덮고 있는 영역이다. 도 8에 도시된 바와 같이, 트렌치 천장부의 표면에 두꺼운 SiO2막이 형성된 우산 형상 부분은 대부분 식각되지 않고 남아있는 한편, 보호막으로서의 SiO2막이 그다지 퇴적되어 있지 않았던 측벽은 도려낸 것과 같은 찌그러진 형상으로 식각되어 있는 상태라는 것을 알 수 있다.
이 때, SiC의 식각 깊이는 2.04㎛이었다. 이에 대하여, SiO2 마스크는 초기의 막 두께가 1.95㎛이고, 식각 후 남은 막 두께가 2.04㎛(식각 후의 막 두께는 초기보다 두꺼워졌다)이며, SiC와 SiO2 마스크의 선택비는 무한대가 되었다.
그러나 도 8과 같은 식각 구조에서는, 측벽의 식각 형상이 찌그러져 있어서 형상 정밀도가 나쁘기 때문에, 내부에 절연막이나 전극을 매립할 때에 캐비티가 발생하여 측벽의 막 두께가 불균일해지기 쉽고, 누전의 원인이 되는 등 제품 불량을 초래한다. 이 때문에, 마스크 선택비가 높다고 하더라도 실용적인 식각 구조라고는 말할 수 없다.
따라서, 본 발명자들은, 예의 연구를 한 결과, SF6 가스와 SiCl4 가스를 동시에 공급하는 것으로 SiC 식각 시에 자연적으로 생성되는 Si와 O2의 반응에 의한 SiO2 퇴적과 SiCl4 가스의 공급에 의한 SiO2 퇴적을 병행하여 진행시켜, 마스크 선택비의 향상과 식각 구조의 형상의 개선을 도모하는 것에 성공하였다.
구체적으로는, 보호막 형성 시의 처리 조건으로서, 보호막 형성 시간을 3초간으로 하고, SF6 가스의 공급 유량을 5sccm으로 하며, SiCl4 가스의 공급 유량을 5sccm으로 하고, O2 가스의 공급 유량을 600sccm으로 하며, 코일(31)에 공급하는 고주파 전력을 1000W로 하고, 기대(15)에 공급하는 전력을 700W로 하며, 처리 챔버(11) 내의 압력을 1.5Pa로 하고, 이어지는 식각 시의 처리 조건으로서, 식각 시간을 6초간으로 하고, SF6 가스의 공급 유량을 10sccm으로 하며, Ar 가스의 공급 유량을 60sccm으로 하고, 코일(31)에 공급하는 고주파 전력을 2500W로 하며, 기대(15)에 공급하는 전력을 700W로 하고, 처리 챔버(11) 내의 압력을 4Pa로 설정하였다.
그 결과를 도 9에 모식적으로 도시하였다. 이러한 도면에서, 일점쇄선 하측의 SiC 영역이라는 것은 SiC 기판(K)이 노출되어 있는 영역이라는 것에 대하여, 일점쇄선 상측의 SiO2 영역이라는 것은 SiC 기판(K)의 표면을 SiO2막이 덮고 있는 영역이다. 이러한 도면에 도시되어 있는 바와 같이, 보잉 형상이나 서브 트렌치가 없는 양호한 형상의 식각 구조를 얻을 수 있다는 것을 알 수 있다. 이 때, SiC의 식각 깊이는 1.03㎛이었던 것에 대해, 마스크는 초기 막 두께가 1.95㎛이었고, 식각 후 남은 막 두께는 1.89㎛이었다. 다시 말하면, 마스크의 식각량은 1.95㎛-1.89㎛＝0.06㎛이며, 대SiO2 마스크 선택비(1.03/0.06)는 약 17.2이었다.
이와 같이, SF6 가스와 SiCl4 가스를 동시에 공급하는 것으로서, SiC 식각 시에 자연적으로 생성되는 Si와 O2의 반응에 의한 SiO2 퇴적과 SiCl4 가스의 공급에 의한 SiO2 퇴적을 병행하여 진행시켜, 마스크 선택비의 향상과 식각 구조의 형상의 개선을 동시에 실현할 수 있다. 도 6 내지 도 9의 실시예에 있어서의 처리 조건을 표로 정리한 것이 도 10이다.
추가적으로, 상술한 예에서는 O2 가스를 처리 챔버(11) 내로 공급하여 산화 실리콘막을 보호막으로서 형성하도록 했지만, O2 가스 대신 N2 가스를 처리 챔버(11) 내로 공급하여, 질화 실리콘(예를 들어, SiNx)막을 보호막으로서 형성하도록 해도 좋다.
또한, 식각 대상 기판(K)으로서 4H-SiC의 결정 구조를 갖는 탄화규소 기판을 하나의 예로 들었지만, 식각 대상 기판(K)은 4H-SiC 이외의 결정 구조를 갖는 탄화규소 기판이라도 좋다. 더욱이, 상술한 예에서는 상기 식각 장치(1)를 이용하여 본 발명에 따른 식각 방법을 실시하였으나, 이러한 식각 방법의 실시예는 다른 구조를 구비한 식각 장치를 이용해도 좋다.
이 밖에, 상술한 예에서 이용한 불소계 가스(SF6 가스) 대신, 예를 들어, Cl2 가스나 BCl3 가스, CCl4 가스, SiCl4 가스 등의 염소계 가스를 이용해도 상술한 효과와 동일한 효과를 얻을 수 있기 때문에, 이와 같은 염소계 가스를 이용해서 상기와 같이 해서 탄화규소 기판(K)을 식각하도록 해도 좋다.
1：식각 장치 11：처리 챔버
15：기대 20：배기 장치
25：가스 공급 장치 26, 27, 28：가스 공급부
30：플라즈마 생성 장치 31：코일
32, 35：고주파 전원 K：탄화규소 기판

Claims (7)

  1. 처리 챔버 내의 기대(基台) 위에 재치된 탄화규소 기판을 식각하는 식각 방법으로서,
    상기 탄화규소 기판을 200℃ 이상으로 가열하고, 불소계 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급해서 플라즈마화하며, 상기 기대에 고주파 전력을 공급하여 바이어스 전위를 부여하여, 상기 탄화규소 기판을 식각하는 제1 공정; 및
    적어도 상기 탄화규소 기판에 산화 실리콘막 또는 질화 실리콘막을 형성하는 처리를 포함하는 제2 공정을 번갈아가며 반복 실시하는 것을 특징으로 하는 식각 방법.
  2. 제 1 항에 있어서, 상기 제1 공정에서는 상기 탄화규소 기판을 등방적으로 식각하고,
    상기 제2 공정에서는 상기 탄화규소 기판을 200℃ 이상으로 가열하고, 불소계 가스와 산소 가스 또는 질소 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하며, 상기 기대에 고주파 전력을 공급해서 바이어스 전위를 부여하여, 산화 실리콘막 또는 질화 실리콘막을 보호막으로서 상기 탄화규소 기판에 형성하면서 상기 탄화규소 기판을 식각하는 것을 특징으로 하는 식각 방법.
  3. 제 2 항에 있어서, 상기 제2 공정에서는 산소 가스 또는 질소 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하면서, 동시에 상기 기대에 300W 이상의 고주파 전력을 공급하여 바이어스 전위를 부여하는 것을 특징으로 하는 식각 방법.
  4. 제 2 항에 있어서, 상기 제1 공정에서는 불소계 가스와 산소 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하는 것을 특징으로 하는 식각 방법.
  5. 제 2 항에 있어서, 상기 제1 공정에서는 불소계 가스와 산소 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하면서, 동시에 상기 산소 가스의 공급 유량을 불소계 가스의 1.25배 이하로 하고,
    상기 제2 공정에서는 불소계 가스와 산소 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하면서, 동시에 상기 산소 가스의 공급 유량을 불소계 가스의 공급 유량의 0.75배 이상으로 하는 것을 특징으로 하는 식각 방법.
  6. 제 1 항에 있어서, 상기 제2 공정에서는 실리콘계 가스와 산소 가스 또는 질소 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하고, 상기 탄화규소 기판에 산화 실리콘막 또는 질화 실리콘막을 보호막으로서 형성하는 것을 특징으로 하는 식각 방법.
  7. 제 6 항에 있어서, 상기 제1 공정에서는 불소계 가스와 산소 가스를 포함하는 처리 가스를 상기 처리 챔버 내로 공급하여 플라즈마화하는 것을 특징으로 하는 식각 방법.
KR1020137003522A 2010-07-12 2011-07-11 식각 방법 KR101836152B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2010-157648 2010-07-12
JP2010157648 2010-07-12
JPPCT/JP2011/056005 2011-03-15
PCT/JP2011/056005 WO2012008179A1 (ja) 2010-07-12 2011-03-15 エッチング方法
PCT/JP2011/065788 WO2012008409A1 (ja) 2010-07-12 2011-07-11 エッチング方法

Publications (2)

Publication Number Publication Date
KR20130141436A true KR20130141436A (ko) 2013-12-26
KR101836152B1 KR101836152B1 (ko) 2018-03-08

Family

ID=45469193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137003522A KR101836152B1 (ko) 2010-07-12 2011-07-11 식각 방법

Country Status (7)

Country Link
US (1) US8859434B2 (ko)
EP (1) EP2595180B1 (ko)
JP (2) JP5889187B2 (ko)
KR (1) KR101836152B1 (ko)
CN (1) CN103125015B (ko)
TW (1) TWI547991B (ko)
WO (2) WO2012008179A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180124754A (ko) * 2017-05-11 2018-11-21 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20200000817A (ko) * 2018-06-25 2020-01-03 에스피티에스 테크놀러지스 리미티드 플라즈마 에칭 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5842138B2 (ja) * 2012-08-24 2016-01-13 パナソニックＩｐマネジメント株式会社 ＳｉＣ基板のエッチング方法
JP5889368B2 (ja) * 2013-09-05 2016-03-22 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
JP5967488B2 (ja) * 2013-11-18 2016-08-10 パナソニックＩｐマネジメント株式会社 ＳｉＣ基板のエッチング方法
JP6279933B2 (ja) * 2014-02-28 2018-02-14 Ｓｐｐテクノロジーズ株式会社 炭化珪素半導体素子の製造方法
US9484376B2 (en) * 2014-05-30 2016-11-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor isolation structure and manufacturing method thereof
KR102203460B1 (ko) 2014-07-11 2021-01-18 삼성전자주식회사 나노구조 반도체 발광소자의 제조방법
US9691625B2 (en) * 2015-11-04 2017-06-27 Lam Research Corporation Methods and systems for plasma etching using bi-modal process gas composition responsive to plasma power level
JP6767302B2 (ja) * 2017-04-14 2020-10-14 東京エレクトロン株式会社 成膜方法
JP6823527B2 (ja) * 2017-04-14 2021-02-03 東京エレクトロン株式会社 エッチング方法
US10483118B2 (en) * 2017-05-11 2019-11-19 Tokyo Electron Limited Etching method
JP2018200925A (ja) * 2017-05-25 2018-12-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP2017214936A (ja) * 2017-09-11 2017-12-07 住友重機械工業株式会社 クライオポンプシステム、及びクライオポンプシステムの運転方法
CN108063088B (zh) * 2017-10-30 2020-06-19 中国科学院微电子研究所 SiC衬底的图形化方法
RU2708812C1 (ru) * 2019-05-08 2019-12-11 федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский политехнический университет Петра Великого" (ФГАОУ ВО "СПбПУ") Способ обработки поверхности пластин карбида кремния в низкотемпературной индуктивно-связанной плазме
CN110277315A (zh) * 2019-05-13 2019-09-24 全球能源互联网研究院有限公司 一种碳化硅浅沟槽刻蚀方法
WO2023203591A1 (ja) 2022-04-18 2023-10-26 株式会社日立ハイテク プラズマ処理方法
WO2024020152A1 (en) * 2022-07-22 2024-01-25 Lam Research Corporation High aspect ratio carbon etch with simulated bosch process

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810837A (ja) * 1981-07-13 1983-01-21 Mitsubishi Electric Corp 配線層の形成方法
JPS62216335A (ja) * 1986-03-18 1987-09-22 Fujitsu Ltd ドライエツチング方法
JP2586013B2 (ja) * 1986-09-16 1997-02-26 ソニー株式会社 シリコン用エッチング方法
JPH0817170B2 (ja) * 1988-07-28 1996-02-21 富士通株式会社 半導体装置のエッチング方法
DE4423068C1 (de) * 1994-07-01 1995-08-17 Daimler Benz Ag Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung
US6818250B2 (en) * 2000-06-29 2004-11-16 The Regents Of The University Of Colorado Method for forming SIO2 by chemical vapor deposition at room temperature
US6821900B2 (en) * 2001-01-09 2004-11-23 Infineon Technologies Ag Method for dry etching deep trenches in a substrate
US6743727B2 (en) * 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US6967176B1 (en) * 2002-10-11 2005-11-22 University Of South Florida Method for making silicon containing dielectric films
JP3761546B2 (ja) * 2003-08-19 2006-03-29 株式会社Ｎｅｏｍａｘ ＳｉＣ単結晶基板の製造方法
US7780793B2 (en) * 2004-02-26 2010-08-24 Applied Materials, Inc. Passivation layer formation by plasma clean process to reduce native oxide growth
JP2006021986A (ja) * 2004-06-08 2006-01-26 Fujitsu Ltd 炭化珪素材料を加工する方法
US7888685B2 (en) * 2004-07-27 2011-02-15 Memc Electronic Materials, Inc. High purity silicon carbide structures
JP4459877B2 (ja) * 2004-08-12 2010-04-28 住友精密工業株式会社 エッチング方法及びエッチング装置
JP4516538B2 (ja) * 2006-03-01 2010-08-04 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US20070232070A1 (en) * 2006-03-31 2007-10-04 Stephan Wege Method and device for depositing a protective layer during an etching procedure
JP5061506B2 (ja) * 2006-06-05 2012-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2008135534A (ja) * 2006-11-28 2008-06-12 Toyota Motor Corp 有底の溝を有する半導体基板の製造方法
JP5135885B2 (ja) 2007-05-24 2013-02-06 富士電機株式会社 炭化珪素半導体装置の製造方法
CN104979188A (zh) * 2007-12-21 2015-10-14 苏威氟有限公司 用于生产微机电系统的方法
JP2009182059A (ja) * 2008-01-29 2009-08-13 Toshiba Corp ドライエッチング方法
JP5493275B2 (ja) * 2008-02-27 2014-05-14 富士電機株式会社 半導体装置の製造方法
WO2009150870A1 (ja) * 2008-06-13 2009-12-17 東京エレクトロン株式会社 半導体装置の製造方法
JP5206311B2 (ja) * 2008-10-24 2013-06-12 株式会社デンソー 半導体装置の製造方法
JP5607881B2 (ja) * 2008-12-26 2014-10-15 東京エレクトロン株式会社 基板処理方法
JP5179455B2 (ja) * 2009-10-27 2013-04-10 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180124754A (ko) * 2017-05-11 2018-11-21 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20200000817A (ko) * 2018-06-25 2020-01-03 에스피티에스 테크놀러지스 리미티드 플라즈마 에칭 방법

Also Published As

Publication number Publication date
CN103125015B (zh) 2016-09-28
US8859434B2 (en) 2014-10-14
WO2012008409A1 (ja) 2012-01-19
TW201207936A (en) 2012-02-16
WO2012008179A1 (ja) 2012-01-19
EP2595180B1 (en) 2017-09-06
JPWO2012008409A1 (ja) 2013-09-09
KR101836152B1 (ko) 2018-03-08
EP2595180A4 (en) 2015-03-04
TWI547991B (zh) 2016-09-01
CN103125015A (zh) 2013-05-29
US20130115772A1 (en) 2013-05-09
EP2595180A1 (en) 2013-05-22
JP2013239757A (ja) 2013-11-28
JP5762491B2 (ja) 2015-08-12
JP5889187B2 (ja) 2016-03-22

Similar Documents

Publication Publication Date Title
KR20130141436A (ko) 식각 방법
JP2006501634A5 (ko)
KR101861709B1 (ko) 플라즈마 식각 방법
WO2012154429A2 (en) Methods of dry stripping boron-carbon films
US11398386B2 (en) Plasma etch processes
CN104285283A (zh) 半导体基板的制造方法
WO2013042497A1 (ja) プラズマエッチング方法
KR100707983B1 (ko) 산화막의 원자층 에칭방법
JP6220409B2 (ja) プラズマエッチング方法
CN105810582A (zh) 蚀刻方法
JP2015515552A (ja) 低エッチング速度のハードマスク膜のための酸素ドーピングを伴うｐｖｄａｌｎ膜
US11232954B2 (en) Sidewall protection layer formation for substrate processing
CN111696863B (zh) 硅介质材料刻蚀方法
JP5041696B2 (ja) ドライエッチング方法
JP2016207753A (ja) プラズマエッチング方法
JP5154013B2 (ja) ドライエッチング方法
WO2020005394A1 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
CN103839870B (zh) 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法
JP6421480B2 (ja) プラズマエッチング方法
CN105304465B (zh) 工艺室、制备工艺室的方法和操作工艺室的方法
CN110534402A (zh) 复合介质层的刻蚀方法以及复合介质层
CN107993938A (zh) 半导体的反应离子刻蚀方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant