CN110277315A - 一种碳化硅浅沟槽刻蚀方法 - Google Patents

一种碳化硅浅沟槽刻蚀方法 Download PDF

Info

Publication number
CN110277315A
CN110277315A CN201910395177.9A CN201910395177A CN110277315A CN 110277315 A CN110277315 A CN 110277315A CN 201910395177 A CN201910395177 A CN 201910395177A CN 110277315 A CN110277315 A CN 110277315A
Authority
CN
China
Prior art keywords
silicon carbide
photoresist
etching
gas
epitaxial layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910395177.9A
Other languages
English (en)
Inventor
刘瑞
吴昊
田亮
李嘉琳
孙俊敏
张红丹
焦倩倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Energy Interconnection Research Institute
State Grid Fujian Electric Power Co Ltd
Original Assignee
Global Energy Interconnection Research Institute
State Grid Fujian Electric Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Energy Interconnection Research Institute, State Grid Fujian Electric Power Co Ltd filed Critical Global Energy Interconnection Research Institute
Priority to CN201910395177.9A priority Critical patent/CN110277315A/zh
Publication of CN110277315A publication Critical patent/CN110277315A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Abstract

本发明公开了一种碳化硅浅沟槽刻蚀方法，包括：在碳化硅外延层上涂覆光刻胶；图形化所述光刻胶；以所述图形化后的光刻胶做掩膜对所述碳化硅外延层进行干法刻蚀，所述干法刻蚀的参数包括：循环交替通入SF6和O2；去除所述光刻胶。本发明实施例提供了一种碳化硅浅沟槽刻蚀方法，通过在碳化硅外延层上涂覆光刻胶，直接以光刻胶做掩膜进行刻蚀，减少了掩膜数量，提高了刻蚀效率，降低了刻蚀难度，有效的降低了碳化硅器件批量生产成本。SF6气体和O2气体循环交替作用于材料，一方面可以降低对光刻胶的刻蚀速率，另一方面有助于提高碳化硅沟槽的侧壁角度。

Description

一种碳化硅浅沟槽刻蚀方法
技术领域
本发明涉及半导体器件领域，具体涉及到一种碳化硅沟槽刻蚀方法。
背景技术
第三代半导体SiC材料和传统的半导体衬底材料(Si)电学参数差异极大。SiC材料具有较大的热导率、较宽的禁带间隙、很高的电子饱和速度和击穿电压、较低的介电常数，这些特性决定了其在高温、高频、大功率半导体器件等方面的应用潜力，当前半导体领域研发重点逐渐转移到碳化硅材料上。于碳化硅材料和硅材料的物理参数差别较大，无法套用传统硅衬底材料的的工艺制备方案。本专利提出的就是针对碳化硅材料的刻蚀工艺方案，区别于Si刻蚀工艺的主要原因就是Si-C之间存在强大的结合作用，其键能高于Si-Si，Si-C结合力比Si-Si高出约40％，且SiC的化学稳定性高于Si，因此碳化硅的刻蚀技术需要单独开发，无法延用传统材料的技术方案。
在SiC器件制备中，传统的碳化硅沟槽刻蚀方法是：采用等离子增强化学气相沉积(PECVD)方法在SiC外延片表面沉积一层二氧化硅(SiO2)薄膜，然后采用光刻方法形成台面图形，通过：①将图形转移到SiO2掩膜上，通过干法去胶将光刻胶掩膜去除；②以SiO2图形作为掩膜对SiC进行刻蚀；③湿法清洗，去除表面残留的SiO2掩膜。
可以看出，传统碳化硅沟槽刻蚀方法涉及两道刻蚀步骤，由于两次掩膜材料不同，去除方式也不同，在繁杂的制备过程中极易带来工艺误差、引入新的杂质、面临SiO2掩膜去除困难等问题，并且，现有技术中对碳化硅沟槽侧壁刻蚀的角度难以达到满意的效果。
发明内容
本发明实施例要解决的技术问题为由于两次掩膜材料不同，去除方式也不同，在繁杂的制备过程中极易带来工艺误差、引入新的杂质，并且对碳化硅沟槽侧壁刻蚀的角度难以满意。
本发明实施例提供了一种碳化硅浅沟槽刻蚀方法，包括：在碳化硅外延层上涂覆光刻胶；图形化所述光刻胶；以所述图形化后的光刻胶做掩膜对所述碳化硅外延层进行干法刻蚀，所述干法刻蚀的参数包括：循环交替通入SF6和O2；去除所述光刻胶。
可选地，所述干法刻蚀的参数包括：循环交替通入SF6和O2的循环终点为O2。
可选地，所述干法刻蚀的参数包括：循环交替通入SF6和O2的交替时间为0.7～1.3秒。
可选地，所述以所述图形化后的光刻胶做掩膜对所述碳化硅外延层进行干法刻蚀包括：以预设的所述光刻胶与所述碳化硅外延层刻蚀选择比进行干法刻蚀，所述预设的所述光刻胶与所述碳化硅外延层刻蚀选择比为1.3:1～1.88:1。
可选地，所述SF6气体预设流量25sccm～35sccm，所述O2气体预设流量5sccm～15sccm。
可选地，通入所述SF6气体时，控制反应腔的压力为17mTorr～23mTorr，主刻蚀功率<1000W。
可选地，下电极功率500W～750W。
可选地，通入所述O2气体时，控制反应腔的压力为9.5mTorr～10.5mTorr，主刻蚀功率1045W～1155W。
可选地，下电极的功率750W～1000W。
本发明实施例还提供一种碳化硅器件，包括：碳化硅器件本体；沟槽，位于所述碳化硅器件本体，所述沟槽采用权利要求1-9任意一项所述的一种碳化硅浅沟槽刻蚀方法得到。
与现有技术相比，本发明实施例具有如下有益效果：
1.本发明实施例提供了一种碳化硅浅沟槽刻蚀方法，通过在碳化硅外延层上涂覆光刻胶，直接以光刻胶做掩膜进行刻蚀，减少了掩膜数量，提高了刻蚀效率，降低了刻蚀难度，有效的降低了碳化硅器件批量生产成本。
2.本发明实施例提供了一种碳化硅浅沟槽刻蚀方法，通过干法刻蚀，采用氦气(He)、六氟化硫(SF6)气体和氧气(O2)混合气体，SF6气体和O2气体循环交替作用于材料，一方面可以降低对光刻胶的刻蚀速率，另一方面有助于提高碳化硅沟槽的侧壁角度。
3.本发明实施例提供了一种碳化硅浅沟槽刻蚀方法，通过控制SF6气体与O2气体流量、控制反应腔的工艺压力和主刻蚀功率，提高了刻蚀工艺，有利于进一步提高干法刻蚀的效果。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的碳化硅沟槽刻蚀方法的示意图；
图2是本发明实施例的碳化硅结构示意图；
图3是本发明实施例的涂胶后碳化硅结构示意图；
图4是本发明实施例的光刻后碳化硅结构示意图；
图5是本发明实施例的刻蚀后碳化硅结构示意图；
图6是本发明实施例的干法去胶的示意图；
图7是本发明实施例的湿法去胶的示意图；
图8是本发明实施例刻蚀结果的示意图。
附图标记：
1-碳化硅衬底；2-碳化硅外延层；3-碳化硅样品；4-光刻胶；5-残留光刻胶；6-碳化硅成品；7-上部刻蚀宽度；8-下部刻蚀宽度；A-左边侧壁刻蚀角度；B-右边侧壁刻蚀角度。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种碳化硅浅沟槽刻蚀的方法，如图1所示，该方法可以包括以下步骤：
S1.在碳化硅外延层2上涂覆光刻胶4。如图2～图3，首先在碳化硅衬底1生长了一层或者多层碳化硅外延层2，然后对碳化硅样品3进行RCA标准清洗，最后在碳化硅样品3上涂覆一层粘附剂再进行涂覆光刻胶4。本实施例中可采用气相外延法，在碳化硅衬底生长一层或者多层碳化硅外延层2。
然后，对碳化硅样品3进行清洗，该清洗方法为半导体领域一种常规的RCA标准清洗法，具体步骤如下：
先配制氢氟酸溶液(HF:H2O＝1:10)，然后将样品支架清洗、吹干，并将碳化硅样品3放于支架上。
配制3#液(硫酸：H2O2＝3:1)。需要注意的是：硫酸最后加，同时用另一容器煮水。3#液配液完成后，将碳化硅样品3放入3#液中煮洗，时间大约为15min，取出。加热碳化硅样品3至250℃，拎起装有碳化硅样品3的支架稍凉片刻，然后将支架放到热水中，进行冲水。
配制1#液(氨水：H2O2：H2O＝1:1:5-1:1:7)：将前两者倒入热水中，加热到75～85℃，时间大约为10～20min。然后将装有碳化硅样品3的支架放入1#液，时间大约15min，再将支架取出放到热水中，进行冲水。
配制2#液(HCl：H2O2：H2O＝1:1:5)：前两者倒入热水中。配制完成后，将装有碳化硅样品3的支架取出并放入2#液，时间大约15min。然后将支架取出，放热水中并进行冲水。
采用10％的氢氟酸冲洗碳化硅样品3，冲洗时间大约5～10s，去除碳化硅样品3表面氧化层。然后采用去离子水冲洗，冲洗时间大约20min。
将样品采用RCA清洗方法清洗完成后，在碳化硅样品3上涂覆一层粘附剂再进行涂覆光刻胶4。光刻胶4的型号包括AZ703和AZ603，是正性光刻胶，采用全自动涂胶方式，在旋涂光刻胶4前先涂覆一层HMDS粘附剂。
本实施例中，对光刻胶4的型号和粘附剂的种类并不做限定，本领域的技术人员可根据实际情况确定。
有益效果：本发明实施例通过在碳化硅外延层2上涂覆光刻胶，直接以光刻胶4做掩膜进行刻蚀，减少了掩膜数量，提高了刻蚀效率，降低了刻蚀难度，有效的降低了碳化硅器件批量生产成本。
S2.图形化所述光刻胶4。如图4，对所述光刻胶4进行光刻，将光刻板的图形转移到所述光刻胶4上。本实施例中采用步进式光刻的方法对光刻胶4进行光刻，光刻工艺包括前烘、涂胶、曝光、显影、坚膜工艺。
S3.以所述图形化后的光刻胶4做掩膜对所述碳化硅外延层2进行干法刻蚀，所述干法刻蚀的参数包括：循环交替通入SF6和O2。在现有技术中，采用将SF6和O2混合气体持续通入的方法，但是由于氧等离子体和光刻胶的反应速率比较快，如果持续通入O2，光刻胶4的图形在转移到碳化硅外延层的过程中，会产生明显的侧向刻蚀效果，光刻胶整体的刻蚀速率增大，刻蚀窗口很快形成倒梯形，沟槽线宽比设计值增大，图形转移到碳化硅外延层的时候，光刻胶的阻挡效果就会显著降低，沟槽的侧壁角度无法保持垂直。因此采用SF6气体和O2气体循环交替作用于材料。如此设置可以降低对光刻胶的刻蚀速率，用来保护掩膜图形，从而有助于提高碳化硅沟槽的侧壁角度。如图5，本实施例中采用感应耦合等离子体刻蚀(ICP)的干法刻蚀方法。
具体步骤如下：
首先，向腔体内通入氦气(He)、六氟化硫(SF6)气体、氧气(O2)混合气体，在通入气体过程中，SF6和O2两种气体循环交替通入工艺主腔，交替时间为0.7～1.3秒。因为在混合气体持续通入的过程中，O2会对光刻胶不断地进行刻蚀，会使刻蚀窗口很快形成倒梯形。但是交替时间过长时，SF6会对碳化硅不断进行刻蚀，导致沟槽侧壁粗糙度很大。因此，选择一个折中的交替时间，既有助于提高碳化硅沟槽的侧壁角度，又有利于降低沟槽侧壁的粗糙度，起到抹平侧壁的作用。因此，虽然交替时间越短越好，但是要选择合适的较短的交替时间，本发明实施例中交替时间选择为1秒，交替时间可根据实际情况确定。
循环结束时，选择O2为循环最终气体。由于光刻胶边缘在刻蚀过程中难免被等离子体轰击脱落掉入到沟槽里，残胶的存在容易成为形成工艺杂质，因此在刻蚀终点处选择O2收尾，可以起到去除沟槽内可能存在的残胶的作用。
然后，干法刻蚀时，使底板温度保持在10℃，通过给平板电板之间加电压使腔体内的反应气体产生高密度的等离子体，这些等离子体的化学性质非常活跃，可以与刻蚀表面发生原子化学反应生成可挥发产物，随系统的真空抽气系统被排走，从而实现一种化学刻蚀的效果。混合气体中He气体流量25sccm，Back He气体流量10sccm，SF6气体与O2气体混合总流量设为40sccm，SF6气体流量设定在25sccm～35sccm之间，O2气体流量设定在5sccm～15sccm之间。向腔体通入SF6时，工艺压力为17mTorr～23mTorr，主刻蚀功率<1000W，向腔体通入O2时，工艺压力为9.5mTorr～10.5mTorr，主刻蚀功率为1045W～1155W。SF6的主刻蚀功率大小决定着刻蚀碳化硅的速率，由于是浅沟槽，因此对于刻蚀速率来说，要求SF6的主刻蚀功率<1000W，可以形成较好的刻蚀形貌。通入SF6气体时，下电极功率采用500W～750W。通入O2气体时，下电极的功率750W～1000W。下电极功率起到牵引等离子体轰击到外延片的作用和起到改变等离子体反应速率的作用，结合其他工艺参数可以形成较好的刻蚀形貌。通过本实施例中的干法刻蚀工艺，从而达到光刻胶4与碳化硅外延层2的刻蚀选择比在1.3:1～1.88:1之间。
具体地，例如，向腔体通入混合气体时，SF6和O2两种气体循环交替通入工艺主腔，交替时间各为1秒，循环结束时，O2为最终气体。混合气体中He气体流量25sccm，Back He气体流量10sccm，SF6气体与O2气体混合总流量设为40sccm，将SF6气体流量设定为25sccm，O2气体流量设定为15sccm。向腔体通入SF6时，工艺压力为20mTorr，主刻蚀功率为900W，下电极功率设定为750W；向腔体通入O2时，工艺压力为10mTorr，主刻蚀功率为1100W，下电极功率设定为750W。通过上述的干法刻蚀工艺，碳化硅外延层2的刻蚀速率为4000A/min，光刻胶4的刻蚀速率为6600A/min。从而达到光刻胶4与碳化硅外延层2的刻蚀选择比为1.65:1。
同样地，例如，向腔体通入混合气体时，SF6和O2两种气体循环交替通入工艺主腔，交替时间各为1秒，循环结束时，O2为最终气体。混合气体中He气体流量25sccm，Back He气体流量10sccm，SF6气体与O2气体混合总流量设为40sccm，将SF6气体流量设定为30sccm，O2气体流量设定为10sccm。向腔体通入SF6时，工艺压力为20mTorr，主刻蚀功率为900W，下电极功率设定为500W；向腔体通入O2时，工艺压力为10mTorr，主刻蚀功率为1100W，下电极功率设定为1000W。通过上述的干法刻蚀工艺，碳化硅外延层2的刻蚀速率为4500A/min，光刻胶4的刻蚀速率为6000A/min。从而达到光刻胶4与碳化硅外延层2的刻蚀选择比为1.3:1。
同样地，例如，向腔体通入混合气体时，SF6和O2两种气体循环交替通入工艺主腔，交替时间各为1秒，循环结束时，O2为最终气体。混合气体中He气体流量25sccm，Back He气体流量10sccm，SF6气体与O2气体混合总流量设为40sccm，将SF6气体流量设定为35sccm，O2气体流量设定为5sccm。向腔体通入SF6时，工艺压力为20mTorr，主刻蚀功率为900W，下电极功率设定为500W；向腔体通入O2时，工艺压力为10mTorr，主刻蚀功率为1100W，下电极功率设定为1000W。通过上述的干法刻蚀工艺，碳化硅外延层2的刻蚀速率为2500A/min，光刻胶4的刻蚀速率为4700A/min。从而达到光刻胶4与碳化硅外延层2的刻蚀选择比为1.88:1。
S4.去除所述光刻胶4。首先，先用干法去胶工艺去除碳化硅外延层2表面的光刻胶4。如图5，由于干法去胶并不能彻底地去除光刻胶4，还剩下一些残留光刻胶5，如图6，因此需要湿法去胶进一步去除残留光刻胶5，如图7。
具体步骤如下：
先将氧气(O2)和氩气(Ar)气体进行混合。混合气体中，O2气体流量设定为：100sccm；Ar气体流量设定为100sccm。保持装置的射频功率为800W，从而使光刻胶4的去除速率达到2000A/min，即可去除大部分的光刻胶4。
然后，将上述经过干法去胶的碳化硅成品6放入3#液(硫酸：H2O2＝3:1)中，加热到125℃，煮洗10min，取出碳化硅成品6进行冲水10min，查看。若还有残留光刻胶5，则再次进行上述湿法去胶步骤，放入3#液(硫酸：H2O2＝3:1)中，加热到125℃，煮洗10min，取出碳化硅成品6进行冲水10min，直到去除干净为止。
本实施例中，对干法刻蚀和湿法刻蚀的工艺参数并不做限定，本领域的技术人员可根据实际情况加以确定。
本实施例中，经过上述刻蚀工艺，上部刻蚀宽度7为0.8μm～1.8μm，当侧壁垂直度接近90°的时候，下部刻蚀宽度8与上部刻蚀宽度7基本保持一致；左边侧壁刻蚀角度A为88°～91°；右边侧壁刻蚀角度B为88°～91°。
综上所述，本发明实施例具有如下有益效果：
本发明实施例提供了一种碳化硅浅沟槽刻蚀方法，通过在碳化硅外延层上涂覆光刻胶，直接以光刻胶做掩膜进行刻蚀，减少了掩膜数量，提高了刻蚀效率，降低了刻蚀难度，有效的降低了碳化硅器件批量生产成本。通过干法刻蚀，采用氦气(He)、六氟化硫(SF6)气体和氧气(O2)混合气体，SF6气体和O2气体循环交替作用于材料，一方面可以降低对光刻胶的刻蚀速率，另一方面有助于提高碳化硅沟槽的侧壁角度。通过控制SF6气体与O2气体流量、控制反应腔的工艺压力和主刻蚀功率，提高了刻蚀工艺，有利于进一步提高干法刻蚀的效果。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种碳化硅浅沟槽刻蚀方法，其特征在于，包括：
在碳化硅外延层上涂覆光刻胶；
图形化所述光刻胶；
以所述图形化后的光刻胶做掩膜对所述碳化硅外延层进行干法刻蚀，所述干法刻蚀的参数包括：循环交替通入SF6和O2；
去除所述光刻胶。
2.根据权利要求1所述的方法，其特征在于，所述干法刻蚀的参数包括：
循环交替通入SF6和O2的循环终点为O2。
3.根据权利要求2所述的方法，其特征在于，所述干法刻蚀的参数包括：
循环交替通入SF6和O2的交替时间为0.7～1.3秒。
4.根据权利要求1所述的方法，其特征在于，所述以所述图形化后的光刻胶做掩膜对所述碳化硅外延层进行干法刻蚀包括：
以预设的所述光刻胶与所述碳化硅外延层刻蚀选择比进行干法刻蚀，所述预设的所述光刻胶与所述碳化硅外延层刻蚀选择比为1.3:1～1.88:1。
5.根据权利要求3所述的方法，其特征在于，包括：
所述SF6气体预设流量25sccm～35sccm，所述O2气体预设流量5sccm～15sccm。
6.根据权利要求5所述的方法，其特征在于，包括：
通入所述SF6气体时，控制反应腔的压力为17mTorr～23mTorr，主刻蚀功率<1000W。
7.根据权利要求6所述的方法，其特征在于，包括：
下电极功率500W～750W。
8.根据权利要求5所述的方法，其特征在于，还包括：
通入所述O2气体时，控制反应腔的压力为9.5mTorr～10.5mTorr，主刻蚀功率1045W～1155W。
9.根据权利要求6所述的方法，其特征在于，包括：
下电极的功率750W～1000W。
10.一种碳化硅器件，其特征在于，包括：
碳化硅器件本体，
沟槽，位于所述碳化硅器件本体，所述沟槽采用权利要求1-9任意一项所述的一种碳化硅浅沟槽刻蚀方法得到。
CN201910395177.9A 2019-05-13 2019-05-13 一种碳化硅浅沟槽刻蚀方法 Pending CN110277315A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910395177.9A CN110277315A (zh) 2019-05-13 2019-05-13 一种碳化硅浅沟槽刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910395177.9A CN110277315A (zh) 2019-05-13 2019-05-13 一种碳化硅浅沟槽刻蚀方法

Publications (1)

Publication Number Publication Date
CN110277315A true CN110277315A (zh) 2019-09-24

Family

ID=67959024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910395177.9A Pending CN110277315A (zh) 2019-05-13 2019-05-13 一种碳化硅浅沟槽刻蚀方法

Country Status (1)

Country Link
CN (1) CN110277315A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530795A (zh) * 2020-08-21 2021-03-19 中国工程物理研究院电子工程研究所 基于小角度深刻蚀工艺的碳化硅功率器件终端及制作方法
CN116092922A (zh) * 2023-02-02 2023-05-09 江苏昕感科技有限责任公司 碳化硅晶圆沟槽刻蚀方法
CN116721915A (zh) * 2023-08-04 2023-09-08 无锡邑文电子科技有限公司 SiC刻蚀方法和设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133384A (ja) * 2002-08-14 2004-04-30 Sony Corp レジスト用剥離剤組成物及び半導体装置の製造方法
CN102431965A (zh) * 2011-12-15 2012-05-02 上海先进半导体制造股份有限公司 凸柱结构的制造方法
CN102931067A (zh) * 2012-10-30 2013-02-13 中国电子科技集团公司第五十五研究所 一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法
CN103125015A (zh) * 2010-07-12 2013-05-29 Spp科技股份有限公司 蚀刻方法
CN105676588A (zh) * 2014-11-18 2016-06-15 北京北方微电子基地设备工艺研究中心有限责任公司 衬底刻蚀方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133384A (ja) * 2002-08-14 2004-04-30 Sony Corp レジスト用剥離剤組成物及び半導体装置の製造方法
CN103125015A (zh) * 2010-07-12 2013-05-29 Spp科技股份有限公司 蚀刻方法
CN102431965A (zh) * 2011-12-15 2012-05-02 上海先进半导体制造股份有限公司 凸柱结构的制造方法
CN102931067A (zh) * 2012-10-30 2013-02-13 中国电子科技集团公司第五十五研究所 一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法
CN105676588A (zh) * 2014-11-18 2016-06-15 北京北方微电子基地设备工艺研究中心有限责任公司 衬底刻蚀方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530795A (zh) * 2020-08-21 2021-03-19 中国工程物理研究院电子工程研究所 基于小角度深刻蚀工艺的碳化硅功率器件终端及制作方法
CN116092922A (zh) * 2023-02-02 2023-05-09 江苏昕感科技有限责任公司 碳化硅晶圆沟槽刻蚀方法
CN116092922B (zh) * 2023-02-02 2024-01-23 江苏昕感科技有限责任公司 碳化硅晶圆沟槽刻蚀方法
CN116721915A (zh) * 2023-08-04 2023-09-08 无锡邑文电子科技有限公司 SiC刻蚀方法和设备
CN116721915B (zh) * 2023-08-04 2023-10-03 无锡邑文电子科技有限公司 SiC刻蚀方法和设备

Similar Documents

Publication Publication Date Title
CN110277315A (zh) 一种碳化硅浅沟槽刻蚀方法
KR101377866B1 (ko) 고 종횡비 피처들 및 연관된 구조체들을 형성하기 위한 선택적 식각 화학물들
TWI668530B (zh) 被處理體之處理方法
TWI661464B (zh) 被處理體之處理方法
US20030062335A1 (en) Process for smoothing a rough surface on a substrate by dry etching
JPH118223A (ja) （フッ化メチル又は二フッ化エチル）と四フッ化炭素と酸素の混合物を使用するシリコン又はシリコン酸化物と共存する窒化シリコンの選択的プラズマエッチング
TWI713109B (zh) 蝕刻方法（一）
TWI716378B (zh) 蝕刻方法
TW201236054A (en) Semiconductor device manufacturing method
CN108364867B (zh) 深硅刻蚀方法
JPH04233227A (ja) 半導体基板ウェファー上の層のドライエッチング方法
CN103715065B (zh) 一种平缓光滑侧壁形貌的SiC刻蚀方法
KR101981738B1 (ko) 기판 처리 방법 및 장치
CN107706108A (zh) 一种碳化硅器件结终端制作方法
CN104659165B (zh) 一种GaN基发光二极管芯片的制备方法
CN108682626A (zh) 一种含铝材料的icp刻蚀方法
JP5888674B2 (ja) エッチング装置およびエッチング方法およびクリーニング装置
US5268070A (en) Dry etching method
TWI495009B (zh) A Plasma Etching Method with Silicon Insulating Layer
JP2004006819A (ja) 半導体装置の製造方法
JP4123620B2 (ja) 配線形成法
TW201128702A (en) Method for plasma etching a silicon-containing insulating layer
CN104701242B (zh) 接触孔的刻蚀方法
JP3729869B2 (ja) 半導体装置の製造方法
CN103137463A (zh) 深沟槽刻蚀工艺针刺状缺陷的解决方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190924

RJ01 Rejection of invention patent application after publication