CN110211870A - 晶圆减薄方法 - Google Patents

晶圆减薄方法 Download PDF

Info

Publication number
CN110211870A
CN110211870A CN201910525837.0A CN201910525837A CN110211870A CN 110211870 A CN110211870 A CN 110211870A CN 201910525837 A CN201910525837 A CN 201910525837A CN 110211870 A CN110211870 A CN 110211870A
Authority
CN
China
Prior art keywords
wafer
thining method
power supply
top electrode
passed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910525837.0A
Other languages
English (en)
Other versions
CN110211870B (zh
Inventor
董子晗
林源为
袁仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201910525837.0A priority Critical patent/CN110211870B/zh
Publication of CN110211870A publication Critical patent/CN110211870A/zh
Application granted granted Critical
Publication of CN110211870B publication Critical patent/CN110211870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种晶圆减薄方法,其包括以下步骤:S1,向反应腔室内通入沉积气体,并开启上电极电源,以在晶圆的待减薄表面上沉积薄膜;S2,关闭上电极电源,并停止通入沉积气体,然后向反应腔室内通入刻蚀气体;S3,开启上电极电源和下电极电源,以刻蚀沉积有薄膜的晶圆,直至薄膜被耗尽,且晶圆被减薄的厚度达到预设厚度;S4,关闭上电极电源和下电极电源,并停止通入刻蚀气体,然后向反应腔室内通入沉积气体;S5,判断交替循环进行步骤S1至步骤S4的当前循环数是否等于总循环数,若是,则结束;若否,则使当前循环数加1,并返回步骤S1。本发明提供的晶圆减薄方法,用于提高厚度均匀性和表面粗糙度。

Description

晶圆减薄方法
技术领域
本发明涉及微电子技术领域,具体地,涉及一种晶圆减薄方法。
背景技术
晶圆是集成电路(IC)、微机电系统(MEMS)和先进封装(AP)等工业制造领域中的一种非常重要的原材料。对于从晶圆生产厂商直接购买的晶圆,其厚度和表面的状态一般不满足加工条件,尚需要经过减薄、抛光或者外延生长等工艺过程来调整晶圆厚度和表面粗糙度。对于减薄而言,对厚度均匀性和表面粗糙度进行控制是其中的难点,且晶圆尺寸越大难度越高。虽然物理研磨可以减薄较大厚度的晶圆,但是表面粗糙度较难控制;而目前公知技术所采用的等离子体刻蚀方法虽然可以得到较好的表面粗糙度,如图1所示,为现有的晶圆减薄方法的过程图。其中,A图为减薄前的晶圆;B图为等离子体中的离子刻蚀晶圆的过程图。C图为刻蚀后的晶圆。由于等离子体刻蚀既有起化学刻蚀作用的自由基成分也有起物理轰击作用的离子成分,因此,受其中物理轰击效应的影响,采用传统的等离子体法减薄晶圆,会造成晶圆表面粗糙度较大,且减薄的厚度均匀性也不理想。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种晶圆减薄方法,用于提高厚度均匀性和表面粗糙度。
为实现上述目的,本发明提供了一种晶圆减薄方法,包括以下步骤:
S1,向反应腔室内通入沉积气体,并开启上电极电源,以在晶圆的待减薄表面上沉积薄膜;
S2,关闭所述上电极电源,并停止通入所述沉积气体,然后向所述反应腔室内通入刻蚀气体;
S3,开启上电极电源和下电极电源,以刻蚀沉积有所述薄膜的晶圆,直至所述薄膜被耗尽,且所述晶圆被减薄的厚度达到预设厚度;
S4,关闭所述上电极电源和下电极电源,并停止通入所述刻蚀气体,然后向所述反应腔室内通入所述沉积气体;
S5,判断交替循环进行所述步骤S1至所述步骤S4的当前循环数是否等于总循环数,若是,则结束;若否,则使所述当前循环数加1,并返回所述步骤S1。
可选的,所述沉积气体包括三氯化硼气体、氧气和碳氟类气体中的至少一种。
可选的,所述碳氟类气体包括八氟环丁烷、四氟化碳或者三氟甲烷。
可选的,所述刻蚀气体包括六氟化硫气体和氧气中的至少一种,或者氯气。
可选的,在所述步骤S1中,通过调节工艺时间和/或所述上电极电源的输出功率,来调节所述薄膜的厚度。
可选的,在所述步骤S3中,通过调节工艺时间和/或所述上电极电源的输出功率,来调节所述晶圆被减薄的厚度。
可选的,所述步骤S1的工艺时间的取值范围在1s-2s。
可选的,所述步骤S2的工艺时间的取值范围在0.4s-2s。
可选的,所述步骤S4的工艺时间的取值范围在0.4s-2s。
可选的,所述晶圆减薄方法应用于12寸晶圆的整体减薄。
本发明的有益效果:
本发明所提供的晶圆减薄方法,其利用等离子体刻蚀的特性,即,起物理轰击作用的离子寿命比起化学作用的自由基寿命短,从而刻蚀后期主要进行化学刻蚀,通过增加沉积步骤S1,在晶圆表面沉积一层厚度合适的薄膜,用于在进行刻蚀步骤S3时耐受刻蚀初期较强的离子物理轰击,加强了对晶圆表面的保护;而在刻蚀后期,虽然薄膜被耗尽,但是由于此时主要进行化学刻蚀,化学刻蚀具有良好的各向同性刻蚀,这使得晶圆被减薄后仍然具有较好的表面粗糙度和厚度均匀性,而且不会受到减薄厚度大小的制约,从而可以使减薄厚度、表面粗糙度和厚度均匀性均达到工艺要求。此外,在步骤S1与步骤S3之间,及步骤S3返回步骤S1之间,还增加了气体交换步骤S2和步骤S4,用于稳定腔室气体氛围,降低颗粒的产生。
附图说明
图1为现有的晶圆减薄方法的过程图;
图2为本发明提供的晶圆减薄方法的流程框图;
图3为本发明提供的晶圆减薄方法的过程图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图对本发明提供的晶圆减薄方法进行详细描述。
请参阅图2和图3,本发明提供的晶圆减薄方法,其包括以下步骤:
S1,向反应腔室内通入沉积气体,并开启上电极电源,以在晶圆的待减薄表面上沉积薄膜;
S2,关闭上电极电源,并停止通入沉积气体,然后向反应腔室内通入刻蚀气体;
S3,开启上电极电源和下电极电源,以刻蚀沉积有薄膜的晶圆,直至薄膜被耗尽,且晶圆被减薄的厚度达到预设厚度;
S4,关闭上电极电源和下电极电源,并停止通入刻蚀气体,然后向反应腔室内通入沉积气体;
S5,判断交替循环进行步骤S1至步骤S4的当前循环数是否等于总循环数,若是,则结束;若否,则使当前循环数加1,并返回步骤S1。
本发明提供的晶圆减薄方法,其采用等离子体刻蚀方法对晶圆进行减薄,在该等离子体刻蚀方法中,由于等离子体刻蚀既有起化学刻蚀作用的自由基成分也有起物理轰击作用的离子成分,而且起物理轰击作用的离子寿命比起化学作用的自由基寿命短,因此,在离子消失之前的刻蚀初期,晶圆会同时受到物理轰击和化学刻蚀,而在离子消失之后的刻蚀后期,此时晶圆主要受到化学刻蚀。主要是物理轰击作用主要对表面粗糙度和厚度均匀性产生不良影响,而化学刻蚀具有良好的各向同性刻蚀。
基于上述原理,本发明提供的晶圆减薄方法,通过增加沉积步骤S1,在晶圆表面沉积一层厚度合适的薄膜,用于在进行刻蚀步骤S3时耐受刻蚀初期较强的离子物理轰击,加强了对晶圆表面的保护;而在刻蚀后期,虽然薄膜被耗尽,但是由于此时主要进行化学刻蚀,化学刻蚀具有良好的各向同性刻蚀,这使得晶圆被减薄后仍然具有较好的表面粗糙度和厚度均匀性,而且不会受到减薄厚度大小的制约,从而可以使减薄厚度、表面粗糙度和厚度均匀性均达到工艺要求。
如图3所示,图D1示出了待减薄的晶圆1。图D2为进行沉积步骤S1的过程;图D3为完成步骤S1之后在晶圆的待减薄表面上沉积有合适厚度的薄膜2。图D4为进行步骤S3时,在刻蚀初期,起物理轰击作用的离子3对薄膜2进行刻蚀,而不会直接作用到晶圆1;而在刻蚀后期,离子3消失,此时主要是起化学作用的自由基刻蚀晶圆1,图D5示出了在完成步骤S3之后的晶圆,薄膜2被耗尽,且晶圆1被减薄的厚度达到预设厚度。
在实际应用中,可以根据需要减薄的晶圆材料,选取相应的沉积气体(又称沉积物前驱体)和刻蚀气体。可选的,沉积气体包括三氯化硼气体、氧气和碳氟类气体中的至少一种。其中,三氯化硼气体适用于多种晶圆材料,如硅、锗、钨和氮化镓等的晶圆材料;氧气适用于硅、氧化硅等的晶圆材料;碳氟类气体适用于硅、氧化硅、石墨烯或者金刚石等的晶圆材料;该碳氟类气体包括八氟环丁烷、四氟化碳或者三氟甲烷等等。
可选的,刻蚀气体包括六氟化硫气体和氧气中的至少一种,或者氯气,其中,六氟化硫气体适用于硅等的晶圆材料;氧气适用于石墨烯或者金刚石等晶圆材料;氯气适用于氮化镓等的晶圆材料。
在步骤S1中,通过调节工艺时间和/或上电极电源的输出功率,来调节薄膜的厚度。具体地,工艺时间越长,则薄膜厚度越大;反之,工艺时间越短,则薄膜厚度越小;上电极电源的输出功率越大,则薄膜厚度越大;反之,上电极电源的输出功率越小,则薄膜厚度越小。在实际应用中,薄膜厚度的设定只要满足在完成步骤S3后晶圆被减薄的厚度达到预设厚度即可。
在步骤S3中,通过调节工艺时间和/或上电极电源的输出功率,来调节晶圆被减薄的厚度。具体地,工艺时间越长,则晶圆被减薄的厚度越大;反之,工艺时间越短,则晶圆被减薄的厚度越小;上电极电源的输出功率越大,则薄膜厚度越大;反之,上电极电源的输出功率越小,则薄膜厚度越小。在实际应用中,步骤S3的工艺时间应略长于步骤S1的工艺时间。这样,很容易实现晶圆被减薄的厚度达到预设厚度。
优选的,步骤S1或者步骤S3采用的工艺时间的取值范围在1s-2s。
为了保证晶圆被减薄后仍然具有较好的表面粗糙度和厚度均匀性,本发明提供的晶圆减薄方法对颗粒的要求较高,为此,在步骤S1与步骤S3之间,及步骤S3返回步骤S1之间,还增加了气体交换步骤S2和步骤S4,用于稳定腔室气体氛围,降低颗粒的产生,从而可以满足工艺对颗粒的要求。
可选的,步骤S2的工艺时间的取值范围在0.4s-2s。步骤S4的工艺时间的取值范围在0.4s-2s。在该范围内,可以很好的达到稳定腔室气体氛围,降低颗粒的产生的效果。
另外,本发明提供的晶圆减薄方法,其交替循环进行步骤S1至步骤S4,以使晶圆被减薄的厚度累积达到总的目标减薄厚度。在实际应用中,可以根据具体需要自由设定步骤S1至步骤S4的总循环数。
在实际应用中,本发明提供的晶圆减薄方法,可以应用于大尺寸(例如12寸)的晶圆的整体减薄,同时可以保证其表面粗糙度和厚度均匀性。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种晶圆减薄方法,其特征在于,包括以下步骤:
S1,向反应腔室内通入沉积气体,并开启上电极电源,以在晶圆的待减薄表面上沉积薄膜;
S2,关闭所述上电极电源,并停止通入所述沉积气体,然后向所述反应腔室内通入刻蚀气体;
S3,开启上电极电源和下电极电源,以刻蚀沉积有所述薄膜的晶圆,直至所述薄膜被耗尽,且所述晶圆被减薄的厚度达到预设厚度;
S4,关闭所述上电极电源和下电极电源,并停止通入所述刻蚀气体,然后向所述反应腔室内通入所述沉积气体;
S5,判断交替循环进行所述步骤S1至所述步骤S4的当前循环数是否等于总循环数,若是,则结束;若否,则使所述当前循环数加1,并返回所述步骤S1。
2.根据权利要求1所述的晶圆减薄方法,其特征在于,所述沉积气体包括三氯化硼气体、氧气和碳氟类气体中的至少一种。
3.根据权利要求2所述的晶圆减薄方法,其特征在于,所述碳氟类气体包括八氟环丁烷、四氟化碳或者三氟甲烷。
4.根据权利要求1所述的晶圆减薄方法,其特征在于,所述刻蚀气体包括六氟化硫气体和氧气中的至少一种,或者氯气。
5.根据权利要求1所述的晶圆减薄方法,其特征在于,在所述步骤S1中,通过调节工艺时间和/或所述上电极电源的输出功率,来调节所述薄膜的厚度。
6.根据权利要求1所述的晶圆减薄方法,其特征在于,在所述步骤S3中,通过调节工艺时间和/或所述上电极电源的输出功率,来调节所述晶圆被减薄的厚度。
7.根据权利要求1所述的晶圆减薄方法,其特征在于,所述步骤S1的工艺时间的取值范围在1s-2s。
8.根据权利要求1所述的晶圆减薄方法,其特征在于,所述步骤S2的工艺时间的取值范围在0.4s-2s。
9.根据权利要求1所述的晶圆减薄方法,其特征在于,所述步骤S4的工艺时间的取值范围在0.4s-2s。
10.根据权利要求1所述的晶圆减薄方法,其特征在于,所述晶圆减薄方法应用于12寸晶圆的整体减薄。
CN201910525837.0A 2019-06-18 2019-06-18 晶圆减薄方法 Active CN110211870B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910525837.0A CN110211870B (zh) 2019-06-18 2019-06-18 晶圆减薄方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910525837.0A CN110211870B (zh) 2019-06-18 2019-06-18 晶圆减薄方法

Publications (2)

Publication Number Publication Date
CN110211870A true CN110211870A (zh) 2019-09-06
CN110211870B CN110211870B (zh) 2021-08-13

Family

ID=67793239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910525837.0A Active CN110211870B (zh) 2019-06-18 2019-06-18 晶圆减薄方法

Country Status (1)

Country Link
CN (1) CN110211870B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111968912A (zh) * 2020-08-24 2020-11-20 北京北方华创微电子装备有限公司 一种聚酰亚胺刻蚀方法
CN112466757A (zh) * 2020-11-24 2021-03-09 北京北方华创微电子装备有限公司 薄膜沉积方法及基片
CN113690145A (zh) * 2021-09-29 2021-11-23 南京理工大学 一种二维Bi2O2Se薄膜厚度的调控方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105413A (ja) * 1988-10-14 1990-04-18 Hitachi Ltd プラズマエッチング処理方法
JP2001308060A (ja) * 2000-04-18 2001-11-02 Nec Corp ウェハ表面周辺部のエッチング方法
WO2005098917A2 (en) * 2004-03-26 2005-10-20 Lam Research Corporation Methods of processing a substrate with minimal scalloping
US20060292877A1 (en) * 2005-06-28 2006-12-28 Lake Rickie C Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
TW201103087A (en) * 2009-07-01 2011-01-16 Sumitomo Precision Prod Co Method for manufacturing silicon structure, apparatus for manufacturing the same, and program for manufacturing the same
US8133349B1 (en) * 2010-11-03 2012-03-13 Lam Research Corporation Rapid and uniform gas switching for a plasma etch process
CN102420167A (zh) * 2011-12-05 2012-04-18 中国科学院微电子研究所 一种绝缘体上锗衬底的减薄方法
CN103117203A (zh) * 2013-03-08 2013-05-22 中微半导体设备(上海)有限公司 一种等离子体刻蚀工艺的处理装置及方法
CN105679700A (zh) * 2014-11-21 2016-06-15 北京北方微电子基地设备工艺研究中心有限责任公司 硅深孔刻蚀方法
CN106158580A (zh) * 2015-03-25 2016-11-23 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
CN107689326A (zh) * 2016-08-05 2018-02-13 上海新昇半导体科技有限公司 一种晶圆减薄方法及装置
CN108133888A (zh) * 2016-12-01 2018-06-08 北京北方华创微电子装备有限公司 一种深硅刻蚀方法
CN108231621A (zh) * 2016-12-15 2018-06-29 中微半导体设备(上海)有限公司 一种等离子体刻蚀工艺的处理装置及方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105413A (ja) * 1988-10-14 1990-04-18 Hitachi Ltd プラズマエッチング処理方法
JP2001308060A (ja) * 2000-04-18 2001-11-02 Nec Corp ウェハ表面周辺部のエッチング方法
WO2005098917A2 (en) * 2004-03-26 2005-10-20 Lam Research Corporation Methods of processing a substrate with minimal scalloping
US20060292877A1 (en) * 2005-06-28 2006-12-28 Lake Rickie C Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
TW201103087A (en) * 2009-07-01 2011-01-16 Sumitomo Precision Prod Co Method for manufacturing silicon structure, apparatus for manufacturing the same, and program for manufacturing the same
US8133349B1 (en) * 2010-11-03 2012-03-13 Lam Research Corporation Rapid and uniform gas switching for a plasma etch process
CN102420167A (zh) * 2011-12-05 2012-04-18 中国科学院微电子研究所 一种绝缘体上锗衬底的减薄方法
CN103117203A (zh) * 2013-03-08 2013-05-22 中微半导体设备(上海)有限公司 一种等离子体刻蚀工艺的处理装置及方法
CN105679700A (zh) * 2014-11-21 2016-06-15 北京北方微电子基地设备工艺研究中心有限责任公司 硅深孔刻蚀方法
CN106158580A (zh) * 2015-03-25 2016-11-23 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
CN107689326A (zh) * 2016-08-05 2018-02-13 上海新昇半导体科技有限公司 一种晶圆减薄方法及装置
CN108133888A (zh) * 2016-12-01 2018-06-08 北京北方华创微电子装备有限公司 一种深硅刻蚀方法
CN108231621A (zh) * 2016-12-15 2018-06-29 中微半导体设备(上海)有限公司 一种等离子体刻蚀工艺的处理装置及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"2014年中国大陆13种主要半导体设备进口43.66亿美元 ", 《电子工业专用设备》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111968912A (zh) * 2020-08-24 2020-11-20 北京北方华创微电子装备有限公司 一种聚酰亚胺刻蚀方法
CN112466757A (zh) * 2020-11-24 2021-03-09 北京北方华创微电子装备有限公司 薄膜沉积方法及基片
CN113690145A (zh) * 2021-09-29 2021-11-23 南京理工大学 一种二维Bi2O2Se薄膜厚度的调控方法

Also Published As

Publication number Publication date
CN110211870B (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
TWI728046B (zh) 原子層蝕刻三維結構:水平與垂直表面上之Si、SiGe及Ge平坦度
CN107045977B (zh) 连续等离子体中的原子层蚀刻
JP6071514B2 (ja) 静電チャックの改質方法及びプラズマ処理装置
Wu et al. High aspect ratio silicon etch: A review
CN110211870A (zh) 晶圆减薄方法
CN102187437B (zh) 使用化学气相沉积钝化的硅蚀刻
TWI496210B (zh) A plasma etch method and a plasma etch apparatus and a memory medium
US9318341B2 (en) Methods for etching a substrate
TWI416609B (zh) 電漿處理系統之用於將遮罩底切及凹口減至最少的方法
TWI716378B (zh) 蝕刻方法
US11462412B2 (en) Etching method
CN105448634B (zh) 一种腔室环境的控制方法
TWI612579B (zh) 高深寬比的淺溝槽隔離蝕刻方法
JP2007531280A (ja) 最少スカラップ基板の処理方法
TW201037765A (en) Dry etching method
KR20240104224A (ko) TCP 에칭 챔버에서 통합된 ALP (Atomic Layer Passivation : 원자 층 패시베이션) 및 인-시츄 에칭-ALP 방법
CN110783187A (zh) 等离子体处理方法和等离子体处理装置
JP2009200182A (ja) 付着物除去方法及び基板処理方法
TWI780413B (zh) 矽介質材料蝕刻方法
CN108573867A (zh) 硅深孔刻蚀方法
JP2022535212A (ja) 化合物材料を乾式エッチングするための方法
TWI514470B (zh) Deep silicon etching method
TW202011481A (zh) 電漿處理方法及電漿處理裝置
CN112420508A (zh) 蚀刻方法及基板处理装置
JP2003151960A (ja) トレンチエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant