CN106158580A - 晶圆减薄方法 - Google Patents

晶圆减薄方法 Download PDF

Info

Publication number
CN106158580A
CN106158580A CN201510134221.2A CN201510134221A CN106158580A CN 106158580 A CN106158580 A CN 106158580A CN 201510134221 A CN201510134221 A CN 201510134221A CN 106158580 A CN106158580 A CN 106158580A
Authority
CN
China
Prior art keywords
device wafers
described device
protective layer
wafer
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510134221.2A
Other languages
English (en)
Other versions
CN106158580B (zh
Inventor
王娉婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510134221.2A priority Critical patent/CN106158580B/zh
Publication of CN106158580A publication Critical patent/CN106158580A/zh
Application granted granted Critical
Publication of CN106158580B publication Critical patent/CN106158580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明揭示了一种晶圆减薄方法,包括:提供一器件晶圆,所述器件晶圆包括一正面以及与所述正面相对的背面;对所述器件晶圆执行第一晶边磨削工艺,磨削所述器件晶圆的晶边,以在所述器件晶圆的晶边形成一侧壁,所述侧壁至少与所述器件晶圆的正面相接;在所述器件晶圆的侧壁形成一保护层;将所述器件晶圆与一承载晶圆贴合,其中所述器件晶圆的正面面向所述承载晶圆;对所述器件晶圆的背面和所述器件晶圆的侧壁上的保护层执行减薄工艺;以及进行第二晶边磨削工艺,去除所述器件晶圆的侧壁上的保护层。采用本发明的制造方法,可以减少或避免减薄晶圆时形成的剥落、硅损伤等缺陷。

Description

晶圆减薄方法
技术领域
本发明涉及半导体制造技术领域,特别是涉及一种晶圆减薄方法。
背景技术
在半导体制造领域中,当在器件晶圆的正面制备好器件结构后,需要对器件晶圆的背面进行减薄,由于减薄的晶圆可以有利于封装、有效传输光线等,所以,晶圆减薄工艺成为半导体制造领域例如集成电路领域中的一道重要的工序。
在现有技术中,通常的晶圆减薄的方法包括:
首先,对器件晶圆执行晶边磨削工艺,磨削所述器件晶圆的晶边,以在所述器件晶圆的晶边形成一侧壁;
接着,将所述器件晶圆与一承载晶圆贴合,其中所述器件晶圆的正面面向所述承载晶圆;
再接着,对所述器件晶圆的背面执行减薄工艺,以减薄所述器件晶圆背面基底材料(一般为单晶硅),一般的,减薄工艺中会用到湿法刻蚀工艺。
然而,在进行减薄前的器件晶圆的正面已经制备好器件结构,其中包括互连层中的金属结构,在进行晶边磨削工艺之后,器件晶圆的晶边上的金属结构会暴露出来。在之后对所述器件晶圆的背面执行减薄工艺的过程中,湿法刻蚀液会腐蚀器件晶圆的晶边上的金属结构,而湿法刻蚀液对金属结构的刻蚀速率大于所述器件晶圆背面基底材料的刻蚀速率,从而缺陷,影响后续工艺的进行。
为了减少上述缺陷,现有技术中在湿法刻蚀工艺之后进行一道研磨工艺,但是,该研磨工艺仅仅会改善晶圆表面的光滑度,并不会减少或避免减薄晶圆时形成的剥落(peeling)、硅损伤(Si damage)等缺陷。
发明内容
本发明的目的在于,提供一种晶圆减薄方法,能够减少或避免在晶圆减薄时形成的缺陷。
为解决上述技术问题,本发明提供一种晶圆减薄方法,包括:
提供一器件晶圆,所述器件晶圆包括一正面以及与所述正面相对的背面;
对所述器件晶圆执行第一晶边磨削工艺,磨削所述器件晶圆的晶边,以在所述器件晶圆的晶边形成一侧壁,所述侧壁至少与所述器件晶圆的正面相接;
在所述器件晶圆的侧壁形成一保护层;
将所述器件晶圆与一承载晶圆贴合,其中所述器件晶圆的正面面向所述承载晶圆;
对所述器件晶圆的背面和所述器件晶圆的侧壁上的保护层执行减薄工艺;以及
进行第二晶边磨削工艺,去除所述器件晶圆的侧壁上的保护层。
进一步的,所述保护层还形成于所述器件晶圆的正面。
进一步的,所述器件晶圆的正面上的保护层位于所述器件晶圆和承载晶圆之间。
进一步的,采用一次沉积的工艺制备所述保护层;或,采用多次沉积、研磨相循环的工艺制备所述保护层。
进一步的,所述的晶圆减薄方法还包括:所述器件晶圆和承载晶圆之间形成一覆盖层。
进一步的,所述第一晶边磨削工艺的磨削宽度为1mm~5mm,磨削深度为50μm~300μm。
进一步的,所述保护层的材料为氧化物。
进一步的,所述保护层的厚度为2μm~100μm。
进一步的,对所述器件晶圆的背面和所述器件晶圆的侧壁上的保护层执行减薄工艺包括:
对所述器件晶圆的背面和所述器件晶圆的侧壁上的保护层执行研磨工艺;
对所述器件晶圆的背面和所述器件晶圆的侧壁上的保护层执行湿法刻蚀工艺。
进一步的,所述第二晶边磨削工艺的磨削宽度为1mm~10mm,磨削深度为50μm~300μm。
与现有技术相比,本发明提供的晶圆减薄方法具有以下优点:
在本发明提供的晶圆减薄方法中,先对所述器件晶圆执行第一晶边磨削工艺,以在所述器件晶圆的晶边形成一侧壁,之后在所述器件晶圆的侧壁形成一保护层,在对所述器件晶圆的背面执行减薄工艺的过程中,所述保护层可以保护所述器件晶圆的晶边上的金属结构不被损伤,从而减少或避免减薄晶圆时形成的剥落(peeling)、硅损伤(Si damage)等缺陷。
附图说明
图1为本发明中晶圆减薄方法的流程图;
图2-图7为本发明第一实施例的晶圆减薄方法的在制备过程中的晶圆的剖面结构示意图;
图8-图11为本发明第二实施例的晶圆减薄方法的在制备过程中的晶圆的剖面结构示意图。
具体实施方式
下面将结合示意图对本发明的晶圆减薄方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供一种晶圆减薄方法,如图1所示,包括:
步骤S11:提供一器件晶圆,所述器件晶圆包括一正面以及与所述正面相对的背面;
步骤S12:对所述器件晶圆执行第一晶边磨削工艺,磨削所述器件晶圆的晶边,以在所述器件晶圆的晶边形成一侧壁,所述侧壁至少与所述器件晶圆的正面相接;
步骤S13:在所述器件晶圆的侧壁形成一保护层;
步骤S14:将所述器件晶圆与一承载晶圆贴合,其中所述器件晶圆的正面面向所述承载晶圆;
步骤S15:对所述器件晶圆的背面和所述器件晶圆的侧壁上的保护层执行减薄工艺;以及
步骤S16:进行第二晶边磨削工艺,去除所述器件晶圆的侧壁上的保护层。
其中,在步骤S12中,在所述器件晶圆的晶边形成一侧壁,在步骤S13中,在所述器件晶圆的侧壁形成一保护层,在步骤S15中,所述保护层可以保护所述器件晶圆的晶边上的金属结构不被损伤,从而减少或避免减器件薄晶圆时形成的剥落(peeling)、硅损伤(Si damage)等缺陷。
以下列举所述晶圆减薄方法的几个实施例,以清楚说明本发明的内容,应当明确的是,本发明的内容并不限制于以下实施例,其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
第一实施例
请参阅图2-图7具体说明本发明的晶圆减薄方法,图2-图7为本发明第一实施例的晶圆减薄方法的在制备过程中的晶圆的剖面结构示意图。
首先,如图2所示,进行步骤S11,提供一器件晶圆100,所述器件晶圆100包括一正面101以及与所述正面101相对的背面102。所述正面101制备有器件结构,例如有源区、栅极结构、互连结构等等。所述背面102具有基底材料,例如单晶硅等半导体材料。
然后进行步骤S12,如图3所示,对所述器件晶圆100执行第一晶边磨削工艺,磨削所述器件晶圆100的晶边(edge),以在所述器件晶圆100的晶边形成一侧壁103,所述侧壁103至少与所述器件晶圆100的正面101相接。在图3中,所述侧壁103仅仅与所述器件晶圆100的正面101相接,不与所述器件晶圆100的背面102相接,即所述第一晶边磨削工艺仅磨削所述器件晶圆100靠近正面101的部分晶边。较佳的,所述第一晶边磨削工艺的磨削宽度K1为1mm~5mm,磨削深度H1为50μm~300μm。其中,可以采用磨轮执行第一晶边磨削工艺。
在本发明的其它实施例中,所述侧壁103可以即与所述器件晶圆100的正面101相接,又与所述器件晶圆100的背面102相接,即所述第一晶边磨削工艺仅磨削所述器件晶圆100整个晶边,所述侧壁103形成于所述器件晶圆100整个晶边,亦在本发明的思想范围之内,此为本领域的技术人员可以理解的,在此不作赘述。
其中,在步骤S12中,在所述器件晶圆100的晶边形成所述侧壁103,位于所述侧壁103处的互连结构(一般为金属结构,例如金属互连线等)会暴露出来。
随后进行步骤S13,如图4所示,在所述器件晶圆100的侧壁103形成一保护层120,在本实施例中,所述保护层120还形成于所述器件晶圆100的正面101,以保护所述器件晶圆100的正面101。较佳的,所述保护层120的材料为氧化物,例如氧化硅或碳氧化硅等等,可以很好的保护所述侧壁103处的互连结构,并且容易在步骤S16中被去除。此外,所述保护层120的材料还可以为氮化物等材料,亦可以很好的保护所述侧壁103处的互连结构,并且容易在步骤S16中被去除。优选的,所述保护层120的厚度为2μm~100μm,例如。5μm、10μm、50μm、80μm等等。其中,可以采用一次沉积的工艺制备所述保护层120;或,采用多次沉积-研磨-沉积-研磨相循环的工艺制备所述保护层120,以形成品质更好的所述保护层120。
之后进行步骤S14,如图5所示,将所述器件晶圆100与一承载晶圆130贴合,其中所述器件晶圆100的正面101面向所述承载晶圆130,在本实施例中,其中所述器件晶圆100的正面101上的保护层120位于所述器件晶圆100和承载晶圆130之间。
接着进行步骤S15,如图6所示,对所述器件晶圆100的背面102和所述器件晶圆100的侧壁103上的保护层120执行减薄工艺,将所述器件晶圆100的厚度减薄至一预定厚度。较佳的,所述步骤S15包括步骤S151和步骤S152两个子步骤:
子步骤S151,对所述器件晶圆100的背面102和所述器件晶圆100的侧壁103上的保护层120执行研磨工艺,大致将所述器件晶圆100的厚度减薄至所述预定厚度,例如将所述器件晶圆100的厚度减薄至比所述预定厚度大
子步骤S152,对所述器件晶圆100的背面102和所述器件晶圆100的侧壁103上的保护层120执行湿法刻蚀工艺,将所述器件晶圆100的厚度减薄至一预定厚度。
在步骤S15中,所述保护层120可以保护所述器件晶圆100的晶边上被暴露出的金属结构不被损伤,从而减少或避免减器件薄晶圆时形成的剥落(peeling)、硅损伤(Si damage)等缺陷。
最后进行步骤S16,如图7所示,进行第二晶边磨削工艺,去除所述器件晶圆100的侧壁103上的保护层120,露出所述器件晶圆100的侧壁103。较佳的,所述第二晶边磨削工艺的磨削宽度K2为1mm~10mm,磨削深度H2为50μm~300μm。其中,可以采用磨轮执行第二晶边磨削工艺。在所述步骤S16中,在磨削的过程中,还可能会去除区分所述侧壁103和承载晶圆130,使得所述侧壁103进一步向所述器件晶圆100的中心(center)缩进。
由于露出来的所述器件晶圆100的侧壁103在湿法刻蚀工艺中未接触湿法刻蚀液,所以,可以减少或避免减薄晶圆时形成的剥落(peeling)、硅损伤(Sidamage)等缺陷。
第二实施例
请参阅图8-图11,其中,图8-图11为本发明第二实施例的晶圆减薄方法的在制备过程中的晶圆的剖面结构示意图。在图8-图11中,参考标号表示与图2-图7相同的表述与第一实施方式相同的结构。所述第二实施例的方法与所述第一实施例的方法基本相同,其区别在于:在步骤S13中,如图8所示,所述保护层220未覆盖所述器件晶圆100的正面101,在所述器件晶圆100的正面101形成一覆盖层221,以保护所述器件晶圆100的正面101。较佳的,所述保护层120的材料为氧化物,例如氧化硅或碳氧化硅等等,可以很好的保护所述侧壁103处的互连结构,并且容易在步骤S16中被去除。此外,所述保护层120的材料还可以为氮化物等材料,亦可以很好的保护所述侧壁103处的互连结构,并且容易在步骤S16中被去除。所述覆盖层221的材料可以为氧化物等等。
之后进行步骤S14,如图9所示,将所述器件晶圆100与所述承载晶圆130贴合,在本实施例中,其中所述覆盖层120位于所述器件晶圆100和承载晶圆130之间。
接着进行步骤S15,如图10所示,对所述器件晶圆100的背面102和所述器件晶圆100的侧壁103上的保护层220执行减薄工艺,将所述器件晶圆100的厚度减薄至一预定厚度。
在步骤S15中,所述保护层220可以保护所述器件晶圆100的晶边上被暴露出的金属结构不被损伤,从而减少或避免减器件薄晶圆时形成的剥落(peeling)、硅损伤(Si damage)等缺陷。
最后进行步骤S16,如图11所示,进行第二晶边磨削工艺,去除所述器件晶圆100的侧壁103上的保护层220,露出所述器件晶圆100的侧壁103。由于露出来的所述器件晶圆100的侧壁103在湿法刻蚀工艺中未接触湿法刻蚀液,所以,可以减少或避免减薄晶圆时形成的剥落(peeling)、硅损伤(Si damage)等缺陷。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种晶圆减薄方法,包括:
提供一器件晶圆,所述器件晶圆包括一正面以及与所述正面相对的背面;
对所述器件晶圆执行第一晶边磨削工艺,磨削所述器件晶圆的晶边,以在所述器件晶圆的晶边形成一侧壁,所述侧壁至少与所述器件晶圆的正面相接;
在所述器件晶圆的侧壁形成一保护层;
将所述器件晶圆与一承载晶圆贴合,其中所述器件晶圆的正面面向所述承载晶圆;
对所述器件晶圆的背面和所述器件晶圆的侧壁上的保护层执行减薄工艺;以及
进行第二晶边磨削工艺,去除所述器件晶圆的侧壁上的保护层。
2.如权利要求1所述的晶圆减薄方法,其特征在于,所述保护层还形成于所述器件晶圆的正面。
3.如权利要求2所述的晶圆减薄方法,其特征在于,采用一次沉积的工艺制备所述保护层;或,采用多次沉积、研磨相循环的工艺制备所述保护层。
4.如权利要求2所述的晶圆减薄方法,其特征在于,所述器件晶圆的正面上的保护层位于所述器件晶圆和承载晶圆之间。
5.如权利要求1所述的晶圆减薄方法,其特征在于,所述的晶圆减薄方法还包括:所述器件晶圆和承载晶圆之间形成一覆盖层。
6.如权利要求1至5中任意一项所述的晶圆减薄方法,其特征在于,所述第一晶边磨削工艺的磨削宽度为1mm~5mm,磨削深度为50μm~300μm。
7.如权利要求1至5中任意一项所述的晶圆减薄方法,其特征在于,所述保护层的材料为氧化物。
8.如权利要求1至5中任意一项所述的晶圆减薄方法,其特征在于,所述保护层的厚度为2μm~100μm。
9.如权利要求1至5中任意一项所述的晶圆减薄方法,其特征在于,对所述器件晶圆的背面和所述器件晶圆的侧壁上的保护层执行减薄工艺包括:
对所述器件晶圆的背面和所述器件晶圆的侧壁上的保护层执行研磨工艺;
对所述器件晶圆的背面和所述器件晶圆的侧壁上的保护层执行湿法刻蚀工艺。
10.如权利要求1至5中任意一项所述的晶圆减薄方法,其特征在于,所述第二晶边磨削工艺的磨削宽度为1mm~10mm,磨削深度为50μm~300μm。
CN201510134221.2A 2015-03-25 2015-03-25 晶圆减薄方法 Active CN106158580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510134221.2A CN106158580B (zh) 2015-03-25 2015-03-25 晶圆减薄方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510134221.2A CN106158580B (zh) 2015-03-25 2015-03-25 晶圆减薄方法

Publications (2)

Publication Number Publication Date
CN106158580A true CN106158580A (zh) 2016-11-23
CN106158580B CN106158580B (zh) 2020-02-07

Family

ID=57339893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510134221.2A Active CN106158580B (zh) 2015-03-25 2015-03-25 晶圆减薄方法

Country Status (1)

Country Link
CN (1) CN106158580B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899272A (zh) * 2018-07-06 2018-11-27 德淮半导体有限公司 用于制造半导体装置的方法
CN109950267A (zh) * 2019-03-26 2019-06-28 德淮半导体有限公司 图像传感器的制作方法
CN110211870A (zh) * 2019-06-18 2019-09-06 北京北方华创微电子装备有限公司 晶圆减薄方法
CN110394910A (zh) * 2019-07-23 2019-11-01 芯盟科技有限公司 晶圆减薄方法
CN111276542A (zh) * 2020-02-17 2020-06-12 中芯集成电路制造(绍兴)有限公司 沟槽型mos器件及其制造方法
WO2022057013A1 (zh) * 2020-09-16 2022-03-24 武汉新芯集成电路制造有限公司 晶圆键合方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144274A (ja) * 1999-11-17 2001-05-25 Denso Corp 半導体基板の製造方法
US20090020854A1 (en) * 2007-07-20 2009-01-22 Tao Feng Process of forming ultra thin wafers having an edge support ring
CN102832223A (zh) * 2012-09-06 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法
CN103094090A (zh) * 2013-01-14 2013-05-08 陆伟 一种使晶圆背部平坦的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144274A (ja) * 1999-11-17 2001-05-25 Denso Corp 半導体基板の製造方法
US20090020854A1 (en) * 2007-07-20 2009-01-22 Tao Feng Process of forming ultra thin wafers having an edge support ring
CN102832223A (zh) * 2012-09-06 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法
CN103094090A (zh) * 2013-01-14 2013-05-08 陆伟 一种使晶圆背部平坦的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899272A (zh) * 2018-07-06 2018-11-27 德淮半导体有限公司 用于制造半导体装置的方法
CN109950267A (zh) * 2019-03-26 2019-06-28 德淮半导体有限公司 图像传感器的制作方法
CN110211870A (zh) * 2019-06-18 2019-09-06 北京北方华创微电子装备有限公司 晶圆减薄方法
CN110394910A (zh) * 2019-07-23 2019-11-01 芯盟科技有限公司 晶圆减薄方法
CN111276542A (zh) * 2020-02-17 2020-06-12 中芯集成电路制造(绍兴)有限公司 沟槽型mos器件及其制造方法
CN111276542B (zh) * 2020-02-17 2022-08-09 绍兴中芯集成电路制造股份有限公司 沟槽型mos器件及其制造方法
WO2022057013A1 (zh) * 2020-09-16 2022-03-24 武汉新芯集成电路制造有限公司 晶圆键合方法

Also Published As

Publication number Publication date
CN106158580B (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
CN106158580A (zh) 晶圆减薄方法
US7460704B2 (en) Device for stabilizing a workpiece during processing
US8048775B2 (en) Process of forming ultra thin wafers having an edge support ring
TWI640036B (zh) 晶圓之加工方法
US10777444B2 (en) Wafer arrangement and method for processing a wafer
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US20180076088A1 (en) Method of processing wafer
SG173261A1 (en) Annealing process for annealing a structure
CN105334086A (zh) Tem样品的制备方法及tem样品
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
US7323397B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
TWI242242B (en) Apparatus and method for fabricating semiconductor devices
Sumita et al. Fabrication of thin body InAs-on-insulator structures by Smart Cut method with H+ implantation at room temperature
TW201643953A (zh) 雙層移轉之機械分離方法
CN109461647A (zh) 半导体装置的制造方法
TW202109734A (zh) 半導體吸座
US10043701B2 (en) Substrate removal from a carrier
CN111128879A (zh) 晶圆及其切割方法
JP2017054940A (ja) 半導体装置の製造方法
US7098047B2 (en) Wafer reuse techniques
CN108122838A (zh) 半导体器件制备工艺
CN105097677B (zh) 一种半导体器件及其制作方法、电子装置
CN107481918B (zh) 芯片的制备方法及刻蚀方法
JP2007095909A (ja) 特殊形状の結晶方位識別部が形成されたウェーハ
Harris et al. Yield implications of wafer edge engineering

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant