CN111276542B - 沟槽型mos器件及其制造方法 - Google Patents

沟槽型mos器件及其制造方法 Download PDF

Info

Publication number
CN111276542B
CN111276542B CN202010096649.3A CN202010096649A CN111276542B CN 111276542 B CN111276542 B CN 111276542B CN 202010096649 A CN202010096649 A CN 202010096649A CN 111276542 B CN111276542 B CN 111276542B
Authority
CN
China
Prior art keywords
mos device
wafer
trench
type mos
groove type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010096649.3A
Other languages
English (en)
Other versions
CN111276542A (zh
Inventor
余健
刘金磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202010096649.3A priority Critical patent/CN111276542B/zh
Publication of CN111276542A publication Critical patent/CN111276542A/zh
Application granted granted Critical
Publication of CN111276542B publication Critical patent/CN111276542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种沟槽型MOS器件及其制造方法，在采用常规工艺制作出沟槽型MOS器件晶圆正面上所需的结构后，先对沟槽型MOS器件晶圆的背面进行初次减薄至常规减薄厚度，然后在沟槽型MOS器件晶圆正面上形成上表面平坦的阻挡层以保护沟槽型MOS器件晶圆正面上的器件结构，并提供平坦的键合表面，接着，使用承载晶圆键合到阻挡层上，该承载晶圆可以承载初次减薄后的沟槽型MOS器件晶圆，并在进一步对沟槽型MOS器件晶圆的背面进行再次减薄的过程中抵消其中的应力，从而可以在不损坏沟槽型MOS器件晶圆的正面结构的前提下，最终减薄沟槽型MOS器件晶圆的背面至极限的所需厚度，能达到优化衬底电阻90％，以提高整个器件15％以上的性能的效果。

Description

沟槽型MOS器件及其制造方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种沟槽型MOS器件及其制造方法。
背景技术
沟槽型MOS器件(Trench MOSFET)是一种新型垂直结构器件，在DC-DC转换、稳压器、电源管理模块、机电控制、显示控制、汽车电子等领域都有广泛应用。其中，目前已有的沟槽型MOS器件的一种典型的结构，如图1所示，包括：基底100、形成在基底100上的半导体外延层101、形成于半导体外延层101中的体区102、贯穿体区102的栅极沟槽(未在图中标记)、形成于栅极沟槽周围的体区102中的源区105、覆盖在栅极沟槽和源区105表面上的栅介质层103、填充于栅极沟槽中的栅极104、覆盖在栅介质层103和栅极104上的栅极隔离层107、从栅极隔离层107的上表面贯穿至源区105底部的体区102的接触孔(未在图中标记)、位于接触孔底部的反型掺杂区106、填充在接触孔中的导电插塞108、覆盖在栅极隔离层107和导电插塞108上的金属互连层109以及覆盖在金属互连层109上的钝化介质层110。
目前，沟槽型MOS器件的一种加工工艺是先在一晶圆基底100的正面上制作出上述的101～110结构，此时晶圆基底100的厚度一般在725μm左右，然后再采用普通磨削(normalgrinding)工艺对晶圆基底100的背面进行粗磨和精磨。沟槽型MOS器件的另一种加工工艺是，在一晶圆基底100的正面上制作出上述的101～110结构后，将其键合到一承载晶圆上，然后再采用普通磨削(normal grinding)工艺对晶圆基底100的背面进行粗磨和精磨。然而，上述的两种加工工艺对晶圆基底100进行背面减薄的方法，均难以满足日益提高的器件性能要求，具体原因如下：
1、因沟槽型MOS器件在加工过程中存在很多高温热过程，上述的两种工艺仅能把晶圆基底100减薄到150μm～200μm左右，而且第一种工艺在将晶圆基底100减薄到150μm以下时，就会产生很大的翘片问题(warpage)，进而导致裂片，第二种工艺因为两晶圆键合后的厚度较大且键合工艺会引入平整度误差，因此在将晶圆基底100减薄到一定程度后(例如减薄到30μm以下)时，会因平整度差异加剧而导致101～110结构的一些部分受到损伤。
2、沟槽型MOS器件产品导通电阻Rdson跟最终的晶圆基底100的厚度相关，晶圆基底100的最终厚度越厚，导通电阻Rdson就会越大，无法继续减薄晶圆基底100就会导致导通电阻Rdson无法继续优化。
3、目前的减薄工艺无法将晶圆基底100减薄到所需的程度，也会给一些后续的背面加工工艺(例如背面漏区形成工艺以及背面金属化工艺)带来困难。
此外，发明人还统计研究发现，在沟槽型MOS器件产品中，中压产品的晶圆基底100对器件导通电阻Rdson的贡献占比为15％以上，低压产品的晶圆基底100对器件导通电阻Rdson占比在20％以上。
显然，如何对沟槽型MOS器件的晶圆基底进行极限减薄，已经成为提高沟槽型MOS器件产品的性能的过程中亟待解决的问题之一。
发明内容
本发明的目的在于提供一种沟槽型MOS器件及其制造方法，能够实现对沟槽型MOS器件的晶圆基底背面的极限减薄，以降低器件导通电阻，提高器件性能。
为解决上述技术问题，本发明提供一种沟槽型MOS器件的制造方法，包括以下步骤：
提供一待背面减薄的沟槽型MOS器件晶圆，所述沟槽型MOS器件晶圆的正面上形成有填充于衬底中的栅极沟槽中的沟槽型栅极；
对所述沟槽型MOS器件晶圆的背面进行初次减薄；
在所述沟槽型MOS器件晶圆的正面上形成上表面平坦的阻挡层；
将一承载晶圆键合到所述阻挡层上；
对所述沟槽型MOS器件晶圆的背面进行再次减薄，直至一所需厚度。
可选地，所述沟槽型MOS器件晶圆还形成有半导体外延层、源区、栅极隔离层、导电插塞和金属互连层，所述源区形成于所述沟槽型栅极周围的半导体外延层中，所述栅极隔离层覆盖在所述沟槽型栅极和所述源区上，所述导电插塞依次贯穿所述栅极隔离层和所述源区至部分厚度的所述半导体外延层中，所述金属互连层形成在所述栅极隔离层上并与所述导电插塞的顶部接触，所述阻挡层形成在所述金属互连层上。
可选地，通过在所述沟槽型MOS器件晶圆的正面上多次重复沉积阻挡材料并对沉积的阻挡材料进行化学机械抛光的操作，来形成所述上表面平坦的阻挡层。
可选地，所述沟槽型MOS器件晶圆中的衬底在所述初次减薄后的厚度为100μm～200μm，在所述再次减薄后所达到的所述一所需厚度为10μm～20μm。
可选地，所述承载晶圆为裸片，所述沟槽型MOS器件的制造方法，在对所述沟槽型MOS器件晶圆的背面进行再次减薄之后，还包括：对所述承载晶圆背向所述沟槽型MOS器件晶圆的表面进行减薄，直至另一所需厚度；以及，在所述承载晶圆上制作出用于将所述沟槽型MOS器件晶圆中的相应结构向外引出的端口。
可选地，所述另一所需厚度为100μm～200μm。
基于同一发明构思，本发明还提供一种沟槽型MOS器件，其采用本发明所述的沟槽型MOS器件的制造方法制得。
基于同一发明构思，本发明还提供一种沟槽型MOS器件，包括：
沟槽型MOS器件晶圆结构，所述沟槽型MOS器件晶圆结构包括衬底、半导体外延层、沟槽型栅极、源区、栅极隔离层、导电插塞和金属互连层，所述沟槽型栅极填充于半导体外延层中的栅极沟槽中，所述源区形成于所述沟槽型栅极周围的半导体外延层中，所述栅极隔离层覆盖在所述沟槽型栅极和所述源区上，所述导电插塞依次贯穿所述栅极隔离层和所述源区至部分厚度的所述半导体外延层中，所述金属互连层形成在所述栅极隔离层上并与所述导电插塞的顶部接触；
上表面平坦的阻挡层，所述阻挡层形成在所述金属互连层上；
承载晶圆结构，所述承载晶圆结构键合到所述阻挡层上，且所述承载晶圆结构上形成有用于将所述沟槽型MOS器件晶圆中的相应结构向外引出的端口，所述端口与所述金属互连层连接。
可选地，所述沟槽型MOS器件晶圆中的衬底的厚度为10μm～20μm。
可选地，所述承载晶圆结构的厚度为100μm～200μm。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、在采用常规工艺制作出沟槽型MOS器件晶圆正面上所需的结构后，先对沟槽型MOS器件晶圆的背面进行初次减薄至常规减薄厚度，然后在沟槽型MOS器件晶圆正面上形成上表面平坦的阻挡层以保护沟槽型MOS器件晶圆正面上的器件结构，并提供平坦的键合表面，接着，使用承载晶圆键合到阻挡层上，该承载晶圆可以承载初次减薄后的沟槽型MOS器件晶圆，并在进一步对沟槽型MOS器件晶圆的背面进行再次减薄的过程中抵消其中的应力，从而可以在不损坏沟槽型MOS器件晶圆的正面结构的前提下，最终减薄沟槽型MOS器件晶圆的背面至极限的所需厚度(例如减薄至衬底厚度为10μm～20μm)。
2、先对沟槽型MOS器件晶圆的背面进行初次减薄，然后在正面上键合承载晶圆，之后再对背面进行再次减薄，可以通过初次减薄降低键合后的结构的厚度，由此能尽量降低因键合工艺而引入的平整度误差，进而保证再次减薄后的均匀性以及避免沟槽型MOS器件晶圆中的结构受到不必要的损伤，提高器件性能。
3、承载晶圆为裸片，在键合之前，承载晶圆本身没有经过任何热过程加工，因此在键合后对沟槽型MOS器件晶圆的背面进行再次减薄之后，可以正常减薄承载晶圆到100μm而不会造成整个键合结构因为应力而产生翘曲的问题，可有效保护沟槽型MOS器件晶圆并方便后续在沟槽型MOS器件晶圆的背面进一步加工。
4、本发明的技术方案可以通过减薄沟槽型MOS器件晶圆的背面至极限的所需厚度，来达到优化衬底电阻90％的效果，从而提高整个器件15％以上的性能。
附图说明
图1是现有的一种典型的沟槽型MOS器件的剖面结构示意图。
图2是本发明具体实施例的沟槽型MOS器件的制造方法流程图。
图3A至图3F是图2所述的沟槽型MOS器件的制造方法中的器件剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，本发明一实施例提供一种沟槽型MOS器件的制造方法，包括以下步骤：
S1，提供一待背面减薄的沟槽型MOS器件晶圆，所述沟槽型MOS器件晶圆的正面上形成有填充于衬底中的栅极沟槽中的沟槽型栅极；
S2，对所述沟槽型MOS器件晶圆的背面进行初次减薄；
S3，在所述沟槽型MOS器件晶圆的正面上形成上表面平坦的阻挡层；
S4，将一承载晶圆键合到所述阻挡层上；
S5，对所述沟槽型MOS器件晶圆的背面进行再次减薄，直至一所需厚度；
S6，对所述承载晶圆背向所述沟槽型MOS器件晶圆的表面进行减薄，直至另一所需厚度；
S7，在所述承载晶圆上制作出用于将所述沟槽型MOS器件晶圆中的相应结构向外引出的端口。
请参考图3A，在步骤S1中，提供一待背面减薄的沟槽型MOS器件晶圆30，该待背面减薄的沟槽型MOS器件晶圆30为本领域技术人员根据常规工艺在一裸片晶圆衬底300的正面上正常做完沟槽型MOS器件所需的结构的器件晶圆，其衬底300的背面还未进行减薄，此时衬底300的厚度H10一般在725μm左右。其中，该沟槽型MOS器件晶圆30包括衬底300以及形成在衬底300上的半导体外延层301、形成于半导体外延层301中的体区(未在图中标记。可参考图1中的102)、贯穿体区的栅极沟槽(未在图中标记)、形成于栅极沟槽周围的体区中的源区302、覆盖在栅极沟槽的栅介质层(未在图中标记，可参考图1中的103)、填充于栅极沟槽中的沟槽型栅极303、覆盖在沟槽型栅极303上的栅极隔离层304、从栅极隔离层304的上表面贯穿至源区302底部的部分厚度的体区的接触孔(未在图中标记)、位于接触孔底部的反型掺杂区(未在图中标记，可参考图1中的106)、填充在接触孔中的导电插塞305、覆盖在栅极隔离层304和导电插塞305上的金属互连层306。所述常规工艺的具体过程简述如下：(1)提供具有第一导电类型的裸片晶圆衬底300，通过外延生长工艺在衬底300上表面形成具有第一导电类型的半导体外延层301；(2)对所述半导体外延层301进行光刻和刻蚀，以在半导体外延层301中形成若干相互平行的栅极沟槽；(3)在所述半导体外延层301的上表面和栅极沟槽内表面上形成栅介质层；(4)在所述栅介质层表面沉积多晶硅，至填充满所述栅极沟槽，并进一步回刻多晶硅以去除所述半导体外延层301的上表面上的多晶硅，并使得栅极沟槽内的多晶硅回降到一定高度，以形成沟槽型栅极303；(5)对所述半导体外延层301进行第二导电类型的离子注入，形成体区，并对所述体区顶部进行第一导电类型的离子注入，形成源区302；(6)形成栅极隔离层304(即层间介质层，可以是低K介质等)，所述栅极隔离层304将沟槽型栅极303掩埋在内，并具有平坦的上表面，栅极隔离层304和源区302之间可以夹有栅介质层，也可以不夹有栅介质层(即栅极沟槽外围的器件表面上的栅介质层可以在形成栅极隔离层304之前被去除)；(7)对所述栅极隔离层304、源区302及部分厚度的体区进行光刻和刻蚀，形成接触孔，对所述接触孔进行第二导电类型的离子注入后进行高温退火，形成反型掺杂区以将所述源区302和体区短路；(8)通过溅射沉积以及化学机械抛光工艺，在接触孔中填充钨或铜等金属以形成导电插塞305；(9)通过溅射沉积以及化学机械抛光工艺，在栅极隔离层304和导电插塞305上形成金属互连层306，其材质可以是铜铝合金，其中，相应的导电插塞305和金属互连层306用于将源区302和沟槽型栅极303等结构分别向外引出。
此外，本实施例中的半导体外延层301是通过外延生长工艺在衬底300上表面形成的，但是本发明的技术方案并不仅仅限定于此，衬底300和半导体外延层301可以通过本领域技术人员熟知的任意合适的方法提供，例如在本发明的其他实施例中，可以直接提供绝缘体上硅晶圆，该绝缘体上硅晶圆的基底硅即为衬底300，绝缘层上的硅层即为半导体外延层301，还可以提供一纯硅晶圆，然后对纯硅晶圆的表层进行离子掺杂，由此，该晶圆的被掺杂的表层为半导体外延层301，而下方未被掺杂的部分为衬底300。
请参考图3B，在步骤S2中，可以采用普通磨削(normal grinding)工艺对沟槽型MOS器件晶圆30的衬底300的背面进行初次减薄，具体过程包括：首先，在沟槽型MOS器件晶圆30的衬底300的正面上贴保护膜(可以是UV膜)，然后，采用化学机械抛光机台(或者称为化学机械研磨机台)进行粗磨，并在粗磨后进行精磨；之后，将之前贴的保护膜撕除，以完成对沟槽型MOS器件晶圆30的背面的初次减薄。初次减薄完成后，衬底300的厚度H11为100μm～200μm，具体例如是100μm或150μm。
请参考图3C，在步骤S3中，可以采用化学气相沉积等工艺在沟槽型MOS器件晶圆30的正面上沉积一定厚度的阻挡材料，即沉积的阻挡材料覆盖在金属互连层306的表面上，并通过化学机械抛光工艺对沉积的阻挡材料进行表面平坦化，以使其上表面平坦。在本步骤中，可以进行多次阻挡材料淀积和平坦化的操作，以保证最终能在沟槽型MOS器件晶圆30的正面上形成上表面平坦且厚度达到要求的阻挡层307，即步骤S3中可以通过在所述沟槽型MOS器件晶圆30的正面上多次重复沉积阻挡材料并对沉积的阻挡材料进行化学机械抛光的操作，来形成所述上表面平坦的阻挡层307。一方面，阻挡层307的上表面平坦能够有利于后续对沟槽型MOS器件晶圆30背面的再次减薄且能提高沟槽型MOS器件晶圆30背面再次减薄后的表面均匀性，进而有利于将沟槽型MOS器件晶圆30背面减薄至极限厚度，以最大程度地降低衬底电阻；另一方面，阻挡层307可以选择能够和后续的承载晶圆40永久键合的材料(例如是氧化硅或者其他绝缘材料)，以在后续实现与承载晶圆40的永久键合。
请参考图3D，在步骤S4中，可以通过键合胶粘键合、熔融键合等常规的晶圆键合工艺，将一承载晶圆40键合到阻挡层307上，以实现承载晶圆40和沟槽型MOS器件晶圆30的键合。承载晶圆40可以是本领域技术人员所熟知的任意合适的裸片晶圆衬底，其本身没有经过任何热过程加工，厚度H20可以为725μm，尺寸和衬底300的尺寸相同，能有利于后续工艺的进行。
请参考图3E，在步骤S5中，在承载晶圆40的支撑下，可以采用化学机械抛光机台对所述沟槽型MOS器件晶圆30的衬底300的背面(即衬底300背向承载晶圆40的一面)进行再次减薄，直至减薄到一所需厚度，在再次减薄的过程包括：先在承载晶圆40背向沟槽型MOS器件晶圆30的表面上贴保护膜，然后采用化学机械抛光机台对所述沟槽型MOS器件晶圆30的衬底300的背面进行精磨，直至衬底300的厚度被减薄至一所需厚度。由于在所述再次减薄的过程中，承载晶圆40可以承载沟槽型MOS器件晶圆30，并抵消沟槽型MOS器件晶圆30中产生的应力，因此可以使得沟槽型MOS器件晶圆30的衬底300的厚度H12减薄到10μm～20μm(即一所需厚度)，且不会损坏沟槽型MOS器件晶圆30。
请参考图3F，在步骤S6中，可以采用普通磨削(normal grinding)工艺对承载晶圆40背向沟槽型MOS器件晶圆30的衬底300的表面进行减薄，具体过程包括：首先，在沟槽型MOS器件晶圆30的衬底300的背面上贴保护膜(可以是UV膜)，然后，采用化学机械抛光机台(或者称为化学机械研磨机台)对承载晶圆40背向沟槽型MOS器件晶圆30的衬底300的表面进行粗磨，并在粗磨后再进行精磨，直至达到另一所需厚度；之后，将之前贴的保护膜撕除，以完成对承载晶圆40的减薄。减薄完成后，承载晶圆40的厚度H21为100μm～200μm，具体例如是100μm。由于承载晶圆40本身在本步骤之前没有经过热过程加工，因此承载晶圆40在本步骤中可以正常减薄到100μm而不会因为应力产生翘曲，可有效保护沟槽型MOS器件晶圆30，并方便沟槽型MOS器件晶圆30的后续背面加工。
请继续参考图3F，在步骤S7中，可以对减薄后的承载晶圆40进行加工，以引出沟槽型MOS器件晶圆30所需的端口50，具体地，先采用硅穿孔工艺刻蚀承载晶圆40和阻挡层307，以形成暴露出金属互连层306的表面的硅通孔；然后，向硅通孔中和承载晶圆40的表面上溅射沉积铜等金属，直至溅射的金属填满硅通孔，并进一步对承载晶圆40上溅射的金属进行表面平坦化，以在所述承载晶圆40上制作出用于将所述沟槽型MOS器件晶圆30中的相应结构向外引出的端口50；之后，对沟槽型MOS器件晶圆30背面进行漏区离子掺杂，以在衬底300的背面形成漏区(未图示)，并可以进一步通过背面金属化工艺，在沟槽型MOS器件晶圆30背面形成用于将漏区等结构向外引出的金属，最后，对键合结构进行封装。在本发明的其他实施例中，在步骤S7中，也可以先对沟槽型MOS器件晶圆30背面进行漏区离子掺杂，以在衬底300的背面形成漏区(未图示)，之后，对减薄后的承载晶圆40进行加工，以形成用于引出沟槽型MOS器件晶圆30金属互连层306和漏区等所需的端口50。
本实施例的沟槽型MOS器件的制造方法，在采用常规工艺制作出沟槽型MOS器件晶圆正面上所需的结构后，先对沟槽型MOS器件晶圆的背面进行初次减薄至常规减薄厚度，然后在沟槽型MOS器件晶圆正面上形成上表面平坦的阻挡层以保护沟槽型MOS器件晶圆正面上的器件结构，并提供平坦的键合表面，接着，使用承载晶圆键合到阻挡层上，该承载晶圆可以承载初次减薄后的沟槽型MOS器件晶圆，并在进一步对沟槽型MOS器件晶圆的背面进行再次减薄的过程中抵消其中的应力，从而可以在不损坏沟槽型MOS器件晶圆的正面结构的前提下，最终减薄沟槽型MOS器件晶圆的背面至极限的所需厚度(例如减薄至衬底厚度为10μm～20μm)。本实施例的方法，能达到优化衬底电阻90％，以提高整个器件15％以上的性能的效果。
基于同一发明构思，本实施例还提供一种沟槽型MOS器件，其采用本实施例所述的沟槽型MOS器件的制造方法制得。请参考图3F，该沟槽型MOS器件包括：沟槽型MOS器件晶圆结构30、上表面平坦的阻挡层307以及承载晶圆结构40。其中，所述沟槽型MOS器件晶圆结构30形成有衬底300、半导体外延层301、沟槽型栅极303、源区302、栅极隔离层304、导电插塞305和金属互连层306，所述沟槽型栅极303填充于半导体外延层301中的栅极沟槽中，所述源区302形成于所述沟槽型栅极303周围的半导体外延层3010中，所述栅极隔离层304覆盖在所述沟槽型栅极303和所述源区302上，所述导电插塞305依次贯穿所述栅极隔离层304和所述源区302至部分厚度的所述半导体外延层301中，所述金属互连层306形成在所述栅极隔离层304上并与所述导电插塞305的顶部接触。衬底300的厚度为10μm～20μm。上表面平坦的阻挡层307形成在所述金属互连层306上。承载晶圆结构40键合到所述阻挡层上307上，且所述承载晶圆结构40上形成有用于将所述沟槽型MOS器件晶圆30中的相应结构向外引出的端口50，所述端口50与所述金属互连层306连接。所述承载晶圆结构40的厚度为100μm～200μm。
本实施例的沟槽型MOS器件，由于其沟槽型MOS器件晶圆的衬底300的厚度很薄，因此，相对现有的沟槽型MOS器件，能达到优化衬底电阻90％的效果，从而提高了整个器件15％以上的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种沟槽型MOS器件的制造方法，其特征在于，包括以下步骤：
提供一待背面减薄的沟槽型MOS器件晶圆，所述沟槽型MOS器件晶圆的正面上形成有填充于衬底中的栅极沟槽中的沟槽型栅极；
采用化学机械抛光机台对所述沟槽型MOS器件晶圆的背面进行初次减薄；
在所述沟槽型MOS器件晶圆的正面上形成上表面平坦的阻挡层；
将一承载晶圆键合到所述阻挡层上；
采用化学机械抛光机台对所述沟槽型MOS器件晶圆的背面进行再次减薄，直至所述沟槽型MOS器件晶圆中的衬底的厚度被减薄至一所需厚度。
2.如权利要求1所述的沟槽型MOS器件的制造方法，其特征在于，所述沟槽型MOS器件晶圆的正面上还形成有半导体外延层、源区、栅极隔离层、导电插塞和金属互连层，所述源区形成于所述沟槽型栅极周围的半导体外延层中，所述栅极隔离层覆盖在所述沟槽型栅极和所述源区上，所述导电插塞依次贯穿所述栅极隔离层和所述源区至部分厚度的所述半导体外延层中，所述金属互连层形成在所述栅极隔离层上并与所述导电插塞的顶部接触，所述阻挡层形成在所述金属互连层上。
3.如权利要求1所述的沟槽型MOS器件的制造方法，其特征在于，通过在所述沟槽型MOS器件晶圆的正面上多次重复沉积阻挡材料并对沉积的阻挡材料进行化学机械抛光的操作，来形成所述上表面平坦的阻挡层。
4.如权利要求1所述的沟槽型MOS器件的制造方法，其特征在于，所述沟槽型MOS器件晶圆中的衬底在所述初次减薄后的厚度为100μm~200μm，在所述再次减薄后所达到的所述一所需厚度为10μm~20μm。
5.如权利要求1所述的沟槽型MOS器件的制造方法，其特征在于，所述承载晶圆为裸片，在对所述沟槽型MOS器件晶圆的背面进行再次减薄之后，还包括：对所述承载晶圆背向所述沟槽型MOS器件晶圆的表面进行减薄，直至所述承载晶圆的厚度被减薄至另一所需厚度；以及，在所述承载晶圆上制作出用于将所述沟槽型MOS器件晶圆中的相应结构向外引出的端口。
6.如权利要求5所述的沟槽型MOS器件的制造方法，其特征在于，所述另一所需厚度为100μm~200μm。
7.一种沟槽型MOS器件，其特征在于，所述沟槽型MOS器件采用权利要求1~6中任一项所述的沟槽型MOS器件的制造方法制得。
8.一种沟槽型MOS器件，其特征在于，包括：
沟槽型MOS器件晶圆结构，所述沟槽型MOS器件晶圆结构包括衬底、半导体外延层、沟槽型栅极、源区、栅极隔离层、导电插塞和金属互连层，所述沟槽型栅极填充于半导体外延层中的栅极沟槽中，所述源区形成于所述沟槽型栅极周围的半导体外延层中，所述栅极隔离层覆盖在所述沟槽型栅极和所述源区上，所述导电插塞依次贯穿所述栅极隔离层和所述源区至部分厚度的所述半导体外延层中，所述金属互连层形成在所述栅极隔离层上并与所述导电插塞的顶部接触；
上表面平坦的阻挡层，所述阻挡层形成在所述金属互连层上；
承载晶圆结构，所述承载晶圆结构键合到所述阻挡层上，且所述承载晶圆结构上形成有用于将所述沟槽型MOS器件晶圆中的相应结构向外引出的端口，所述端口与所述金属互连层连接；
其中，所述衬底背向所述阻挡层的表面为经化学机械抛光机台初次减薄和再次减薄后的表面，所述初次减薄在所述承载晶圆结构键合到所述阻挡层上之前进行，所述再次减薄在所述承载晶圆结构键合到所述阻挡层上之后进行。
9.如权利要求8所述的沟槽型MOS器件，其特征在于，所述沟槽型MOS器件晶圆中的衬底的厚度为10μm~20μm。
10.如权利要求8所述的沟槽型MOS器件，其特征在于，所述承载晶圆结构的厚度为100μm~200μm。
CN202010096649.3A 2020-02-17 2020-02-17 沟槽型mos器件及其制造方法 Active CN111276542B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010096649.3A CN111276542B (zh) 2020-02-17 2020-02-17 沟槽型mos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010096649.3A CN111276542B (zh) 2020-02-17 2020-02-17 沟槽型mos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111276542A CN111276542A (zh) 2020-06-12
CN111276542B true CN111276542B (zh) 2022-08-09

Family

ID=71002778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010096649.3A Active CN111276542B (zh) 2020-02-17 2020-02-17 沟槽型mos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111276542B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900083B (zh) * 2020-07-01 2022-08-16 上海华虹宏力半导体制造有限公司 Igbt晶圆的减薄方法
CN112563194B (zh) * 2020-12-04 2021-09-10 武汉新芯集成电路制造有限公司 半导体结构及其制造方法
CN116190380B (zh) * 2023-01-13 2023-08-08 青岛澳芯瑞能半导体科技有限公司 一种沟槽式mos器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801084A (en) * 1992-06-17 1998-09-01 Harris Corporation Bonded wafer processing
TW200834691A (en) * 2007-02-05 2008-08-16 Touch Micro System Tech Method of protecting front surface structure of wafer and dividing wafer
CN102832223A (zh) * 2012-09-06 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法
CN106158580A (zh) * 2015-03-25 2016-11-23 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
CN108565220A (zh) * 2018-05-18 2018-09-21 七色堇电子科技（上海）有限公司 一种沟槽型mos晶体管的制备方法及电子装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344760A (ja) * 2005-06-08 2006-12-21 Sharp Corp トレンチ型ｍｏｓｆｅｔ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801084A (en) * 1992-06-17 1998-09-01 Harris Corporation Bonded wafer processing
TW200834691A (en) * 2007-02-05 2008-08-16 Touch Micro System Tech Method of protecting front surface structure of wafer and dividing wafer
CN102832223A (zh) * 2012-09-06 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法
CN106158580A (zh) * 2015-03-25 2016-11-23 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
CN108565220A (zh) * 2018-05-18 2018-09-21 七色堇电子科技（上海）有限公司 一种沟槽型mos晶体管的制备方法及电子装置

Also Published As

Publication number Publication date
CN111276542A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
CN111276542B (zh) 沟槽型mos器件及其制造方法
US9917030B2 (en) Semiconductor structure and fabrication method thereof
TWI596657B (zh) 用於半導體裝置的富阱層
US9754860B2 (en) Redistribution layer contacting first wafer through second wafer
US8021926B2 (en) Methods for forming semiconductor devices with low resistance back-side coupling
US11664374B2 (en) Backside interconnect structures for semiconductor devices and methods of forming the same
KR101426362B1 (ko) 접합 반도체 구조 형성 방법 및 그 방법에 의해 형성된 반도체 구조
US12009394B2 (en) Source/drain contacts and methods of forming same
US11637016B2 (en) Systems and methods for bidirectional device fabrication
US11810954B2 (en) Semiconductor devices with dissimlar materials and methods
JP5271562B2 (ja) 半導体装置および半導体装置の製造方法
EP3218927B1 (en) Semiconductor-on-insulator with back side strain topology
CN116721918A (zh) Igbt器件的制作方法及igbt器件
CN112259599B (zh) 一种硅片键合式igbt器件及其制作方法
EP3591696B1 (en) A method for producing a through semiconductor via connection
CN116097919A (zh) 三维存储器的制备方法
CN113745149A (zh) 半导体结构及其形成方法
CN117497407B (zh) Igbt器件的形成方法及igbt器件
US10679944B2 (en) Semiconductor structure with high resistivity wafer and fabricating method of bonding the same
US20230378366A1 (en) Vertical transistors and methods for forming the same
WO2003103057A1 (en) Diffusion barrier layer in semiconductor substrates to reduce copper contamination from the back side
CN112420630B (zh) 一种堆叠键合式igbt器件
US20220415926A1 (en) Semiconductor structure and manufacturing method thereof
WO2012169060A1 (ja) 半導体装置の製造方法
CN118248646A (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518 Shaoxing Road, Zhejiang Province

Applicant after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: 518 Shaoxing Road, Zhejiang Province

Applicant before: SMIC manufacturing (Shaoxing) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant