TW201643953A - 雙層移轉之機械分離方法 - Google Patents

雙層移轉之機械分離方法 Download PDF

Info

Publication number
TW201643953A
TW201643953A TW105114202A TW105114202A TW201643953A TW 201643953 A TW201643953 A TW 201643953A TW 105114202 A TW105114202 A TW 105114202A TW 105114202 A TW105114202 A TW 105114202A TW 201643953 A TW201643953 A TW 201643953A
Authority
TW
Taiwan
Prior art keywords
layer
carrier substrate
substrate
active layer
temporary
Prior art date
Application number
TW105114202A
Other languages
English (en)
Other versions
TWI694509B (zh
Inventor
馬塞爾 勃卡特
約努茨 拉杜
迪迪爾 藍德盧
Original Assignee
索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 索泰克公司 filed Critical 索泰克公司
Publication of TW201643953A publication Critical patent/TW201643953A/zh
Application granted granted Critical
Publication of TWI694509B publication Critical patent/TWI694509B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Ceramic Engineering (AREA)

Abstract

本發明與一種在雙層移轉製程中以機械方式將層分離之方法有關。詳言之，本發明與一種以機械方式將層分離之方法有關，該方法包括以下步驟：提供一半導體複合體(206)，其包含一層處理底材(204)及具有一前主要面(209)及一後主要面(211)之一主動層(202)，其中該層處理底材(204)被附接至該主動層(202)之前主要面(209)，接著在該主動層(202)之後主要面(211)上提供一層載體底材(207)，然後進行該層處理底材(204)之機械分離，其中該層處理底材(204)及該層載體底材(207)被提供成具有實質上對稱之機械結構。

Description

雙層移轉之機械分離方法
本發明與一種在雙層移轉製程中以機械方式將層分離之方法有關。詳言之，本發明與一種依照申請專利範圍第1項之前言以機械方式將層分離之方法有關。
在一些半導體應用中會普遍利用晶圓鍵合(wafer bonding)進行電子元件之層移轉(layer transfer)。在升級半導體元件時，例如以不同材料的新載體底材取代承載有一主動層的最初載體底材，以提供更佳的主動層元件效能時，主動層元件的雙層移轉(double(or dual)layer transfer，DLT)尤其重要。
圖1概要描繪以新載體底材取代一主動層元件100之最初載體底材之一習知DLT製程之一示例。在該習知製程中，該主動層元件100包括一最初矽或玻璃載體底材101，其載有一主動元件層102，且兩者之間設有一埋置氧化物(BOX)層(103)。
依照該習知製程及如圖1所示，接著在該主動層元件100相反於該最初矽載體底材101的那一面，將一暫時性矽處理底材 104附接至該主動元件層102，以形成一中間複合體105。
如圖1所示，接著使該最初矽載體底材101從該中間複合體105分離，其通常方式為機械分離，即利用一刀鋒或刀刃插入該最初矽載體底材101與該埋置氧化物層103間之分界面，或利用研磨及/或蝕刻，以形成後續之一中間複合體106。在此階段，若採用機械分離，該最初載體底材101將因刀鋒或刀刃對其產生之應力而承受破損甚至斷裂的風險。若採用研磨及/或蝕刻，則有粒子插入(particle insertion)的風險。故在此階段，該最初載體底材101有無法回收再使用的風險。可否接受這類風險，取決於是否打算在其他製程中重複使用該最初載體底材101。
圖1接著描繪使一最終高電阻(HR)載體底材107，透過諸如直接鍵合或其他適合的層移轉技術，附接至該主動元件層102之埋置氧化物層103，取代被分離之最初矽載體底材101，以形成一中間複合體108。已知的是，該最終高電阻載體底材107可視其應用目的之不同，而使用均質(例如RF底材)底材或複合(例如多層)底材。此外，已知前述附接步驟可能需要另外進行複雜的表面處理(surface preparation)。
接著，透過機械分離，使DLT製程中使用的暫時性矽處理底材104脫離。一刀鋒或刀刃被插入該主動層102與該暫時性矽處理底材104間的分界面，以沿著該分界面進行機械分離，從而獲得所欲之最終主動層元件110。
然而，在此階段，移除該暫時性矽處理底材104所需的 機械力會影響該鍵合結構的完整性。因此，在機械分離步驟期間，可能發生晶圓破損，尤其是損傷該主動層102的表面109及/或損傷該最終高電阻載體底材107。
已知有其他DLT製程，其從複合體106開始，一聚合物材料之替換載體底材便覆蓋成型(over-moulded)在該主動層102之背面上，而非透過直接鍵合或層移轉技術而附接至該主動層102之背面。已知在由此所產生的複合體中，在進行暫時性矽處理底材的機械分離前，最終載體底材也被附接至該暫時性矽處理底材的邊緣區。
因此，除前述的晶圓破損風險外，習知的其他DLT製程也有無法順利將暫時性矽處理底材完全分離的風險，尤其是附接在一起的暫時性處理底材(temporary handle substrate)與載體底材的重疊邊緣區。
【發明目的】
考量上述問題後，本發明之一目的為提供一改進之DLT製程以取代主動層元件之最初載體底材。
詳言之，本發明之一目的為改進將暫時性處理底材從主動層分離之機械分離方法，以避免晶圓破損及主動層表面受損。
本發明之目的可利用一種依照請求項1之機械式層分離 方法而達成。該方法之有利特點描述於附屬項中，並詳述如下。
在本說明書中，「實質上對稱之機械結構」一詞係指，即使暫時性處理底材層及最終載體底材層具有彼此相異的固有機械性質(彈性/剛性、斷裂韌度等等)及/或彼此相異的幾何性質(厚度、形狀等等)，但進行機械分離時，它們在主動層任一側的總體機械性質實質上都是相同的。因此，在機械分離步驟期間，機械拘束要素(mechanical constraints)會平均分配在主動層兩側，這樣可以避免晶圓破損或不完全分離。
替換載體底材(replacement carrier substrate)的機械性質及幾何性質(例如剛性及厚度)可與暫時性處理底材的機械性質及幾何性質非常不同，暫時性處理底材在一開始便被選定，以在習知DLT製程的前幾個步驟中成功實現最初載體底材的機械分離。當替換載體底材被提供為具有相異機械性質之材料層之一複合堆疊時，這些機械上及/或幾何上的不對稱程度甚至更大。
發明人發現，暫時性處理底材與最終高電阻載體底材之間的機械不對稱(彈性/剛性、斷裂韌度等等)會影響移除暫時性矽處理底材所需的機械力。發明人也發現，最終載體底材與暫時性處理底材之間的幾何不對稱(厚度、形狀等等)亦可能影響機械分離。
因此，將替換載體底材提供於主動層上後，針對暫時性 處理底材的後續機械分離，本發明允許機械拘束要素平均分佈於暫時性處理底材及替換載體底材。這樣可在機械分離期間，使材料中的最大應力水準(maximal level of stress)減至最低。
詳言之，在較佳實施方式中，發明人發現，若暫時性處理底材及載體底材之底材材料的楊氏模數(Young’s modulus)乘以層厚度立方的乘積，即E.t3乘積(E.t3 products)，為相似時，可獲得相似的形變。在本說明書中，「相似的E.t3乘積」一詞係指兩個E.t3乘積間的差異在大約20%或更小的範圍內。如此可避免晶圓破損。相較之下，若使用具有非常不同E.t3乘積的暫時性處理底材及替換載體底材，會更容易導致晶圓破損。
在一些實施方式中，提供帶有一個或多個去角邊緣(chamfered edge)的替換載體底材是有利的，這樣可避免暫時性處理底材與替換載體底材間的直接接觸。此方式的優點為，便於刀鋒或刀刃插入機械分離之分界面，使壓力可平均施加在暫時性處理底材及替換載體底材上，以利進行暫時性處理底材的機械分離。
本發明之方法在替換載體底材覆蓋成型(over-moulded)於主動元件層上之DLT製程之實施例中尤其有利。事實上，當替換載體底材覆蓋成型於主動元件層上時，例如圖2所描繪的習知DLT製程，由於替換載體底材必須對主動層或電路的背面具有高附著性，暫時性處理底材及替換載體底材的邊緣彼此之間也 具有高附著性，因此兩種底材在機械分離期間容易因壓緊時承受過多壓力而破裂。
本發明之方法在替換載體底材為一預製層(preformed layer)之實施例中(即該替換載體底材在選擇性的表面處理步驟後被附接至主動層背面)也十分有利。在此等實施例中，可在該層替換載體底材附接至主動層背面之前及/或之後，將去角邊緣經由諸如研磨或蝕刻方式而提供在該層替換載體底材上。
在一些實施方式中，本發明提供一組構，該組構允許一主動層從一暫時性處理底材，移轉至具有複合結構之一最終載體底材或替換載體底材上。舉例而言，發明人發現，具有一「軟質」層(例如一聚合物)之替換載體底材，有利於在暫時性處理底材之機械分離期間限制晶圓破損的風險。詳言之，就複合式替換載體底材而言，發明人發現，將替換載體底材的機械結構複製(replicate)到暫時性處理底材上是有利的。
因此，本發明有利地在暫時性處理底材之機械分離前，對DLT鍵合晶圓之非對稱性(asymmetrical behaviour)提供了調正。詳言之，為避免晶圓破損並使暫時性處理底材能夠完全分離，可在暫時性處理底材上複製最終載體底材的結構。本發明對於具複合結構的最終載體底材尤其有利。
100‧‧‧主動層元件
101‧‧‧最初載體底材
102‧‧‧主動元件層
103‧‧‧埋置氧化物層
104‧‧‧暫時性矽處理底材
105‧‧‧中間複合體
106‧‧‧中間複合體
107‧‧‧最終高電阻載體底材
108‧‧‧中間複合體
109‧‧‧表面
110‧‧‧最終主動層元件
200‧‧‧最初主動層元件
201‧‧‧最初載體底材
202‧‧‧主動元件層
203‧‧‧埋置氧化物層
204‧‧‧暫時性矽處理底材
205‧‧‧中間複合體
206‧‧‧中間複合體
207‧‧‧新載體底材
208‧‧‧中間複合體
209‧‧‧正面
210‧‧‧最終主動層元件
211‧‧‧分界面
212‧‧‧邊緣區
213‧‧‧去角邊緣
302‧‧‧主動層
303‧‧‧氧化物層
304‧‧‧矽處理底材
306‧‧‧半導體複合體
307‧‧‧新載體底材
308‧‧‧中間複合體
309‧‧‧正面
310‧‧‧最終主動層元件
311‧‧‧背面
313‧‧‧去角邊緣
314‧‧‧面
402‧‧‧主動層
403‧‧‧氧化物層
404‧‧‧矽處理底材
406‧‧‧半導體複合體
407‧‧‧複合載體底材
408‧‧‧中間複合體
409‧‧‧正面
410‧‧‧主動層元件
411‧‧‧背面
414‧‧‧自由表面
415‧‧‧機械支撐層
416‧‧‧高電阻層
417‧‧‧自由面
418‧‧‧中間複合體
419‧‧‧暫時性處理複合體
本發明之詳細內容將於下述較佳實施方式中結合以下圖式說明之：圖1概要描繪一習知DLT製程；圖2概要描繪依照本發明之機械分離方法之第一實施例；圖3概要描繪依照本發明之機械分離方法之第二實施例；以及圖4概要描繪依照本發明之機械分離方法之第三實施例。
圖2概要描繪本發明之一第一實施例。在此實施方式中，本發明之機械式層分離方法之變化將應用於一DLT製程，以將一現有主動層元件200之原始載體底材201，替換成新的、效能提升的載體底材207。圖2所繪DLT製程之步驟S200至S202可類似於圖1所繪習知DLT製程之相應步驟。
因此，在第一實施例中，步驟S200提供一最初主動層元件200，其包括一層最初載體底材201，該最初載體底材201載有一主動元件層202。在第一實施例中，該最初載體底材201 可為一矽載體底材，但在其他實施方式中，該最初載體底材201可為玻璃、藍寶石、砷化鎵(AsGa)等等。或者，視用於提供該最初主動層元件200之製程為何而定，如圖2所示，該主動元件層202亦可在背面，或在其與該層最初載體底材201之分界面211處，包含一埋置氧化物層203。由於該埋置氧化物層203在本說明書所述之全部實施方式中都是選擇性使用的，因此，分界面211將統一用於描述附接至該層載體底材201之主動元件層202或埋置氧化物層203的背面。
接著，在步驟S201中，如圖2所示，使一層暫時性矽處理底材204附接至該主動層202之正面209以形成一中間複合體205，該正面209為相反於與該層最初矽載體底材201相連之分界面211之自由面。雖然矽通常被選定為該暫時性處理底材204的材料，但所屬技術領域中具通常知識者應明白，其亦可視該最初載體底材201或新載體底材207的性質而選定其他材料，如下文所述。
接著，在步驟S202中，如圖2所示，使該層最初矽載體底材201從該中間複合體205分離。該機械分離可經由將一刀鋒或刀刃插入該層暫時性矽處理底材204與該層最初矽載體底材201之間，或該層最初矽載體底材201與該埋置氧化物層203間之分界面211處，利用該層暫時性矽處理底材204作為在該層最初矽載體底材201上施加壓力的支點而達成。由於該層暫時性矽 處理底材204僅是暫時使用，因此其是否在此步驟中受損無關緊要。經由機械分離將該層最初矽載體底材201分離後，便獲得另一中間複合體206，其背面211現在是空著(free)的。
接著，在步驟S203中，如圖2所示，使一高電阻材料之均質層207覆蓋成型在該主動層202及/或該埋置氧化物層203的背面211上，該高電阻材料可為，舉例而言，一聚合物，像是SU-8、玻璃、一陶瓷凝膠，或具有至少10kΩ．cm電阻之一材料。與圖1所示之習知DLT製程相較，這樣做可避免使用複雜的表面處理步驟。在此步驟中，由於覆蓋成型的緣故，該層新載體底材207與該層暫時性矽處理底材204在邊緣區212處互相附著在一起。
為避免在進行該層暫時性矽處理底材204的機械分離時發生晶圓破損，該層新載體底材207最好被提供成具有一類似機械結構。詳言之，依照本發明之一有利變化，該層新載體底材207可被選定為具有一楊氏模數E2及一厚度t2，以使其E2.t23乘積匹配該層暫時性矽處理底材204的E1.t13乘積，亦即E2.t23約等於E1.t13，且兩者之差異在大約20%或更小的範圍內。這樣，該層新載體底材207的材料便可依此加以選擇。事實上，在較佳實施例中，可依該暫時性矽處理底材204及該新載體底材207何者的材料先選定，而選定另一層的材料，使其具有適當楊氏模數及厚度，以符合上述的給定容許範圍。換言之，該層暫時性矽處理 底材204及/或該層新載體底材207可被選定成使其E.t3乘積相近，即兩者E.t3乘積之差異在大約20%或更小的範圍內。反之，若該層新載體底材207已有一所需預定厚度t2，亦可選擇性地增加一中間薄化步驟，將該層暫時性矽處理底材204之厚度薄化，以使其厚度t1符合上述的E.t3乘積關係。這樣，便可提供具有實質上對稱之機械結構及性質之該層新載體底材207及該層暫時性矽處理底材204，從而有利於該層暫時性矽處理底材204後續的完全機械分離。
接著，在步驟S204中，如圖2所示，除調整E.t3乘積外，或作為一項選擇，依照本發明另一有利變化，可使該層新載體底材207的邊緣213在其與該層暫時性矽處理底材204重疊的邊緣區212處被去角，這樣，該層新載體底材207與該層暫時性矽處理底材204之間便完全沒有或幾乎沒有接觸。去角可利用習知方法達成，例如蝕刻(尤其是化學蝕刻)或斜角研磨(bevel polishing)。如此將使刀鋒或刀刃更容易插入該層暫時性矽處理底材204與該層新載體底材207之間，以利進行該層暫時性矽處理底材204的機械分離。
再者，由於現在要分離的是該層暫時性矽處理底材204，該層新載體底材207可作為機械分離期間使用刀鋒或刀刃的支點。該些去角邊緣213可有利地防止該層新載體底材207在機械分離期間因刀鋒或刀刃的槓桿作用而受損。
因此，在第一實施例中，本發明方法使該層暫時性矽處理底材204得以分離而無需冒著晶圓破損的風險，亦不會損及該層新載體底材207或該主動層202。在步驟S205中，如圖2所示，待該層暫時性矽處理底材204被分離後，便可獲得新的一最終主動層元件210，在該最終主動層元件210中，新的、效能提升的載體底材207已取代最初主動層元件200的最初矽載體底材201。
圖3概要描繪本發明之第二實施例。在此實施方式中，本發明之機械式層分離方法之變化將應用在不同於第一實施例之另一DLT製程中，以將一現有主動層元件之原始載體底材，替換成新的、效能提升的載體底材307。
如圖3所示，步驟S302提供一半導體複合體306，該複合體包括一層矽處理底材304，其被附接至一主動層302之正面309。該主動層302可選擇性地在其背面311包含一氧化物層303。在此實施例中，該半導體複合體306在各方面都可與第一實施例之中間複合體206相似。因此，在第二實施例中，雖然圖3沒有描繪前兩個步驟，但該半導體複合體306已在步驟S300至S302中提供，其分別相當於第一實施例所述之步驟S200至S202。因此，這部分的說明可參考上文，不再於此贅述。
如圖3所示，步驟S303提供了一層均質高電阻材料307，該層高電阻材料可為，舉例而言，一RF底材或一聚合物，像是SU-8、玻璃、一陶瓷凝膠，或具有至少10kΩ．cm電阻之一 材料。但與圖2所示之第一實施例(其DLT製程係關於該層新載體底材207被覆蓋成型於主動層202背面211)不同的是，第二實施例之DLT製程係關於該層新載體底材307被提供為一已預製層，且其一面314被組構成用於附接或鍵合至該主動層302之背面311。
接著，在步驟S304中，如圖3所示，依照本發明之一有利變化，該面314的邊緣區313可被去角。此步驟可利用諸如蝕刻、薄化、研磨等等習知方法達成。
接著，在步驟S305中，如圖3所示，使帶有去角邊緣313的該層新載體底材307附接至該主動層302之背面311，以形成一中間複合體308，其類似於第一實施例步驟S204中的複合體208，且具有相同優點。因此，這部分的細節可參考上文有關第一實施例的說明。舉例而言，有關利於插入刀鋒或刀刃以進行機械分離的相同優點，亦可在第二實施例中達成。
所屬技術領域中具通常知識者應可理解，在第二實施例的變化中，將該層新載體底材307的邊緣區313去角之步驟S304，亦可在將該層新載體底材307附接至該複合體306之步驟S305之後實施。
再者，視該層新載體底材307附接至該主動層302所用技術而定，可能會需要進行表面處理之中間步驟，但這些表面處 理步驟並非實現本發明所必要。此外，如同第一實施例，較佳者亦為使該層暫時性矽處理底材304及該層新載體底材307的E.t3乘積互相匹配。這樣，薄化該層暫時性矽處理底材304的選擇性額外步驟也可能是有利的。
因此，在第二實施例中，本發明方法亦使該層暫時性矽處理底材304得以分離而無需冒著晶圓破損的風險，亦不會損及該層新載體底材307或該主動層302。在步驟S305中，如圖3所示，待該層暫時性矽處理底材304被分離後，便可獲得新的一最終主動層元件310，在該最終主動層元件310中，效能提升、帶有去角邊緣313的新載體底材307已取代最初主動層元件的最初矽載體底材。
圖4概要描繪本發明之第三實施例。在此實施方式中，本發明之機械式層分離方法之變化將應用在又一DLT製程中，以將一現有主動層元件之原始載體底材，替換成新的、效能提升的載體底材407。
如圖4所示，步驟S402提供一半導體複合體406，該複合體包括一層矽處理底材404，其被附接至一主動層402之正面409。如同先前之實施例，該主動層402可選擇性地在其背面411包含一氧化物層403。在此實施例中，該半導體複合體406在各方面都可與先前實施例之中間複合體206及306相似。因此，在第三實施例中，雖然圖4沒有描繪前兩個步驟，但該半導體複合 體406已在步驟S400至S402中提供，其分別相當於，舉例而言，第一實施例所述之步驟S200至S202。因此，這部分的說明可參考上文，不再於此贅述。
在第三實施例中，該層新載體底材407被提供成一複合底材或多層底材。
如圖4所示，步驟S403提供了一機械支撐層415，例如一單晶或多晶矽晶圓。其他材料，像是玻璃、藍寶石、砷化鎵等等，也是適合的。
接著，在步驟S404中，如圖4所示，使至少一層高電阻材料416，例如一陶瓷凝膠、一聚合物、一多晶矽，或具有至少10kΩ．cm電阻之一材料，沉積在該機械支撐層415上面，以形成該複合載體底材407。在其他可選用的實施例中，該高電阻層416亦可被提供成多種高電阻材料層之一堆疊，逐層往上沉積於該機械支撐層415上。舉例而言，一高電阻層416可被沉積成具有介於大約30μm與大約200μm間之厚度。
在步驟S405中，如圖4所示，依照本發明之一有利變化，該複合載體底材407之機械結構，即其一層或多層高電阻材料416之結構，被複製到該複合體406相反於該主動層402之自由面417上。因此，實質上相同的層或層堆疊416亦按其沉積在該層新載體底材407上之相同順序，沉積在該複合體406之自由 面417上，以形成另一中間複合體418，在該複合體中，該層暫時性矽處理底材404與該沉積高電阻層416兩者形成用於處理該主動層402之新的一暫時性處理複合體419。
接著，在步驟S406中，使該層堆疊或單層416之最上層之自由表面414附接至該主動層402的背面411(其可為該選擇性氧化物層403之背面)，以形成另一中間複合體408，其類似於先前實施例之中間複合體208及308且具有相似優點，由於該層複合新載體底材407及該中間複合體418兩者的機械性質實質上是對稱的，因此有利於後續的機械分離步驟。
所屬技術領域中具通常知識者應可理解，在第三實施例的變化中，將該複合底材層407之機械結構(尤其是該一層或多層高電阻材料416之結構)，複製到該複合體406相反於該主動層402之自由面417上之步驟S405，亦可在該層新載體底材407附接至該主動層402背面411之步驟S406之後實施。
先前實施例的其他優點亦適用於第三實施例。舉例而言，在一變化中，該層複合載體底材407的邊緣區，亦可選擇性地加以去角，如第二實施例所述。
取決於該層複合新載體底材407附接至該主動層402之背面411所用技術，可能會需要進行表面處理之中間步驟，但這些表面處理步驟並非實現本發明所必要。此外，如同先前實施例 所述，最好盡可能使該層複合新載體底材407及該暫時性處理複合體419的E.t3乘積互相匹配。因此，在進行將該複合底材層407之機械結構複製到該複合體406之自由面417之步驟S405之前，可選擇性地實施將該層暫時性矽處理底材404薄化的額外步驟。
在第三實施例中，在步驟S406之後，可對該中間複合體408進行機械分離，其方式為，舉例而言，將一刀鋒或刀刃插入該層暫時性處理複合體419與該層複合新載體底材407之間。本發明之方法使暫時性處理複合體419(其包含該層暫時性矽處理底材404與該複製高電阻層416)得以完全分離，而無需冒著晶圓破損的風險，亦不會損及該層新載體底材407或該主動層402。在步驟S407中，如圖4所示，待該暫時性處理複合體419完全分離後，便可獲得新的一最終主動層元件410，在該最終主動層元件410中，新的、效能提升的複合載體底材407已取代最初主動層元件的最初載體底材。
經由提供一種機械式層分離之方法，其中替換載體底材的機械結構被複製到暫時性處理底材上，本發明避免了在DLT製程的機械分離步驟期間發生晶圓破損、主動層或新載體底材受損的風險
200‧‧‧最初主動層元件
201‧‧‧最初載體底材
202‧‧‧主動元件層
203‧‧‧埋置氧化物層
204‧‧‧暫時性矽處理底材
205‧‧‧中間複合體
206‧‧‧中間複合體
207‧‧‧新載體底材
208‧‧‧中間複合體
209‧‧‧正面
210‧‧‧最終主動層元件
211‧‧‧分界面
212‧‧‧邊緣區
213‧‧‧去角邊緣

Claims (10)

  1. 一種用於在雙層移轉製程中以機械方式將層分離之方法，該方法包括以下步驟：提供一第一半導體複合體(206、306、406)，其包括一層處理底材(204、304、404)及一主動層(202、302、402)，該主動層設有一前主要面(209、309、409)及相反於該前主要面(209、309、409)之一後主要面(211、311、411)，其中該層處理底材(204、304、404)係附接至該主動層(202、302、402)之前主要面(209、309、409)；然後在該主動層(202、302、402)之後主要面(211、311、411)上提供一層載體底材(207、307、407)；然後進行該層處理底材(204、304、404)之機械分離，以獲得一第二半導體複合體(210、310、410)，該第二半導體複合體在該主動層(202、302、402)之後主要面(211、311、411)包含有該層載體底材(207、307、407)；該方法之特徵在於該層處理底材(204、304、404)及該層載體底材(207、307、407)被提供成具有實質上對稱之機械結構。
  2. 如申請專利範圍第1項之方法，其中該層載體底材(204、304)及/或該層處理底材(207、307)係被選定，以使兩者之E.t3乘積為相似，即兩者E.t3乘積之差異在大約20%或更小之範圍內。
  3. 如申請專利範圍第1或2項之方法，其中該載體底材(207、307)被提供為具有一去角邊緣區(213、313)。
  4. 如申請專利範圍第1至3項中任一項之方法，其中該載體底材(207、307)被提供為一層均質高電阻材料，詳言之為具有至少10kΩ．cm電阻之一材料。
  5. 如申請專利範圍第1至3項中任一項之方法，其中該層載體底材(407)被提供為一複合層堆疊，該複合層堆疊包括：一機械支撐層(415)；及沉積在該機械支撐層上之至少一層高電阻材料(416)，且其中該高電阻材料(416)之最上層被組構成附接在該主動層(402)之後主要面(411)上。
  6. 如申請專利範圍第5項之方法，其更包括進行機械分離步驟前之一步驟，該步驟為，將該高電阻材料(416)之至少一層複製到該暫時性載體底材(404)上，詳言之為該暫時性載體底材相反於該主動層(402)之一自由面(417)上。
  7. 如申請專利範圍第5或6項之方法，其中該機械支撐層(415)為一 單晶或多晶矽晶圓。
  8. 如申請專利範圍第5至7項中任一項之方法，其中該沉積材料(416)之厚度介於30μm與200μm之間。
  9. 如申請專利範圍第5至8項中任一項之方法，其中該高電阻材料(416)為一陶瓷凝膠、一聚合物，或具有至少10kΩ．cm電阻之一材料。
  10. 如申請專利範圍第1至9項中任一項之方法，其更包括在進行機械分離步驟前，薄化該層處理底材(204、304、404)之一步驟。
TW105114202A 2015-06-05 2016-05-06 雙層移轉之機械分離方法 TWI694509B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015210384.6 2015-06-05
DE102015210384.6A DE102015210384A1 (de) 2015-06-05 2015-06-05 Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung

Publications (2)

Publication Number Publication Date
TW201643953A true TW201643953A (zh) 2016-12-16
TWI694509B TWI694509B (zh) 2020-05-21

Family

ID=56511277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114202A TWI694509B (zh) 2015-06-05 2016-05-06 雙層移轉之機械分離方法

Country Status (11)

Country Link
US (3) US10910250B2 (zh)
JP (1) JP6413129B2 (zh)
KR (1) KR101840718B1 (zh)
CN (1) CN106252280B (zh)
AU (1) AU2016203094B2 (zh)
BE (1) BE1023710B1 (zh)
DE (1) DE102015210384A1 (zh)
FR (1) FR3037189B1 (zh)
IL (1) IL245492B (zh)
SG (1) SG10201604535PA (zh)
TW (1) TWI694509B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI821529B (zh) * 2019-03-15 2023-11-11 法商索泰克公司 用於可斷裂組件的固持裝置及用於分離該可斷裂組件之分離設備

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
FR3103313B1 (fr) 2019-11-14 2021-11-12 Commissariat Energie Atomique Procédé de démontage d’un empilement d’au moins trois substrats

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6391743B1 (en) * 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
FR2844634B1 (fr) 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
JP2009532918A (ja) 2006-04-05 2009-09-10 シリコン ジェネシス コーポレーション レイヤトランスファプロセスを使用する太陽電池の製造方法および構造
KR20090028705A (ko) 2006-06-30 2009-03-19 텔레 아틀라스 노스 아메리카, 인크. 가변 압축을 가지는 적응형 인덱스
FR2907966B1 (fr) * 2006-10-27 2009-01-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat.
DE112009000140B4 (de) 2008-01-24 2022-06-15 Brewer Science, Inc. Verfahren zum reversiblen Anbringen eines Vorrichtungswafers an einem Trägersubstrat und ein daraus erhaltener Gegenstand
FR2929758B1 (fr) 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2213415A1 (en) * 2009-01-29 2010-08-04 S.O.I. TEC Silicon Device for polishing the edge of a semiconductor substrate
EP2246882B1 (en) 2009-04-29 2015-03-04 Soitec Method for transferring a layer from a donor substrate onto a handle substrate
US8252665B2 (en) * 2009-09-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for adhesive material at wafer edge
KR20110062365A (ko) 2009-12-03 2011-06-10 현대자동차주식회사 터보차저 일체형 배기매니폴드 구조
JP5644134B2 (ja) 2010-02-25 2014-12-24 ブラザー工業株式会社 画像記録装置
WO2013006865A2 (en) * 2011-07-07 2013-01-10 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces
FR2980919B1 (fr) * 2011-10-04 2014-02-21 Commissariat Energie Atomique Procede de double report de couche
FR2985371A1 (fr) 2011-12-29 2013-07-05 Commissariat Energie Atomique Procede de fabrication d'une structure multicouche sur un support
FR2995447B1 (fr) * 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
KR102061695B1 (ko) * 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
FR2997554B1 (fr) 2012-10-31 2016-04-08 Soitec Silicon On Insulator Procede de modification d'un etat de contrainte initial d'une couche active vers un etat de contrainte final
FR2997553A1 (fr) 2012-10-31 2014-05-02 Soitec Silicon On Insulator Procede de separation mecanique d'une structure formee de deux substrats monocristallins
US9281233B2 (en) * 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
US10036734B2 (en) * 2013-06-03 2018-07-31 Snaptrack, Inc. Ultrasonic sensor with bonded piezoelectric layer
FR3019374A1 (fr) * 2014-03-28 2015-10-02 Soitec Silicon On Insulator Procede de separation et de transfert de couches
US9859458B2 (en) * 2015-06-19 2018-01-02 QMAT, Inc. Bond and release layer transfer process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI821529B (zh) * 2019-03-15 2023-11-11 法商索泰克公司 用於可斷裂組件的固持裝置及用於分離該可斷裂組件之分離設備

Also Published As

Publication number Publication date
DE102015210384A1 (de) 2016-12-08
FR3037189B1 (fr) 2020-02-28
CN106252280A (zh) 2016-12-21
JP6413129B2 (ja) 2018-10-31
CN106252280B (zh) 2020-01-31
US10910250B2 (en) 2021-02-02
US11742233B2 (en) 2023-08-29
TWI694509B (zh) 2020-05-21
SG10201604535PA (en) 2017-01-27
IL245492B (en) 2021-08-31
JP2017005245A (ja) 2017-01-05
US20160358805A1 (en) 2016-12-08
BE1023710A1 (fr) 2017-06-22
FR3037189A1 (fr) 2016-12-09
BE1023710B1 (fr) 2017-06-22
US20240021461A1 (en) 2024-01-18
IL245492A0 (en) 2016-08-31
KR101840718B1 (ko) 2018-05-04
AU2016203094A1 (en) 2016-12-22
KR20160143523A (ko) 2016-12-14
US20210118717A1 (en) 2021-04-22
AU2016203094B2 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
TWI590332B (zh) 異質退火方法及裝置
US8343851B2 (en) Wafer temporary bonding method using silicon direct bonding
US11742233B2 (en) Method of mechanical separation for a double layer transfer
US7709932B2 (en) Semiconductor wafer having a separation portion on a peripheral area
TWI337769B (en) Method for recycling an epitaxied donor wafer
TWI445101B (zh) 暫時性半導體結構接合方法及相關經接合的半導體結構
TW201009920A (en) Method of thinning a semiconductor wafer
CN105990208A (zh) 层叠器件的制造方法
TWI505346B (zh) Manufacturing method of semiconductor device
CN106158580A (zh) 晶圆减薄方法
JP2011071193A (ja) 貼合せｓｏｉウェーハ及びその製造方法
CN102810466A (zh) 用于制造半导体衬底的方法
CN106847739A (zh) 一种绝缘体上硅材料的制造方法
US9824912B2 (en) Method of transforming an electronic device
KR102435529B1 (ko) 층들의 전달 방법
CN104662649A (zh) 直接键合工艺
CN108292699A (zh) 用于制造混合结构的方法
US20150340264A1 (en) Method of application of a carrier to a device wafer
JP3996557B2 (ja) 半導体接合ウエーハの製造方法
US9082713B2 (en) Method of grinding wafer stacks to provide uniform residual silicon thickness
Phommahaxay et al. Evolution of temporary wafer (de) bonding technology towards low temperature processes for enhanced 3D integration
JP2016127094A (ja) 半導体装置の製造方法
WO2021157218A1 (ja) 複合基板およびその製造方法
TW201806083A (zh) 用於非破壞性磊晶移起之有效複合基材
TW201935519A (zh) 可分離結構及應用所述結構之分離方法