TW201935519A - 可分離結構及應用所述結構之分離方法 - Google Patents

可分離結構及應用所述結構之分離方法 Download PDF

Info

Publication number
TW201935519A
TW201935519A TW108101562A TW108101562A TW201935519A TW 201935519 A TW201935519 A TW 201935519A TW 108101562 A TW108101562 A TW 108101562A TW 108101562 A TW108101562 A TW 108101562A TW 201935519 A TW201935519 A TW 201935519A
Authority
TW
Taiwan
Prior art keywords
oxide layer
layer
silicon oxide
substrate
thin layer
Prior art date
Application number
TW108101562A
Other languages
English (en)
Other versions
TWI762755B (zh
Inventor
迪帝爾 蘭盧
奧列格 科諾強克
那迪亞 班穆罕默德
雷諾 蓋倫
諾伯特 柯倫倍
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW201935519A publication Critical patent/TW201935519A/zh
Application granted granted Critical
Publication of TWI762755B publication Critical patent/TWI762755B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明係相關於一種可分離結構(100)，其包括一載體底材(10)與位於該載體底材(10)上第一接面處(1)的一矽氧化物層(20)。該可分離結構(100)之特徵為：該矽氧化物層(20)具有小於200 nm的厚度；氫及/或氦之輕種核(30)依照一植入曲線(31)深層分佈於該可分離結構(100)的整個區域，所述輕種核的最大濃度位於該矽氧化物層(20)的厚度之內；相對於該矽氧化物層(20)的厚度，所述植入輕種核(30)之總劑量，以至少五倍之因數超過所述輕種核(30)在該矽氧化物層(20)內的溶解極限。

Description

可分離結構及應用所述結構之分離方法
本發明係關於可應用在微電子，光學，微系統等的薄層移轉之領域。本發明特別是關於可應用於移轉或處理薄層的一種可分離結構。
矽或絕緣體上矽(SOI, silicon-on-insulator)底材已被廣泛應用於微電子裝置的製造上。如同一般眾所週知，此種底材包括一薄層矽與埋置之氧化物，其位置在一載體底材之上。為了在此等底材上達成電晶體的更大集積度，個別元件側向尺度的縮減以及蝕刻的精緻度，都增加了對底材品質的需求，包含結晶品質及各層的均勻度兩者。
為了製造具有所需品質的SOI底材，需要施加高溫熱處理，特別是為了達成矽薄層之最終加工時為然。特別是，在約1200°C之下，於惰性氣體環境中所進行的一個熱回火步驟，可用來使薄層熱平滑化，以便達成所需之表面粗度等級，常規而言應小於0.2 nm RMS，且同時維持該薄層的極佳厚度均勻性。
某些元件製造之應用，不只需要薄層的高品質，其載體底材更需要具有特定的性質。例如，射頻(RF)領域的元件便是如此，此等元件若具有高電阻率載體底材是有利的。例如，玻璃底材便有其優點。或者，當載體底材係由高電阻率矽製成時，其可以有利地被提供成具有一電荷捕捉層，以便限制RF信號的減損及失真。有關此一議題可參考“Silicon-on-insulator (SOI) Technology, manufacture and applications”一書 (points 10.7 and 10.8, Oleg Kononchuk and Bich-Yen Nguyen, Woodhead Publishing)，其內容特別是相關於具有捕捉層(trap-rich，富阱)的SOI底材。
當載體底材係以非矽材料(如玻璃)製作，或當其設有捕捉層時，以極高溫度進行熱處理以最終加工SOI底材的作法是無法進行的，這是因為其結構或捕捉層會因高溫而劣化。
然而，若無此等熱處理，便又難以確保薄層的所需品質。
本技術領域中已有數種製程方法可對一最終底材進行一薄層的移轉，該薄層係在一初始底材上製作，且在進行移轉之前已具有所需的最終品質。該初始底材一般包括一埋置氧化物層，該薄層係位於其上，該氧化物層本身係位在一載體底材之上，適於進行熱處理以便對該薄層施行最終加工。此外，最終底材具有其目標特定用途所需的性質。
某些移轉方法係由將最終加工完成的薄層(位於初始底材之上)接合至最終底材上，接著再以機械及/或化學方式由初始底材上移除載體底材的步驟所構成，此可將薄層移轉到最終底材之上。此種作法的主要缺點是其相對於初始載體底材之損耗成本，以及其具有限制性的機械及化學處理，會在進行移轉時不利地影響薄層的品質。
其他方法則係基於對初始底材中的一層，或該薄層與初始底材的載體底材之間的一弱化接面，施加機械應力或施行化學處理而達成分離，如此便可能達成將薄層由初始底材移轉到最終底材上。
此等方法的缺點主要在於，利用對初始底材-最終底材的接合件施加機械力或將其浸入化學溶液所進行的分離步驟，可能會對薄層品質產生負面影響。
另有其他方法，其係以使用雷射在接面處進行分離(雷射剝離)的作法為基礎，其需要使用透明的底材(用於最終底材或初始載體底材)，而這會對其應用領域造成限制。
最後，FR2756847文件中提出利用離子植入而分離一結構的兩個部份的方法。此方法係由對兩部份間的接面引入離子的步驟所構成，此些離子可以打斷該兩部份之間所存在的原子間鍵結。
此類方法的一個缺點是其在植入深度方面需要很大劑量以及良好精度。
本發明目的在於克服習知技術的所有或部份缺陷。本發明之一目的係在於提供一種結構，其被組構成可在一接面處分離且可用於移轉或處理薄層。
本發明係相關於一種可分離結構，其包括一載體底材與位於該載體底材上第一接面處的一矽氧化物層。該可分離結構之特徵為： 該矽氧化物層具有小於200 nm的厚度； 氫及/或氦之輕種核依照一植入曲線深層分佈於該可分離結構的整個區域，所述輕種核的最大濃度位於該矽氧化物層的厚度之內； 相對於該矽氧化物層的厚度，所述植入輕種核之總劑量，以至少五倍之因數超過所述輕種核在該矽氧化物層內的溶解極限。
依據本發明之有利特點，無論是其單一或其組合之特點： 該可分離結構包括適於製作元件及/或用於形成一阻障層的一薄層，其位於該矽氧化物層的第二接面處； 該載體底材係以矽製成且該矽氧化物層係為一熱氧化物； 該薄層係以單晶矽製成； 該薄層係以氮化矽製成。
本發明亦涉及一種用於分離前述可分離結構之方法，其包括： a) 沿一鍵結接面將該可分離結構接合至一第二底材； b) 對前述接合件施加一熱處理，以使至少一些所述輕種核遷移至與所述第一接面或第二接面齊平； c) 使前述接合件在所述第一接面或第二接面處自發性分離，從而形成所述矽氧化物層的一分離表面，並使得至少所述薄層移轉至該第二底材上，以形成一複合結構。
依據本發明之有利特點，無論是其單一或其組合之特點： 步驟b)係於200°C 與 600°C間之溫度下執行； 步驟c)係於步驟 b)之熱處理期間執行； 所述矽氧化物層的分離表面之粗度低於0.5 nm RMS； 在步驟a)所提供之可分離結構包括位於所述矽氧化物層上適於製作元件的一薄層，其位於第二接面處，且其中在所述薄層的最終加工步驟之後，所述氫及/或氦之輕種核已被植入所述矽氧化物層的厚度內； 所述薄層的最終加工步驟包括一高溫熱處理，特別是高於1000°C，甚至高於1100°C之熱處理； 在步驟a)所提供之第二底材包括一第二載體底材，位於該第二載體底材上的一捕捉層，以及位於該捕捉層上的一第二矽氧化物層，該第二矽氧化物層是要用於在該鍵結接面處接合至所述可分離結構； 步驟a)中所提供之第二底材包括一玻璃底材； 在步驟a)所提供之第二底材包括一第二載體底材，以及位於該第二載體底材上且厚度大於800 nm的一第二矽氧化物層，該第二矽氧化物層是要用於在該鍵結接面處接合至所述可分離結構； 本發明之分離方法於步驟c)之後包括在低於1000°C 的溫度下對所述複合結構(200)進行熱處理之步驟，以排出仍存在於被移轉薄層中的輕種核。
在以下的說明中，各圖中相同的參考標號可能用來標示相同性質的元件。
為了易於理解，各圖係屬示意說明之性質，其中之尺度並未必成比例。尤其是，沿z軸方向各層的厚度相較於沿x及y軸方向的側向尺寸並未必成比例。
本發明係相關於一種可分離結構100，其包括一載體底材10，以及該載體底材之上位於第一接面1處的一矽氧化物層20 (圖1)。
載體底材10之材質可以從與微電子之製作方法相容的材料之中選定；其較佳者，其可以由半導體產業中一般所應用的矽材料形成。例如，載體底材10可為晶圓之形式，其直徑由100至450 mm，且其厚度係在250與850微米之間。
當載體底材10選定為矽時，矽氧化物層20其較佳者可由熱生長方式獲得。前述熱氧化可在850°C與1100°C之間的溫度之內，於乾式或濕式氧化性氣體環境之中進行。依另種方式，矽氧化物層20可利用氣相沉積(PECVD、LPCVD等)或液態沉積技術而在載體底材10上製作出來。
依據本發明，在可分離結構100中，氧化物層20具有小於200 nm，甚或小於100 nm的厚度；其較佳者，氧化物層20之厚度係在10 nm與50 nm之間。
從後續說明中將可看出為何如此限制氧化物層20的厚度可為結構100提供良好的分離效率。
可分離結構100更包括氫及/或氦之輕種核30，其依據一植入曲線31，而深層分佈於氧化物層20之內：植入曲線31顯示於圖1中，其係沿著z軸而延伸。在(x,y)平面中，輕種核30存在於結構100的整個區域內。
輕種核係經由離子植入而有利地引入氧化物層20之內。依另種方式，且特別是當其輕種核必須被引入至較淺深度時，可利用電漿浸沒進行植入。
依據本發明，可分離結構100內可以僅只植入氫，僅只植入氦，或共同植入氫及氦。
曲線31的濃度最大值位於氧化物層20的厚度之內，其較佳者應接近該厚度的中央部份。
本發明發現，在植入後，其植入總劑量大部分有利地存在於氧化物層20之內。
依據本發明，所植入輕種核30的總劑量，相對於氧化物層20的厚度，以至少五倍之因數超過此些輕種核在該氧化物層20內的溶解極限。其較佳者，所植入輕種核30的總劑量，相對於氧化物層20的厚度，以至少五至二十倍之因數超過此些輕種核在該氧化物層20內的溶解極限。應記住的是，氫在矽氧化物內的溶解極限為1.5E 21/cm3 。
依據一第一實施例，可分離結構100因此包括載體底材10，矽氧化物層20，以及在氧化物層20內依據植入曲線31分佈的輕種核30。
作為示例，就厚度50 nm的氧化物層20而言，具1 keV能量的氫離子可以大約4E 16/cm2 的劑量進行植入。相對於氧化物層20的厚度，其總植入劑量(4E 16/cm2 )可達成8e 21/cm3 的氫濃度，亦即，稍高於氫在矽氧化物層20內溶解極限的五倍。
常規而言，就厚度為數nm至100 nm的氧化物層20而言，可使用範圍在數百 eV至大約10keV的植入能量，以及範圍在大約1E 16至7.5E 16/cm2 的劑量，進行氫的植入。其較佳者，就厚度在10 nm及50 nm之間的氧化物層20而言，其氫植入劑量將被選定在1E 16及4E 16/cm2 之間。
如此，當接受200°C與600°C之間溫度的常規熱處理時，可分離結構100因此即具備可在第一接面1處分離的能力。
在熱處理之後，所植入輕種核30的總劑量將大部份出現在氧化物層20之內(不論是由於直接植入氧化物層20內或由於種核30遷移進入該層20內之故)。輕種核30的濃度，便以五至二十倍之因數超過其在氧化物層20內的溶解極限。
由於氧化物層20厚度極薄，且輕種核30的濃度遠超過其在氧化物層20內的溶解極限之故，輕種核便無法被氧化物層20所吸收，且某些輕種核將實質地遷移至第一接面1。
該第一接面1有利地為一種熱接面(亦即，在矽載體底材上生長熱氧化物層而製作出來)，本發明已利用實驗顯示，輕種核30可有利地遷移至此接面，並且，超過一定濃度時，此接面會在輕種核30的壓力效應下自發性地發生裂開。從後文所詳細描述的分離方法可瞭解，可分離結構100便可因此而沿著第一接面1在氧化物層20與載體底材10之間發生分離。
依據一第二實施例，可分離結構100更包括適於製作元件的一薄層40，其位於氧化物層20的第二接面2處(圖2a)。
在此第二實施例中，輕種核30係在適於製作元件的薄層40製成後才被引入氧化物層20內。
「適於製作元件」一詞在此應理解為其具有進行目標元件之後續製程所要求之品質及結構特性。詳言之，薄層40在厚度均勻性、結晶品質及表面品質(粗度、缺陷度及殘留污染)等方面具備所需品質。此即假設，位於氧化物層20(其位於載體底材10上)上的薄層40已可進行高溫最終熱處理。詳言之，在溫度約1200°C，於惰性氣體環境中所進行的熱回火步驟，可用於薄層40的熱平滑化處理，以便達成所需之表面粗度等級，其通常應小於0.2 nm RMS，且同時維持該薄層的極佳厚度均勻性。應注意的是，在此等處理程序期間，輕種核30尚未出現在可分離結構100中，以便避免過早出現分離。
薄層40可以各種方式製作。通常，薄層40係從一施體底材4製作(圖3a)，其係在第二接面2處接合至氧化物層20。應注意，依另種方式，氧化物層20可以出現在施體底材4上(於第二接面2處)且接合至載體底材10(於第一接面1處)。
所述接合操作可利用與薄層40最終加工之高溫處理相容的任何鍵結技術。詳言之，所述接合操作可利用分子黏附鍵結來進行，此技術已廣為習知。在鍵結操作之前，待接合的表面可接受乾式(例如電漿活化)及/或濕式(化學清潔)處理，以增進接面的品質與強度。第二接面2其較佳者可利用熱處理予以強化。
施體底材4接著進行一薄化步驟，其完成之後，便會形成表面層40 (圖3b)。該薄化步驟可利用習知技術領域所廣為熟知的各種技術進行，尤其是： •Smart-Cut®程序，其特別適合於形成極薄層(厚度通常在數奈米及1微米之間)：其基礎為，於接合步驟之前，在接合面處將氣相種核植入施體底材4內，以形成一弱化埋置面；在接合後，施體底材4於一開裂步驟中沿著弱化面而分離，以便只有薄層40保持連接至載體底材10。 •化學-機械薄化程序，其包含機械研磨、化學-機械研磨，以及化學蝕刻，主要適用於形成厚度在數微米至數十或數百微米間的層結構。
當然，上述各種技術並非全部的適用技術，其他已知技術同樣可用來薄化施體底材4。
以製作薄層40為目標，所述薄化步驟更包括一個或多個最終加工步驟，其能夠恢復薄層40的表面與體積之品質，如同上述。
當薄層40厚度很薄，尤其是小於200 nm，或小於100 nm，甚或小於50 nm時，其對最終加工的需求更為嚴苛。本發明之可分離結構100對於薄層40厚度在此範圍內者特別有利。
當薄層40製作出來並具有目標用途所需求的特性時，輕種核30即依據植入曲線31而被引入氧化物層20(圖3c)。
作為示例，當矽製薄層40具有200 nm的厚度，且矽氧化物層20具有25 nm的厚度時，可將帶有18 keV能量的氫離子以4E 16/cm2 的劑量植入。相較於氧化物層20的厚度，前述總植入劑量(4E 16/cm2 )可達成1.6E 22/cm3 的氫濃度，亦即，約為氫在矽氧化物層20中的溶解極限的十倍。
常規而言，當矽製薄層40具有數nm至200 nm的厚度，且氧化物層20具有數nm至100 nm的厚度時，可將氫以大約1E 16至7.5E 16/cm2 範圍的劑量植入。有利的是，當氧化物層20具有介於10nm及50 nm間的厚度時，氫植入的劑量將可選定在1E 16及4E 16/cm2 之間。
如此，當接受熱處理時，可分離結構100因此即具備可在第一接面1或第二接面2處分離的能力，如同前面第一實施例所說明。
應注意的是，在矽製薄層40具有200 nm的厚度，且矽氧化物層20具有50 nm的厚度情況下，申請人已證明，透過將植入曲線的最大值置於氧化層20之內，分別以大約1E 16及1E 16/cm2 的劑量進行氫與氦離子的共同植入，同樣可讓可分離結構100具有在接受熱處理時在第一接面1或第二接面2處分離的能力。相較於氧化物層20的厚度，前述的氫總植入劑量(1E 16/cm2 )可獲得2E 21/cm3 的氫濃度，亦即，僅約為氫在矽氧化物層20內溶解極限的1.3倍；因此，氦的存在可降低所需的氫濃度係數。
有利的是，依據本發明之第二實施例，當第一接面1及第二接面2其中之一係透過在載體底材10 (第一接面1)或施體底材4 (第二接面2)上進行矽氧化物之熱生長而獲得時，分離係在該接面處發生。詳言之，申請人已觀察到，在可分離結構100曝露在高於900°C的溫度後，熱氧化物/矽接面變得比鍵結接面更弱(此為薄層40經最終加工後的情況)。輕種核30的遷移與積聚因而可在作為熱接面的第一接面1及第二接面2當中一處有利地發生。
依據一第三實施例，可分離結構100包括載體底材10、氧化物層20、依據一植入曲線31分佈於該氧化物層20內的輕種核30，以及形成一阻障層的一薄層45，其位於氧化物層20上的第二接面2處(圖2b)。
阻障層45具有限制甚至防止輕種核30擴散的作用，並因此而利於輕種核在氧化物層20內的積聚，特別是在針對結構100進行分離的熱處理期間。
舉例而言，薄阻障層45可以由氮化矽、氮化鋁、氧化鋁或其他結晶半導體(Si，Ge，SiC)所構成，其係直接沉積在氧化物層20上。
在此第三實施例中，輕種核30係有利地在阻障層45形成後被引入氧化物層20內，以在分離步驟之前限制對可分離結構進行的熱處理，並避免過早分離。
作為示例，當薄層40係以具有30 nm厚度的氮化矽製成，且矽氧化物層20具有30 nm厚度時，可將帶有2 keV能量的氫離子以大約3E 16/cm2 的劑量植入。相對於氧化物層20的厚度，前述總植入劑量(3E 16/cm2 )可以獲得1E 22/cm3 的氫濃度，亦即，大約氫在矽氧化物層20內溶解極限的七倍。
薄阻障層45可以讓輕種核侷限在氧化物層20內並保持飽和：此可有利於該些種核30遷移至第一接面1或第二接面2。
如此，如同前述，當接受熱處理時，可分離結構100因此即具備可在第一接面1或第二接面2處分離的能力。
依據第三實施例的可分離結構100可被利用作為處理局部或完全加工原始層(virgin layer)時的暫時性支撐件。
本發明亦與一種用於將該可分離結構100加以分離的方法有關。
該方法要求使用依據前述實施例其中之一的可分離結構100。
首先，該分離方法包括沿著一鍵結接面3將可分離結構100接合至一第二底材50的一步驟a)(圖4a及5a)。
依據一第一實施變化例，第二底材50一方面預計要被薄化以便形成有一有用層50’，另一方面要被接合至一第三底材60上(圖4a’)。此種情況下，可分離結構100可發揮暫時性處理底材(temporary handle)的作用，從而使該有用層50’在第二底材50的薄化與接合至第三底材60步驟期間，得以被處理。依據前述第一或第三實施例的可分離結構100將特別適合於此種暫時性處理底材的用途。
依據一第二實施變化例 (圖5a)，第二底材50具有特定性質，且其係預計用於承接適於製作元件的薄層40 (亦即，其已完成最終加工並具有所需之品質)，以供進行特定用途的後續元件製作步驟。在此情況下，前述第二實施例的可分離結構100，因其相容於薄層40的最終加工步驟，即可用於將薄層40由初始載體底材10移轉至所述第二底材50。
本發明的分離方法接著包括步驟b)，於此步驟中對接合件150施加一熱處理，以使至少一些輕種核30遷移至與第一接面1及第二接面2其中一者達成齊平(與第一接面1達成齊平的情況如圖4b之示例所描述)。
本發明有利之處為，步驟b)係於200°C至600°C之間的溫度下進行。
由於氧化物層20很薄，且輕種核30的濃度以極大程度(五至二十倍)超過其在氧化物層20內的溶解極限，因此輕種核30便無法完全被氧化物層20所吸收，且一些輕種核30將實質地遷移至第一接面1及第二接面2。若第一接面1(或依另種作法，第二接面2)為熱接面，亦即，其係透過在矽質載體底材10(或依另種作法，施體底材4)上生長一熱氧化物層而獲得，則該接面會有利地吸引並捕捉輕種核30。此接面處輕種核30濃度的增加，會造成該接面在輕種核30的壓力效應下裂開。
本發明的分離方法最後包括接合件150在第一接面1處發生自發性分離的步驟c) (圖4c)，從而使氧化物層20的分離表面21移轉到一複合結構200上，並形成載體底材10的分離表面11。依另種方式，所述分離可在第二接面2處發生(圖5c)，從而形成氧化物層20的分離表面21(其保持在載體底材10上)，並形成薄層40的分離表面41。
「自發性分離」一詞在此應理解為其分離不需外部機械或化學應力即可發生。由於在可分離結構100整個區域內，輕種核30的濃度以及輕種核30所形成氣態種核的壓力，引起第一接面1或第二接面2的開裂，因此而發生分離。
此自發性分離有利地在步驟b)的熱處理期間發生。
在分離結束時，一方面可獲得一複合結構200，其視不同實施例而定可包括有用層50’或薄層40，另一方面則可獲得可分離結構100的載體底材10 (圖4c及5c)。氧化物層20則存在於複合結構200或載體底材10上，視分離接面為第一接面1或第二接面2而定。
依據本發明的分離方法，氧化物層20的分離表面21可獲得低於0.5 nm的粗度。此有利特徵係基於第一接面1(或第二接面2)在輕種核30引入期間並未發生損傷的事實，此係因為依據本發明，植入曲線的濃度最大值總是保持位於氧化物層20內。分離接面則是非常平滑，當其為熱接面時尤其如此。因此，沿此接面所發生的分離使得分離表面21，11，41有極低的粗度，其分別對應於接面於分離之前的粗度。本發明之方法可將處理限制在分離表面21，11，41其中之一，以分別完成複合結構200並回收載體底材10以供再利用。
本發明之分離方法有利地在步驟c)之後包括在低於1000°C的溫度下對複合結構200進行熱處理之一步驟，以排出仍存在於已移轉之層20，40中的殘留輕種核30’ (圖4c及5c)。
在某些情況下，氧化物層20與可能包括薄阻障層45皆被移除，以便可以接觸到底下之層，例如有用層50’(圖4c)。
在本發明之可分離方法的第二實施變化例之一示例中，步驟 a)所提供之第二底材50包括一載體底材51 (下稱第二載體底材51)，位於第二載體底材51上的一捕捉層52，與位於捕捉層52上的一矽氧化物層53 (此後稱為第二氧化物層53)。在接合步驟 a)期間，第二氧化物層53在鍵結接面3處被接合至可分離結構100。
如圖6所示，在分離方法的步驟c)結束時，可獲得一複合結構200，其包括一薄層40，該薄層適於製作元件且位於一特定底材上，該底材包括捕捉層52與第二氧化物層53，後者形成複合結構200的埋置氧化物層。
接著可進行低溫最終加工步驟，特別是例如以低於或等於1000°C的溫度進行熱處理，以釋放存在於薄層40與氧化物層20內的殘留輕種核30’(若有出現的話)。最後，可進行一化學處理以去除氧化物層20，並對複合結構200進行清潔，此可獲得一SOI類型的底材，其具有一高品質薄層40與特別適用於射頻用途的特定底材。薄層40可具有小於100 nm，或小於50 nm，甚或小於25 nm的厚度。在包含一捕捉層52的特定底材上製作具有此種厚度及高品質(特別是優於± 1 nm的均勻度，極低的缺陷率，小於0.2 nm的低表面粗度)的薄層，乃是極度複雜，此是因最終加工處理時，為了避免損壞捕捉層52而有溫度限制的緣故。
依據本發明的可分離結構100及分離方法，可更易於獲得具有高品質薄層40的複合結構200，不論其厚度是多少。
在本發明分離方法第二實施變化例的另一示例中，步驟a)所提供的第二底材50包括一玻璃底材。
在該分離方法的步驟c)結束時，可獲得一複合結構200，其包括一薄層40，該薄層適於製作元件且位於一特定玻璃底材上。
要在相較於該薄層40具異質特性的一特定底材上製作具高品質的薄層，乃是極端的複雜，這是由於為了避免損壞該薄層及/或異質結構本身，最終加工處理時必須要有溫度限制的緣故，此限制是起因於構成該異質結構材料的不同膨脹特性之故。依據本發明的可分離結構100及分離方法，可更易於獲得具有移轉至一玻璃底材上之高品質薄層40的異質複合結構200。
在本發明分離方法第二實施變化例的又一示例中，步驟 a)所提供之第二底材50包括一第二載體底材 (由矽或適於目標用途的其他材料製成)，與位於第二載體底材上且厚度大於800 nm的一第二矽氧化物層，該第二矽氧化物層係用於在鍵結接面3處接合至可分離底材。
在該分離方法的步驟c)結束時，可獲得一複合結構200，其包括一薄層40，該薄層適於製作元件，且位於設有一厚的第二氧化物層的一特定底材上。
要在包括厚氧化物層的一特定底材上製作具高品質的薄層40，通常是複雜製程。例如，因氧化物的彈性模數低，故在厚氧化物(＞ 400 nm)上獲得薄層的矽(＜ 100 nm)的製程是複雜的。詳言之，對薄矽層施加的任何機械應力(研磨拋光，開裂)，由於其底下的厚氧化物層變形之故，皆有導致薄矽層斷裂的風險。
依據本發明的可分離結構100及分離方法，可更易於獲得具有移轉至一厚氧化物層上的高品質薄層40的複合結構200。
當然，本發明不限定於上述各實施例，任何實施方式之變化例均可導入而不偏離本發明之申請專利範圍所界定之範疇。
1‧‧‧第一接面
2‧‧‧第二接面
3‧‧‧鍵結接面
4‧‧‧施體底材
10‧‧‧載體底材
11 、21、41‧‧‧分離表面
20‧‧‧氧化物層
30 、30’‧‧‧輕種核
31‧‧‧植入曲線
40‧‧‧薄層
45‧‧‧阻障層
50‧‧‧第二底材
50’‧‧‧有用層
51‧‧‧第二載體底材
52‧‧‧捕捉層
53‧‧‧第二氧化物層
60‧‧‧第三底材
100‧‧‧可分離結構
150‧‧‧接合件
200‧‧‧複合結構
下文之實施方式將可更為彰顯本發明之其他特徵及優點，實施方式係參考本說明所附圖式進行，圖式之中： - 圖1繪示依據本發明一第一實施例之一可分離結構； - 圖2a及2b分別繪示依據本發明一第二及一第三實施例之可分離結構； - 圖3a及3b分別繪示依據本發明第二實施例製作可分離結構之一方法； - 圖4a、4a’、4b及4c繪示依據本發明可分離結構之一第一變化實施方式之一種分離方法； - 圖5a、5b及5c繪示依據本發明可分離結構之一第二變化實施方式之一種分離方法； - 圖6繪示依據本發明第二實施例將一可分離結構分離之後所獲得的一複合結構之一示例。

Claims (15)

  1. 一種可分離結構(100)，其包括一載體底材(10)與位於該載體底材(10)上第一接面(1)處的一矽氧化物層(20)，該可分離結構(100)之特徵為： 該矽氧化物層(20)具有小於200 nm的厚度； 氫及/或氦之輕種核(30)依照一植入曲線(31)深層分佈於該可分離結構(100)的整個區域，所述輕種核的最大濃度位於該矽氧化物層(20)的厚度之內； 相對於該矽氧化物層(20)的厚度，所述植入輕種核(30)之總劑量，以至少五倍之因數超過所述輕種核(30)在該矽氧化物層(20)內的溶解極限。
  2. 如申請專利範圍第1項之可分離結構(100)，其包括適於製作元件及/或用於形成一阻障層(45)的一薄層(40)，其位於該矽氧化物層(20)的第二接面(2)處。
  3. 如申請專利範圍第2項之可分離結構(100)，其中該載體底材(10)係以矽製成且該矽氧化物層(20)為一熱氧化物。
  4. 如申請專利範圍第3項之可分離結構(100)，其中適於製作元件之該薄層(40)係以單晶矽製成。
  5. 如申請專利範圍第3項之可分離結構(100)，其中用於形成一阻障層(45)之薄層係以氮化矽製成。
  6. 一種用於分離如申請專利範圍第2項之可分離結構(100)之方法，其包括： a) 沿一鍵結接面(3)將所述可分離結構(100)接合至一第二底材(50)； b) 對前述接合件(150)施加一熱處理，以使至少一些所述輕種核(30)遷移至與所述第一接面(1)或第二接面(2)齊平； c) 使前述接合件(150)在所述第一接面(1)或第二接面(2)處自發性分離，從而形成所述矽氧化物層(20)的一分離表面(21)，並使得至少所述薄層(40，45)移轉至該第二底材(50)上，以形成一複合結構(200)。
  7. 如申請專利範圍第6項之分離方法，其中步驟 b)係於200°C 與 600°C間之溫度下執行。
  8. 如申請專利範圍第6或7項之分離方法，其中步驟 c)係於步驟 b)之熱處理期間執行。
  9. 如申請專利範圍第6至8項中任一項之分離方法，其中所述矽氧化物層(20)的分離表面(21)之粗度低於0.5 nm RMS。
  10. 如申請專利範圍第6至9項中任一項之分離方法，其中在步驟 a)所提供之可分離結構(100)包括位於所述矽氧化物層(20)上適於製作元件的一薄層(40)，其位於第二接面(2)處，且其中在所述薄層(40)的最終加工步驟之後，所述氫及/或氦之輕種核(30)已被植入所述矽氧化物層(20)的厚度內。
  11. 如申請專利範圍第10項之分離方法，其中所述薄層(40)的最終加工步驟包括一高溫熱處理，特別是高於1000°C，甚至高於1100°C之熱處理。
  12. 如申請專利範圍第10或11項之分離方法，其中在步驟 a)所提供之第二底材(50)包括一第二載體底材(51)，位於該第二載體底材(51)上的一捕捉層(52)，以及位於該捕捉層(52)上的一第二矽氧化物層(53)，該第二矽氧化物層(53)是要用於在該鍵結接面(3)處接合至所述可分離結構(100)。
  13. 如申請專利範圍第10或第11項之分離方法，其中在步驟 a)所提供之第二底材(50)包括一玻璃底材。
  14. 如申請專利範圍第10或第11項之分離方法，其中在步驟 a)所提供之第二底材(50)包括一第二載體底材，以及位於該第二載體底材上，具有厚度大於800 nm的一第二矽氧化物層，該第二矽氧化物層是要用於在該鍵結接面(3)處接合至所述可分離結構(100)。
  15. 如申請專利範圍第10至14項中任一項之分離方法，其於步驟 c)之後包括在低於1000°C 的溫度下對所述複合結構(200)進行熱處理之步驟，以排出仍存在於被移轉薄層中的輕種核。
TW108101562A 2018-02-13 2019-01-15 可分離結構及應用所述結構之分離方法 TWI762755B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1851179A FR3077924B1 (fr) 2018-02-13 2018-02-13 Structure demontable et procede de demontage utilisant ladite structure
??1851179 2018-02-13
FR1851179 2018-02-13

Publications (2)

Publication Number Publication Date
TW201935519A true TW201935519A (zh) 2019-09-01
TWI762755B TWI762755B (zh) 2022-05-01

Family

ID=62749084

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101562A TWI762755B (zh) 2018-02-13 2019-01-15 可分離結構及應用所述結構之分離方法

Country Status (8)

Country Link
US (1) US11424156B2 (zh)
EP (1) EP3753047B1 (zh)
JP (1) JP7275438B2 (zh)
CN (1) CN111630653B (zh)
FR (1) FR3077924B1 (zh)
SG (1) SG11202005826QA (zh)
TW (1) TWI762755B (zh)
WO (1) WO2019158833A1 (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2756847B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
FR2767604B1 (fr) * 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP2002289820A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
JP2004063730A (ja) 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
FR2865574B1 (fr) * 2004-01-26 2006-04-07 Soitec Silicon On Insulator Procede de fabrication d'un substrat demontable
JP4319078B2 (ja) * 2004-03-26 2009-08-26 シャープ株式会社 半導体装置の製造方法
JP2007220749A (ja) 2006-02-14 2007-08-30 Seiko Epson Corp 半導体装置の製造方法
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
FR2898430B1 (fr) * 2006-03-13 2008-06-06 Soitec Silicon On Insulator Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede
FR2905801B1 (fr) * 2006-09-12 2008-12-05 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
KR101196791B1 (ko) * 2008-03-13 2012-11-05 소이텍 절연 매몰층 내에 차징된 영역을 갖는 기판
KR20120032487A (ko) 2009-06-24 2012-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 처리 및 ｓｏｉ 기판의 제작 방법
JP5917036B2 (ja) 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP6213046B2 (ja) 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6516957B2 (ja) 2013-09-04 2019-05-22 株式会社Sumco エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法
WO2015186625A1 (ja) 2014-06-03 2015-12-10 株式会社日本製鋼所 ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置
US10381260B2 (en) 2014-11-18 2019-08-13 GlobalWafers Co., Inc. Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers

Also Published As

Publication number Publication date
WO2019158833A1 (fr) 2019-08-22
TWI762755B (zh) 2022-05-01
CN111630653A (zh) 2020-09-04
CN111630653B (zh) 2024-05-14
JP7275438B2 (ja) 2023-05-18
US11424156B2 (en) 2022-08-23
EP3753047A1 (fr) 2020-12-23
EP3753047B1 (fr) 2022-10-05
FR3077924A1 (fr) 2019-08-16
SG11202005826QA (en) 2020-07-29
FR3077924B1 (fr) 2020-01-17
US20210050249A1 (en) 2021-02-18
JP2021513735A (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
US7166520B1 (en) Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070029043A1 (en) Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US6858517B2 (en) Methods of producing a heterogeneous semiconductor structure
US8951887B2 (en) Process for fabricating a semiconductor structure employing a temporary bond
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
US20070032044A1 (en) Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
US20120018855A1 (en) Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
SG173950A1 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
KR101238679B1 (ko) 저압에서의 분자 접착 접합 방법
TWI430339B (zh) 用於製備一多層結晶結構之方法
US7067393B2 (en) Substrate assembly for stressed systems
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
TWI773852B (zh) 製備施體底材殘餘物之方法，從該方法獲得之底材，以及此種底材之應用
TWI857218B (zh) 用於製作堆疊結構之方法
TW202343550A (zh) 將薄層轉移到載體基板之方法
TW202036782A (zh) 用於將有用層移轉至支撐底材上之方法
JP2023519166A (ja) 積層構造を製造するための方法