KR101238679B1 - 저압에서의 분자 접착 접합 방법 - Google Patents

저압에서의 분자 접착 접합 방법 Download PDF

Info

Publication number
KR101238679B1
KR101238679B1 KR1020110076876A KR20110076876A KR101238679B1 KR 101238679 B1 KR101238679 B1 KR 101238679B1 KR 1020110076876 A KR1020110076876 A KR 1020110076876A KR 20110076876 A KR20110076876 A KR 20110076876A KR 101238679 B1 KR101238679 B1 KR 101238679B1
Authority
KR
South Korea
Prior art keywords
wafers
microcomponents
wafer
series
bonding
Prior art date
Application number
KR1020110076876A
Other languages
English (en)
Other versions
KR20120015266A (ko
Inventor
마르셀 브뢰카르트
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20120015266A publication Critical patent/KR20120015266A/ko
Application granted granted Critical
Publication of KR101238679B1 publication Critical patent/KR101238679B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

적어도 제 1 웨이퍼(20)와 제 2 웨이퍼(30) 사이에서의 분자 접착 접합 방법으로서, 적어도 기계적 정렬 단계, 상기 2개의 웨이퍼들(20, 30)을 접촉시키는 단계 및 상기 2개의 웨이퍼들 사이에서 접합파(bonding wave)의 전파를 개시시키는 단계를 포함하는 분자 접착 접합 방법. 기계적 정렬 및 상기 2개의 웨이퍼들을 접촉시키는 상기 단계들 동안, 상기 웨이퍼들은 미리 정해진 압력 임계치보다 크거나 같은 제 1 압력(P1)의 환경에 배치된다. 접합파의 상기 전파를 개시시키는 상기 단계 동안, 상기 웨이퍼들(20, 30)은 상기 미리 정해진 압력 임계치보다 낮은 제 2 압력(P2)의 환경에 배치된다.

Description

저압에서의 분자 접착 접합 방법{Method for molecular adhesion bonding at low pressure}
본 발명은 2개의 "웨이퍼들" 사이에서 저압("저압 접합"을 위한 LPB로도 불림)으로 행해지는 분자 접착 접합에 관한 것이다.
높은 접합 에너지를 얻고 웨이퍼들의 주변에서 약하게 접착되거나 접착되지 않은 영역들을 제한하기 위해, 특히 문헌 EP 2 200 077에 기재된 것과 같이, 감소된 압력 또는 부분 진공 하에서 웨이퍼들 사이에서 분자 접착 접합을 행하는 것이 알려져 있다. 저압에서의 분자 접착 접합 동안, 2개의 웨이퍼들 사이의 접합파(bonding wave)의 전파를 개시시키는 데 필요한 힘은 주위 압력에서 필요로 되는 것보다 작다. 게다가, 압력이 낮으면 낮을수록, 접합파는 웨이퍼들 사이에서 더 빠르게 전파한다.
그러나, 웨이퍼들 사이에서의 저압 접합에 의해 얻어지는 구조의 품질은 가변적이다. 실제로, 출원인은 저압에서, 전형적으로 1 밀리바보다 낮거나 같은 압력에서 분자 접착에 의해 2개의 웨이퍼들 사이에서 행해지는 접합은 동일한 배치(batch)로부터 오는 웨이퍼들에 대해서조차 웨이퍼들의 변형들의 면에서 매우 만족스러운 결과들 및 불량한 결과들을 동시에 주는 것처럼 관찰하였다. 접합 후의 결과들의 재현 가능한 속성의 이러한 부족은 접합파의 전파가, 웨이퍼들이 배치되고 이와 같은 개시를 조장하는 저압 환경 때문에, 접합 그 자체를 행하기 전에 웨이퍼들의 정렬 및 점진적인 접촉의 동작들 동안 개시될 수 있다는 사실 때문이다.
접합파의 전파가 웨이퍼들을 취급하는 이들 이전 단계들 동안 개시될 때, 불균일 변형들이 하나 또는 양자의 웨이퍼들에 대해 발생할 수 있다.
이들 변형들은 이들이 제어 가능하지 않고 이들이 취소할 수 없기 때문에 문제가 된다.
이들 불균일 변형들의 발생이 문제가 되는 특별한 경우는, 분자 접착에 의해 제 1 웨이퍼 위에 접합되고 일반적으로 접합 후 박육화되는 제 2 웨이퍼로부터 형성되는 적어도 하나의 층의, 최종 기판으로 불리는 제 1 웨이퍼 위로의 전사를 포함하는 3차원 집적(3D 집적) 기술에 따라 제조되는 다층 반도체 구조들("다층 반도체 웨이퍼들"로도 불림)의 것이고, 이러한 층은 요소들이 예를 들어 마이크로컴포넌트들이 형성되는 제 2 웨이퍼의 부분에 대응한다. 다른 대응하는 요소들은 선택적으로 또한 제 1 웨이퍼에 형성될 수 있다.
마이크로컴포넌트들을 보유하도록 의도된 제 1 웨이퍼의 경우에, 특히 주어진 층 위에 존재하는 마이크로컴포넌트들의 많은 수 또는 매우 작은 크기 때문에, 각각의 전사된 층, 즉 이 층을 포함하는 각각의 웨이퍼는, 아래에 놓이는 층과의 정렬을 따르도록 하기 위해, 0.3 미크론 정도의 정확한 정밀도로 최종 기판(그 자신 위에 또는 이미 다른 전사층들을 포함하는 제 1 웨이퍼) 위에 위치되어야 한다. 게다가, 예를 들면 다른 마이크로컴포넌트들을 형성하기 위해, 표면 위에 마이크로컴포넌트들을 덮지 않기 위해, 상호 접속들을 생성 등을 하기 위해, 층의 전사 후 그것에 대해 처리들을 행할 필요가 있을 수 있는 데, 이들 처리 동작들은 또한 이 층에 존재하는 컴포넌트들과 관련하여 매우 큰 정밀도로 행해져야 한다.
비록 저압에서의 분자 접착 접합은 마이크로컴포넌트들에 손상을 입힐 수 있는, 고온에서 접합 경계면을 강화하기 위한 어닐을 행하지 않고 높은 접합 에너지를 얻는 것을 가능하게 하지만, 위에서 설명한 것과 같이 웨이퍼들에서 발생된 불균일 변형들은 전사 전에 형성된 마이크로컴포넌트들과 일직선으로 하여 추가의 마이크로컴포넌트들을 형성하는 것을 매우 어렵게 하거나 심지어 불가능하게 할 수 있다. 접합된 웨이퍼들의 불균일 변형들의 이러한 종류의 문제는 3D 집적 범위 밖에서조차, 즉 제 1 웨이퍼가 마이크로컴포넌트들을 포함하지 않거나 이들을 나중에 보유하도록 의도되지 않는 경우에도 존재한다.
3D 집적의 특별한 경우에, 저압 분자 접합에 기인하는 불균일 변형들은 그 후에 여러 층들의 마이크로컴포넌트들의 오정렬의 현상을 일으킨다. 도 5를 참조하여 기술되는, "오버레이(overlay)"라고도 불리는, 이러한 오정렬 현상은 분자 접합 순간에 기판들의 정렬 정밀도보다 훨씬 작은, 50 nm 정도의 결함들의 형태로 나타난다.
도 5는 제 1의 일련의 마이크로컴포넌트들(411 내지 419)이 생성될 마이크로컴포넌트들에 대응하는 패턴들의 형성을 위한 영역들을 규정하는 것을 가능하게 하는 마스크에 의해 포토리소그라피에 의해 형성되는 제 1 웨이퍼 또는 초기 기판(410)과 제 2 웨이퍼 또는 최종 기판(420) 사이에서 저압에서 분자 접착 접합에 의해 얻어지는 3차원 구조(400)를 도시한다. 초기 기판(410)은 마이크로컴포넌트들(411 내지 419)의 층 위에 존재하는 재료의 일부를 제거하기 위해 접합 후 박육화되었고, 마이크로컴포넌트들(421 내지 429)의 제 2의 층은 초기 기판(410)의 노출된 표면과 같은 높이로 형성되었다.
그러나, 위치결정 공구들을 사용할 때조차, 예컨대 도 5에 표시된 Δ11, Δ22, Δ33, Δ44와 같은 오프셋들(마이크로컴포넌트들(411/421, 412/422, 413/423, 414/424)의 쌍들 사이에서 관측되는 오프셋들에 각각 대응)은 한편에서는 특정 마이크로컴포넌트들(411 내지 419) 사이에서, 다른 한편에서는 421 내지 429 사이에서 발생한다.
이들 오프셋들은 기판들의 정밀하지 못한 조립에 기인할 수 있는 기본적인 변형들(병진, 회전 또는 이들의 조합들)에 기인하지 않는다. 이들 오프셋들은 최종 기판으로의 초기 기판의 접합 중 그것으로부터 오는 층에서 발생하는 불균일 변형들에 기인한다. 특히, 이들 변형들은 특정 마이크로컴포넌트들(411 내지 419)과 같은 높이의 불균일 국부 변위를 가져온다. 또, 전사 후 기판의 노출된 표면 위에 형성되는 마이크로컴포넌트들(421 내지 429)의 일부는 수백 나노미터들 또는 심지어 1 미크론 정도일 수 있는 이들 마이크로컴포넌트들(411 내지 419)에 대해 위치 변동들(position variations)을 나타낸다.
마이크로컴포넌트들의 2개의 층들 사이의 오정렬("오버레이"라고도 불림)의 이러한 현상은 단락, 스택의 왜곡들 또는 2개의 층들의 마이크로컴포넌트들 사이의 접속 결함들을 일으킬 수 있다. 따라서, 전사된 마이크로컴포넌트들이 화소들에 의해 형성되는 이미저들(imagers)이고 후전사(post-transfer) 처리 단계들이 이들 화소들 각각 위에 컬러 필터들을 형성하도록 의도된 경우에, 채색 기능(colouration function)의 손실이 이들 화소들 몇몇에 대해 관측된다.
이러한 오정렬 현상은 또한 제조될 다층 반도체 웨이퍼들의 품질 및 가치의 감소를 가져온다. 이러한 현상의 영향은 마이크로컴포넌트들의 소형화 및 층 당 이들의 집적 밀도에 대해 계속적으로 증가하는 요구조건들 때문에 더욱더 중요해 지고 있다.
본 발명의 목적은 저압 접합의 이점을 유지하면서, 분자 접착에 의한 다른 웨이퍼 또는 기판에 대한 웨이퍼 또는 기판의 접합 중 웨이퍼 또는 기판에서 발생하는 불균일 변형들을 제한할 수 있게 하는 해결방법을 제공하는 것이다.
이를 위해, 본 발명은 적어도 제 1 웨이퍼와 제 2 웨이퍼 사이에서의 분자 접착 접합 방법으로서, 적어도 기계적 정렬 단계, 상기 2개의 웨이퍼들을 접촉시키는 단계 및 상기 2개의 웨이퍼들 사이에서 접합파(bonding wave)의 전파를 개시시키는 단계를 포함하는, 상기 분자 접착 접합 방법에 있어서, 기계적 정렬 및 상기 2개의 웨이퍼들을 접촉시키는 상기 단계들 동안, 상기 웨이퍼들은 미리 정해진 압력 임계치보다 크거나 같은 제 1 압력의 환경에 배치되고, 접합파의 상기 전파를 개시시키는 상기 단계 동안, 상기 웨이퍼들은 상기 미리 정해진 압력 임계치보다 낮은 제 2 압력의 환경에 배치되는 분자 접착 접합 방법을 제공한다.
본 발명의 방법에 의해, 접합파의 전파를 개시시킬 위험성 없이 기계적 정렬 및 웨이퍼들을 접촉시키는 모든 단계들을 실행하는 것이 가능한 데, 그 이유는 웨이퍼들의 환경의 압력이 이들 단계들 동안 적절히 선택된 미리 정해진 임계치 위로 유지되기 때문이다. 따라서, 얻어진 구조에서의 불균일 변형들의 위험성들은 웨이퍼들이 정확하게 정렬되고 완전히 접촉하는 순간을 말하는 접합파의 전파의 개시 순간을 제어함으로써 회피된다. 접합파의 전파의 개시가 상기 미리 정해진 압력 임계치보다 낮은 제 2 압력에서 일어나기 때문에 제어된 변형들 및 "보이드(void)" 형태의 매우 적은 수의 결함들을 나타내는 양호한 접합이 그 위에 얻어진다.
3D 집적의 특별한 경우에, 이것은 마이크로컴포넌트들의 추가 층들의 후속 형성 중 또는 2개의 웨이퍼들의 접합 중 오정렬 또는 "오버레이"의 위험성들을 감소시키며, 웨이퍼들 각각은 상호 정렬되도록 의도된 마이크로컴포넌트들을 포함한다.
본 발명의 일 양상에 따르면, 상기 미리 정해진 압력 임계치는 20 밀리바와 5 밀리바 사이에 있다.
예를 들어, 기계적 정렬 및 2개의 웨이퍼들을 접촉시키는 단계 동안, 2개의 웨이퍼들은 약 400 밀리바의 제 1 압력의 환경에 배치된다. 그럼에도 불구하고, 제 1 압력은 본 발명의 범위를 벗어나지 않고 대기압에 접근하거나 초과할 수 있다.
본 발명의 특별한 실시예에 따르면, 상기 기계적 정렬 및 상기 2개의 웨이퍼들을 접촉시키는 단계 전에, 상기 웨이퍼들은 상기 2개의 웨이퍼들 사이에 간격을 유지하도록 상기 2개의 웨이퍼들 사이에 적어도 3개의 스페이서 요소들을 개재시켜 서로 마주하여 배열되고, 상기 기계적 정렬 및 상기 2개의 웨이퍼들을 접촉시키는 상기 단계는,
상기 스페이서 요소들 중 하나를 수축시키는 단계,
상기 2개의 웨이퍼들이 서로에 대해 정렬하도록 푸셔에 의해 상기 웨이퍼들 위에 제 1 횡력을 인가하는 단계로서, 상기 웨이퍼들은 적어도 하나의 홀딩 핑거에 의해 유지되는, 상기 제 1 횡력을 인가하는 단계,
상기 나머지 스페이서 요소들을 수축시키는 단계,
상기 푸셔를 수축시키는 단계,
상기 2개의 웨이퍼들 위에 상기 푸셔에 의해 제 2 횡력을 인가하는 단계, 및
상기 푸셔를 수축시키는 단계를 포함한다.
본 발명의 일 양상에 따르면, 접합파를 개시시키는 상기 단계 동안, 상기 웨이퍼들은 상기 접합파를 자발적으로 개시시키기 위해, 1 mbar보다 낮은 제 2 압력의 환경에 배치된다.
본 발명의 다른 양상에 따르면, 접합파를 개시시키는 상기 단계는 상기 2개의 웨이퍼들 중 하나 위로의 기계적 압력 포인트(mechanical pressure point)의 인가를 포함한다.
본 발명은 또한, 제 1 웨이퍼의 제 1 면 위에 제 1의 일련의 마이크로컴포넌트들을 생성하는 단계 및 적어도 기계적 정렬의 단계 및 상기 제 1의 일련의 마이크로컴포넌트들을 포함하는 상기 제 1 웨이퍼의 상기 제 1 면을 제 2 웨이퍼의 면과 접촉시키는 단계, 이후 상기 2개의 웨이퍼들 사이에서 접합파의 전파를 개시시키는 단계를 포함하는 3차원 복합 구조를 제조하는 방법으로서, 상기 기계적 정렬, 상기 웨이퍼를 접촉시키고 상기 웨이퍼들 사이에서 접합파의 전파를 개시시키는 상기 단계들은 본 발명에 따른 접합 방법에 따라 실행되는 것을 특징으로 하는 3차원 복합 구조를 제조하는 방법에 관한 것이다.
저압에서 실행되는 분자 접착 접합을 위한 본 발명의 방법의 사용은, 마이크로컴포넌트들의 층의 전사 중, 오정렬("오버레이") 현상을 제거하거나 제한하는 것을 가능하게 하고 매우 높은 품질의 다층 반도체 웨이퍼들을 제조하는 것을 가능하게 한다. 마이크로컴포넌트들의 층은 특히 이미지 센서들을 포함할 수 있다.
본 발명은 또한, 웨이퍼 및 분자 접착에 의해 상기 웨이퍼 위에 접합되는 반도체 결정성 재료의 층을 포함하는 3차원 복합 구조로서, 상기 층은 상기 층과 상기 웨이퍼 사이의 상기 접합 경계면의 근방에 위치되는 제 1 면 및 상기 제 1 면에 대향하는 제 2 면을 가지며, 상기 반도체 결정성 재료의 층은 그것의 제 1 면 위의 제 1의 일련의 마이크로컴포넌트들 및 상기 제 1의 일련의 마이크로컴포넌트들과 정렬되는 그것의 제 2 면 위의 제 2의 일련의 마이크로컴포넌트를 포함하고,
상기 제 1의 일련의 마이크로컴포넌트와 상기 제 2의 일련의 마이크로컴포넌트들 사이의 상기 잔여 정렬 오프셋들(residual alignment offsets)은 상기 구조의 전체 표면에 걸쳐 균일하게 100 nm 이하인 것을 특징으로 하는, 3차원 복합 구조에 관한 것이다.
이와 같은 제한된 잔여 정렬(residual alignment)에 의해, 2개의 일련의 마이크로컴포넌트들의 마이크로컴포넌트들간의 접속 결함들 또는 왜곡들 및 단락과 같은 제조 결함들의 발생이 상당히 감소된다. 제 1의 일련의 마이크로컴포넌트들이 화소들에 의해 형성되는 이미저들을 포함하고 제 2의 일련의 마이크로컴포넌트들이 각 화소와 정렬되도록 의도된 컬러 필터들을 포함하는 경우에, 채색 기능이 모든 화소들에 대해 보장될 수 있다.
본 발명의 일 양상에 따르면, 제 1의 일련의 마이크로컴포넌트들과 제 2의 일련의 마이크로컴포넌트들 사이의 잔여 정렬 오프셋들은 상기 구조의 표면의 적어도 50%에 걸쳐 50 nm 이하이다.
본 발명의 다른 양상에 따르면, 상기 구조는 300 mm 이상의 직경을 가진다.
본 발명의 또 다른 양상에 따르면, 상기 마이크로컴포넌트들 중 적어도 일부는 이미지 센서이다.
본 발명의 다른 특징들 및 이점들은 첨부 도면들을 참조하여, 비제한적인 예들로서 주어진, 본 발명의 특별한 실시예들의 다음의 설명으로부터 명백하게 될 것이다.
도 1은 도 2a 내지 도 2i에 도시된 발명의 분자 접착 접합 방법의 단계들의 흐름도.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 분자 접착 접합 방법의 개략도들.
도 3a 내지 도 3d는 본 발명의 분자 접착 접합 방법을 이용한 3차원 구조의 제조를 나타낸 개략도들.
도 4는 도 3a 내지 도 3d에 도시된 3차원 구조의 제조 중 행해지는 단계들의 흐름도.
도 5는 종래 기술에 따른 저압에서의 분자 접착 접합 후의 3차원 구조를 나타낸 개략도.
본 발명은 일반적으로 제 2 기판 또는 웨이퍼 위로의 제 1 기판 또는 웨이퍼의 분자 접착 접합을 적어도 포함하는 복합 구조들의 제조에 응용한다.
분자 접착 접합은 그 자체가 잘 알려진 기술이다. 연상시키는 것으로서, 분자 접착 접합의 원리는 2개의 표면들을 특정 재료(접착제, 왁스, 납땜 등)를 사용하지 않고 직접 접촉시키는 것에 기초하고 있다. 이와 같은 동작은 접합될 표면들이 충분히 평활하고, 입자들 또는 오염물이 없고, 이들은 전형적으로 수 나노미터보다 작은 거리에서 접촉을 시작하는 것이 가능하도록 하기 위해 함께 충분히 근접시킬 것을 필요로 한다. 이 경우에, 2개의 표면들 사이의 인력은 분자 접착(접합될 2개의 표면들의 원자들 또는 분자들 사이의 전자 상호작용의 모든 인력(반 데르 발스의 힘들)에 의해 유도되는 접합)을 가져오는 접합파의 전파를 일으킬 수 있을 만큼 충분히 높다.
분자 접착은 접촉점으로부터 접합파의 전파를 유발시키기 위해 다른 웨이퍼와의 친밀한 접속으로 하나의 웨이퍼 상에서 적어도 하나의 이러한 접촉점을 개시시킴으로써 달성된다. 여기서, "접합파(bonding wave)"는 개시점으로부터 전파하고 2개의 웨이퍼들(접합 경계면) 사이에서 친밀한 접촉의 전체 표면에 걸친 접촉점으로부터의 인력(반 데르 발스의 힘들)의 확산에 대응하는 접속 또는 분자 접착의 앞면(front)을 가리킨다. 접촉점은 전형적으로 2개의 웨이퍼들 중 하나의 노출된 표면 위에 기계적 압력을 가함으로써 개시된다. 그럼에도 불구하고 이러한 접촉점은 2개의 웨이퍼들을 매우 낮은 압력으로, 전형적으로 5 밀리바(mbar) 이하로 접촉시킴으로써 및/또는 다른 웨이퍼 위로의 하나의 웨이퍼의 중력의 작용에 의해 자발적으로 발생될 수 있다.
비록 낮은 압력에서 분자 접착 접합은 접합의 품질을 향상시키는 것이 가능하지만, 출원인은, 접합이, 더 정확하게는 접합파의 전파가 기계적 정렬의 단계 및 웨이퍼들을 접촉시키는 동안 개시된다면, 불균일 변형들이 웨이퍼들에서 생성될 수 있다는 것을 발견했다.
이 때문에, 본 발명은 소정 압력 임계치보다 높은 압력을 가진 환경에서 웨이퍼들을 배치함으로써 기계적 정렬 및 웨이퍼들을 접촉시키는 동작들을 수행하는 것을 제안하는 데, 상기 소정 압력 임계치 이하에는 이들의 취급 중 2개의 웨이퍼들 사이에 접합파의 전파를 개시할 위험성들이 있다.
용어 "주위 압력(ambient pressure)"은 펌핑 수단(pumping means)을 이용하지 않는 것을 말하는, 접합 챔버(bonding chamber) 내에서 당연히 우세한 압력을 의미하도록 의도되고, 이러한 압력은 접합 기계(bonding machine)가 위치되는 환경의 대기압에 대응한다. 압력 임계치는 대기압 이하이다.
일단 이들 동작들이 행해지면, 챔버 내의 압력은 2개의 웨이퍼들 사이에서 접합파의 전파의 개시를 허용하기 위해 규정된 압력 임계치 이하로 감소될 수 있다.
본 발명의 방법의 실시예에 따른 2개의 웨이퍼들 사이의 분자 접착 접합의 예가 도 1 및 도 2a 내지 도 2i를 참조하여 기재될 것이다.
도 2a에 있어서, 제 1 웨이퍼 또는 기판(20)은 접합 기계(100)의 챔버(110) 내에 배치되고, 챔버는 기판 홀더 장치(40)(단계 S1)를 포함한다. 기판 홀더 장치(40)는 바람직하게는 15 미크론 이하의 평면 결함들(planarity defects)을 가진 지지판(40a)을 포함한다. 지지판(40a)은 그것을 분자 접착에 의해 제 2 웨이퍼 또는 기판(30)과 조립하기 위해, 예를 들어 지지판(40a)과 관련된 정전 또는 흡입(suction) 시스템에 의해 또는 단지 중력에 의해 제 1 웨이퍼(20)를 유지하고 있다. 웨이퍼를 유지(정전 또는 흡입에 의해)하기 위한 관련된 시스템들은 오정렬("오버레이(overlay))"의 문제들의 증가를 가져오지 않도록 이들이 웨이퍼를 변형시키지 않는 것이 검토될 때까지 사용된다.
일단 웨이퍼(20)가 지지판 위에 유지되면, 2개의 웨이퍼들 사이의 접촉을 임시로 방지하도록 의도된 3개의 스페이서 요소들(41 내지 43)은 제 자리에 놓인다. 게다가 접합 기계는 헤드(441)를 포함하는 푸셔(44)를 포함한다. 푸셔(44)는 헤드(441)가 웨이퍼들(20, 30)의 에지들로부터 떨어져 있고 웨이퍼들에 힘을 가하지 않는(도 2a에 도시됨) 수축 위치와 헤드(441)가 웨이퍼들(20, 30)의 에지들에 맞닿고 주로 반경방향에서 정렬 힘을 2개의 홀딩 핑거들(45, 46)에 의해 대향측 상에 고정되는 2개의 웨이퍼들에 가하는 기계적 정렬 위치 사이에서 변위되고, 핑거(45)는 웨이퍼들(20, 30)에 "노치들(notches)"(21, 31)의 형태로 각각 만들어진 정렬 마크들과 상호작용하도록 의도된다(도 2b에 도시됨). 그 정렬 위치에서, 푸셔(44)의 헤드(441)는 웨이퍼들에 추력(thrust)을 가하여 이들이 홀딩 핑거들(45, 46)에 맞닿아 놓여 이들의 정렬을 보장하게 한다.
이후 웨이퍼(30)는 웨이퍼(30)의 하측 표면 또는 면(face)(32)이 웨이퍼(20)의 상측 표면(22)과 마주하여 정렬하도록 스페이서 요소들(41 내지 43) 위에 놓인다(도 2b, 단계 S2). 이 시점에서, 푸셔(44)는 그것의 기계적 정렬 위치에 있고 유지력(holding force)을 핑거들(45, 46)에 대항하여 웨이퍼들에 가한다.
잘 알려진 방식으로, 접합되도록 의도된 웨이퍼들(20, 30) 각각의 표면들(22, 32)은 분자 접착을 허용하기 위해 준비된다(폴리싱, 세정, 소수성/친수성 처리 등).
후속 동작 중, 스페이서 요소(41)는 수축되고 이후 푸셔(44)는 그 수축 위치에 배치되어(도 2c, 단계 S3), 스페이서 요소(41) 및 홀딩 핑거(45)의 위치에 존재하는 웨이퍼(30)의 부분을 웨이퍼(20) 위로 하강시킨다.
푸셔(44)는 다시 웨이퍼들을 정렬된 채로 유지하기 위해 그 정렬 위치에 배치된다(도 2d, 단계 S4). 스페이서 요소들은 2개의 웨이퍼들 사이에 여전히 존재하고, 즉 이 경우 스페이서 요소들(42, 43)은 수축되고 한편 푸셔(44)는 그 위치에서 여전히 웨이퍼들을 정렬된 채로 유지하고 있고(도 2e, 단계 S5), 그 순간에 웨이퍼들(20, 30)은 압축 응력들을 경험한다. 푸셔(44)는 이때 웨이퍼들에 가해된 응력들을 완화하기 위해 그리고 웨이퍼(33)가 핑거들(45, 46)에 대해 유지되는 것을 해제하고 그것의 하측면이 웨이퍼(20)의 상측면 위에 전체적으로 놓이는 것을 허용하기 위해 그것의 수축 위치에 배치된다(도 2f, 단계 S6).
푸셔(44)는 웨이퍼들(20, 30)이 접합파의 전파의 개시 전에 적절히 정렬되도록 보장하기 위해 그것의 기계적 정렬 위치에 한번 더 배치된다(도 2g, 단계 S7). 푸셔는 이후 웨이퍼들(20, 30) 위에 가해진 응력들을 완화하기 위해 그것의 수축 위치에 배치된다(도 2h, 단계 S8).
본 발명에 따르면, 제 1 압력 P1의 환경에서 웨이퍼들을 배치하는 동안 위에 기재한 단계들 S1 내지 S8이 행해진다. 이를 위해, 도 2a 내지 도 2h에 도시된 것과 같이, 정렬 및 웨이퍼들(20, 30)을 점진적으로 접촉시키는 단계들 S3 내지 S8은 주위 압력보다 같거나 높을 수 있고 또는 주위 압력보다 낮지만 소정 압력 임계치보다 큰 압력에서 압력이 지배적인 챔버(110)에서 행해진다. 후자의 경우에, 챔버는 부분 진공배기 수단(partial evacuation means) 예컨대 진공 펌프 등(도 2a 내지 도 2h에는 도시되지 않음)을 포함한다.
더 정확하게는 그리고 위에 설명된 것과 같이, 제 1 압력 P1은 기계적 정렬의 단계들 및 웨이퍼들을 접촉시키는 동안 접합 전파의 개시를 방지하기 위해, 예를 들면 20 mbar와 5 mbar 사이에 있는 소정 압력 임계치보다 높다. 특히, 단계 S3 이후부터, 웨이퍼(30)의 접합면(31)의 일부는 웨이퍼(20)의 접합면(21)과 접촉하여 놓인다. 그 결과, 이 순간부터 그리고 압력이 압력 임계치보다 낮은 환경에 웨이퍼들이 배치된다면, 이들의 취급 중 특히 푸셔와 웨이퍼들 사이의 접촉 중 또는 웨이퍼(30)가 웨이퍼(20) 위에서 하강하도록 수축될 때 웨이퍼들에 가해지는 임의의 접촉들(contacts) 또는 충격들(shocks)은 접합파의 전파의 개시를 일으키는 경향이 있다.
임계치 위의 압력 P1에 의존함으로써, 상기 방법의 이러한 단계에서, 웨이퍼들의 불균일 변형들 및 오정렬("오버레이")의 후속 현상을 일으킬 수 있는 접합파의 전파가 일어나는 것을 회피시키는 것이 가능하다. 웨이퍼들이 단계들 S1 내지 S8 동안 배치되는 환경의 압력 P1은 일정하거나 일정하지 않을 수 있다(즉, 잠재적으로 그것은 정렬 및 접촉 단계들 동안 변할 수 있다).
기계적 정렬 및 웨이퍼들을 접촉시키는 단계들 후, 분자 접착 접합이 행해진다(단계 S9). 이를 위해, 챔버(110)의 압력은 압력 임계치보다 낮은 제 2 압력 P2로, 즉 전형적으로 20 mbar 이하, 바람직하게는 5 mbar 이하의 압력으로 낮아진다.
접합파의 전파의 개시는 챔버 내의 압력 P2을 매우 낮은 값, 전형적으로 5 mbar 이하로 낮춤으로써 웨이퍼들(20, 30) 사이에서 자발적으로 개시될 수 있다.
웨이퍼들이 단계 S9 중 배치되는 환경의 압력 P2는 일정하거나 일정하지 않을 수 있다(즉, 잠재적으로 그것은 개시 단계 중 변할 수 있다).
도 2i에 도시된 것과 같이, 접합파의 전파의 개시는 대안으로 기계적 접촉포인트를 웨이퍼(30) 위로 대는 것을 가능하게 하는 스타일릿(stylet; 51)이 갖추어진 공구(50)에 의해 행해질 수 있다. 유리하게는 그러나 필수는 아니지만, 웨이퍼(30) 위에 스타일릿(51)에 의해 가해지는 기계적 압력은 접촉 포인트의 레벨에서 변형을 제한하기 위해 제어될 수 있다. 도 2i에 매우 개략적으로 도시된 것과 같이, 공구(50)는 검력계(dynamometer; 53)를 포함할 수 있다. 스타일릿(51)은 검력계(53)에 접속되고 2개의 웨이퍼들(20, 30) 사이에서 접촉점을 개시시키기 위해 기계적 압력이 웨이퍼(30) 위에 가해지는 자유단(52)을 포함한다. 웨이퍼(30)와 공구(50)의 접촉(52a) 면적의 값을 아는 것은, 웨이퍼 위에 공구에 의해 가해지는 지지력 F을 제어함으로써 1 MPa와 33.3 MPa 사이의 기계적 압력을 인가하는 것이 가능하다(지지력 = 기계적 압력 x 베어링면). 이렇게 접촉점의 개시 중 2개의 기판들 중 하나 위에 가해지는 압력을 제한함으로써, 웨이퍼에 발생되는 불균일 변형들이 접촉하고 있는 2개의 웨이퍼들의 표면들 모두에 대해 분자 접착 접합을 행하면서 감소된다. 웨이퍼(30) 위에 자유단(52)에 의해 가해지는 지지력은 검력계(53)에 의해 모니터링된다.
지지 요소(bearing element), 및 특히 웨이퍼와 접촉하도록 의도된 그것의 단부는 Teflon? 실리콘 또는 폴리머과 같은 재료로 만들어지거나 덮일 수 있다. 일반적으로, 지지 요소의 단부는 제어된 방식으로 압력을 가할 수 있도록 하기 위해 충분히 강성인 재료로 만들어지거나 덮인다. 특히, 너무 유연한 재료는 변형될 수 있고 부정확한 접촉 표면을 생기게 할 수 있고 그 결과 가해진 압력의 정밀도의 부족으로 이어질 수 있다. 게다가, 너무나 강성인 재료는 웨이퍼의 표면 위에 결함들(자국)의 형성을 가져올 수 있다.
기계적 정렬 및 웨이퍼들을 접촉시키는 단계와 접합파의 전파를 개시시키는 단계 사이의 전이 단계에서 압력을 다시 상승시키는 것이 또한 가능하다.
본 발명의 방법은 분자 접합과 호환성이 있는 재료, 특히 반도체 재료들 예컨대 실리콘 또는 게르마늄, 글라스, 수정, 사파이어 등의 임의의 종류의 조립에 응용 가능하다. 조립될 웨이퍼들은 특히 직경 100 mm, 150 mm, 200 mm, 300 mm, 또는 450 mm를 가질 수 있다. 웨이퍼들은 또한 대부분의 이들 표면 위에 또는 단지 제한된 영역 위에 마이크로컴포넌트들을 포함할 수 있다.
본 발명의 접합 방법의 하나의 특별하지만 배타적이지 않은 분야는 3차원 구조의 제조 분야이다.
본 발명의 실시예에 따른, 초기 기판 위에 형성된 마이크로컴포넌트들의 층을 최종 기판 위에 전사하여 3차원 구조를 제조하는 방법은 지금 도 3a 내지 도 3d 및 도 4를 참조하여 설명될 것이다.
3차원 구조의 제조는 바람직하게는 반도체 결정성 재료로 만들어지는 초기 웨이퍼 또는 기판(100)의 표면 위에 제 1의 일련의 마이크로컴포넌트들(110)의 형성으로 시작한다(도 3a, 단계 S10). 마이크로컴포넌트들(110)은 전체의 컴포넌트들 및/또는 단지 그들의 일부일 수 있다. 초기 기판(100)은 단층 구조, 예를 들면 실리콘 층일 수 있고 또는 다층 구조 예컨대 SOI형의 구조일 수 있다. 마이크로컴포넌트들(110)은 제조될 마이크로컴포넌트들(110)에 대응하는 패턴들의 형성을 위한 영역을 규정할 수 있게 하는 마스크에 의해 포토리소그라피에 의해 형성된다. 포토리소그라피에 의한 마이크로컴포넌트들(110)의 형성 중, 초기 기판(100)은 기판 홀더 장치(120) 위에 유지된다. 기판 홀더 장치는 초기 기판(100)이 예를 들면 지지판(120a)과 결합된 정전 또는 흡입 시스템에 의해 가압되는 지지판(120a)을 포함한다.
마이크로컴포넌트들(110)을 포함하는 초기 기판(100)의 면(101)은 이때 분자 접착에 의한 접합을 위해 최종 웨이퍼 또는 기판(200)(단계들 S20, 도 3b)과 마주하고 접하여 위치된다. 본 발명에 따르면, 기계적 정렬 및 초기 기판(100)을 최종 기판(200) 위에 접촉시키는 단계들 S20, 예컨대 위에 기재한 단계들 S3 내지 S8은, 이들 단계들 중 접합파 전파의 임의의 개시를 회피하기 위해, 압력이 5 mbar보다 큰 인클로저(enclosure) 또는 챔버(도 6b에는 도시되지 않음) 내에서 행해진다. 대안의 실시예에 따르면, 그것은 초기 기판(100)이 최종 기판(200)의 정상부 위로 오면서 기판 홀더 장치에 의해 유지되는 마이크로컴포넌트들이 없는 최종 기판(200)이다.
게다가, 예를 들어 SiO2의 산화물 층은 마이크로컴포넌트들(110)을 포함하는 초기 기판(100)의 면(101) 위에 형성되고 초기 기판(100)과 최종 기판(200) 사이의 접합 경계면의 근방에 및/또는 면(101)에 접합되도록 의도된 최종 기판(200)의 면(201) 위에 위치될 수 있다.
본 발명에 따르면, 서로 접촉되는 정렬된 기판들(100, 200)을 포함하는 챔버 또는 인클로저(도 3a 내지 도 3d에는 도시되지 않음) 내의 압력은 5 mbar보다 낮은 값으로 낮춰져서 앞에서 설명한 것과 같이 기판간의 자발적 접합의 개시를 허용한다(단계 S30, 도 3b).
실제로, 대부분의 경우들에, 챔버 내의 압력을 5 mbar 이하, 바람직하게는 3 mbar 이하의 값으로 낮추면, 접촉점의 개시 및 접합파의 전파가 자발적으로, 즉 웨이퍼들에 추가의 기계적 압력을 가함이 없이 일어나는 것이 관측되었다. 챔버 또는 인클로저 내의 압력을 5 mbar 이하로 감소시키는 것은 이러한 개시를 자발적으로 유발하기에 충분하였다. 이들 낮은 압력 조건들 하에서, 하부 기판 위의 기판의 중량은 분자 접합을 자발적으로 개시시키기에 충분한 것으로 현재 믿어진다.
챔버 내의 압력이 5 mbar이하로 낮아지지 않거나 어떤 경우에 접촉점의 개시를 보장하지 않으면, 접촉점은 또한 기계적 압력 Pm을 기판(200) 위에, 바람직하게는 그 에지의 가까이에 가함으로써 2개의 기판들 사이에서 개시될 수 있다. 상기한 바와 같이, 압력 Pm은 1 MPa와 33.3 MPa 사이에 놓일 수 있고 1 mm2이하이거나 같게 베어링면 위로 가해질 수 있다. 접촉점의 개시는 초기 기판(100)과 최종 기판(200) 사이의 경계 위로 접합파의 전파를 일으킨다. 2개의 기판들은 이때 이들의 접촉하는 전체 표면(접합 경계면)에 걸쳐 분자 접착에 의해 함께 접합된다. 마이크로컴포넌트들(110)의 매립층은 기판들(100, 200) 사이의 접합 경계면에서 이렇게 얻어진다.
접합 후 및 도 3c에 도시된 것과 같이, 초기 기판(100)은 제 1의 일련의 마이크로컴포넌트들(110) 위에 존재하는 재료의 일부를 제거하기 위해 그리고 반도체 결정성 재료(110a)의 층을 형성하기 위해 박육화된다(단계 S40). 기판(100)이 SOI형의 기판인 경우, 매립된 절연층은 유리하게는 나머지 층(100a)의 두께의 범위를 규정하기 위해 사용될 수 있다. 이후 복합 구조(300)가 최종 기판(200) 및 초기 기판(100)에 나머지 부분에 대응하는 층(100a)에 의해 형성되어, 얻어진다. 초기 기판(100)은 특히 화학적-기계적 폴리싱(CMP)에 의해, 화학적 에칭에 의해, 또는 원자 주입에 의해 기판에 미리 형성된 약화된 평면에 따른 틈(cleavage) 또는 균열(fracture)에 의해 박육화된다.
도 3d에 도시된 것과 같이, 3차원 구조 제조의 다음 단계는 층(100a)의 노출된 면(102) 위에 제 2의 일련의 마이크로컴포넌트들(140)을 형성하는 것으로 구성된다(도 3d, 단계 550). 마이크로컴포넌트들(140)은 마무리된 컴포넌트를 형성하고 및/또는 마이크로컴포넌트들(140)과 작용하도록 의도된 컴포넌트들을 분리하기 위해 마이크로컴포넌트들(110)의 상보형 부분들에 대응할 수 있다. 매립된 마이크로컴포넌트들(110)과 일직선으로 되는 마이크로컴포넌트들(140)을 형성하기 위해, 마이크로컴포넌트들(110)을 형성하는 데 사용되는 것과 유사한 포토리소그라피 마스크가 사용된다. 바로 마이크로컴포넌트들(110)을 형성할 때처럼, 최종 기판(200) 및 층(100a)에 의해 형성된 복합 구조(300)가 장치(120)와 동일한 기판 홀더 장치(130)의 지지판(130a) 위에 유지된다. 이후, 포토리소그라피 마스크가 층(100a)의 표면에 가해진다.
변형예에 있어서, 3차원 구조가 층들의 스택(stack)에 의해 형성되고, 각각의 층은 본 발명의 조립 방법에 의해 부가되고 각각의 층은 직접적으로 인접하는 층과 일직선으로 되어 있다. 또 다른 변형예에 있어서, 최종 기판(200) 자체는 또한 마이크로컴포넌트들을 포함한다.
본 발명의 분자 접착 접합에 의해, 마이크로컴포넌트들(110)의 중요한 잔여 정렬 오프셋들이 초기 기판(100)의 최종 기판(200) 위로의 전사 전후에 더 이상 발견되지 않도록 변형 없이 매우 적은 또는 변형들의 감소를 가지고 최종 기판 위에 초기 기판(100)을 접합하는 것이 가능하게 된다. 따라서, 웨이퍼의 전체 표면에 걸쳐 균일하게, 100 nm 이하의 값들로 잔여 오프셋들을 제한하는 것이 가능하다. 도 3의 특별한 예에 있어서, 그 면(101) 위에 제 1의 일련의 마이크로컴포넌트들(110)을 포함하는 초기 기판(100)이 먼저 접합 지지체 위에 위치된다. 이 때 최종 웨이퍼 또는 기판(200)은 초기 기판(100) 위에 위치되고, 그 면(201)은 기판(100)의 면(101)과 마주하여 접촉한다. 그 결과 압력이 5 mbar 이하, 또는 바람직하게는 3 mbar 이하의 값으로 감소되는 동안 관측되었던 추가의 기계적 압력의 인가가 없는, 자발적 접합은 제 1 및 제 2의 일련의 마이크로컴포넌트들(110, 140)의 정렬된 쌍의 마이크로컴포넌트들 사이의 잔여 정렬 오프셋들 Δrao을 웨이퍼의 전체 표면에 걸쳐 균일하게 100 nm 이하의 값들로 및 웨이퍼의 표면의 적어도 50%에 걸쳐 50 nm 이하의 값으로 제한한다.
이때 마이크로컴포넌트들(140)은, 이들이 매우 작은 크기들일지라도(예를 들어 < 1㎛), 초기 기판의 전사 후조차도, 마이크로컴포넌트들(110)과 일직선으로 용이하게 형성될 수 있다. 이것은 예를 들면, 불량한 상호접속의 위험들을 최소화하면서 금속 접속들(metallic connections)에 의해, 2개의 층들 내에 존재하거나 동일한 층의 2개의 별개의 면들 위에 존재하는 마이크로컴포넌트들을 서로 상호접속하는 것을 가능하게 한다.
그 결과 본 발명에 따른 접합 방법은 저압에서의 이들의 분자 접합 중 웨이퍼들의 불균일 변형들의 현상을 제한하는 것을 가능하게 한다. 웨이퍼들이 마이크로컴포넌트들을 포함하는 특별한 경우에, 결국 이 방법은 하나의 회로층의 다른 층 또는 지지 기판으로의 전사 중 오정렬("오버레이")의 현상을 제거하고, 매우 높은 품질의 다층 반도체 웨이퍼들을 제조하는 것을 가능하게 한다.
20 : 제 1 웨이퍼 또는 기판 21, 31 : 노치
30 : 기판 40 : 기판 홀더 장치
40a : 지지판 41 내지 43 : 스페이서 요소
44 : 푸셔 45, 46 : 홀딩 핑거
100 : 접합 기계 110 : 챔버
441 : 헤드

Claims (16)

  1. 적어도 제 1 웨이퍼(20)와 제 2 웨이퍼(30) 사이에서의 분자 접착 접합 방법으로서, 적어도 기계적 정렬 단계, 상기 2개의 웨이퍼들(20, 30)을 접촉시키는 단계 및 상기 2개의 웨이퍼들 사이에서 접합파(bonding wave)의 전파를 개시시키는 단계를 포함하는, 상기 분자 접착 접합 방법에 있어서,
    기계적 정렬 및 상기 2개의 웨이퍼들을 접촉시키는 상기 단계들 동안, 상기 웨이퍼들은 미리 정해진 압력 임계치보다 크거나 같은 제 1 압력(P1)의 환경에 배치되고, 접합파의 상기 전파를 개시시키는 상기 단계 동안, 상기 웨이퍼들(20, 30)은 상기 미리 정해진 압력 임계치보다 낮은 제 2 압력(P2)의 환경에 배치되는 것을 특징으로 하는, 분자 접착 접합 방법.
  2. 제 1 항에 있어서,
    상기 미리 정해진 압력 임계치는 20 밀리바와 5 밀리바 사이에 있는 것을 특징으로 하는, 분자 접착 접합 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기계적 정렬 및 상기 2개의 웨이퍼들(20, 30)을 접촉시키는 단계 전에, 상기 웨이퍼들은 상기 2개의 웨이퍼들 사이에 간격을 유지하도록 상기 2개의 웨이퍼들 사이에 적어도 3개의 스페이서 요소들(41, 42, 43)을 개재시켜 서로 마주하여 배열되고, 상기 기계적 정렬 및 상기 2개의 웨이퍼들을 접촉시키는 상기 단계는,
    상기 스페이서 요소들 중 하나(41)를 수축시키는 단계,
    상기 2개의 웨이퍼들을 서로에 대해 정렬시키기 위해 푸셔(44)에 의해 상기 웨이퍼들(20, 30) 위에 제 1 횡력을 인가하는 단계로서, 상기 웨이퍼들은 적어도 하나의 홀딩 핑거(45; 46)에 의해 유지되는, 상기 제 1 횡력을 인가하는 단계,
    상기 나머지 스페이서 요소들(42, 43)을 수축시키는 단계,
    상기 푸셔(44)를 수축시키는 단계,
    상기 2개의 웨이퍼들(20, 30) 위에 상기 푸셔(44)에 의해 제 2 횡력을 인가하는 단계, 및
    상기 푸셔(44)를 수축시키는 단계를 포함하는 것을 특징으로 하는, 분자 접착 접합 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    접합파를 개시시키는 상기 단계 동안, 상기 웨이퍼들은 상기 접합파를 자발적으로 개시시키기 위해, 1 mbar 이하의 제 2 압력의 환경에 배치되는 것을 특징으로 하는, 분자 접착 접합 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    접합파를 개시시키는 상기 단계는 상기 2개의 웨이퍼들 중 하나 위로의 기계적 압력 포인트(mechanical pressure point)의 인가를 포함하는 것을 특징으로 하는, 분자 접착 접합 방법.
  6. 제 4 항에 있어서,
    상기 2개의 웨이퍼들 중 하나 위로 상기 기계적 압력 포인트에 의해 인가된 상기 기계적 압력은 1 MPa와 33.3 MPa 사이에 있는 것을 특징으로 하는, 분자 접착 접합 방법.
  7. 제 1 웨이퍼(100)의 제 1 면(101) 위에 제 1의 일련의 마이크로컴포넌트들(110)을 생성하는 단계 및 적어도 기계적 정렬의 단계 및 상기 제 1의 일련의 마이크로컴포넌트들을 포함하는 상기 제 1 웨이퍼(100)의 상기 제 1 면을 제 2 웨이퍼(200)의 면과 접촉시키는 단계, 이후 상기 2개의 웨이퍼들(100, 200) 사이에서 접합파의 전파를 개시시키는 단계를 포함하는 3차원 복합 구조(300)를 제조하는 방법에 있어서,
    상기 기계적 정렬, 상기 웨이퍼를 접촉시키고 상기 웨이퍼들 사이에서 접합파의 전파를 개시시키는 상기 단계들은 제 1 항 내지 제 6 항 중 어느 한 항에 따른 접합 방법에 따라 실행되는 것을 특징으로 하는, 3차원 복합 구조 제조 방법.
  8. 제 7 항에 있어서,
    상기 접합 단계 후, 층(100a)을 형성하기 위해 상기 제 1 웨이퍼(100)를 박육화(thinning)하는 단계를 포함하는 것을 특징으로 하는, 3차원 복합 구조 제조 방법.
  9. 제 8 항에 있어서,
    상기 제 1의 일련의 마이크로컴포넌트들(110)을 포함하는 면으로부터 상기 층(100a)의 대향면(102) 위에 제 2의 일련의 마이크로컴포넌트들(140)을 생성하는 단계를 더 포함하는 것을 특징으로 하는, 3차원 복합 구조 제조 방법.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 접합 단계 전, 상기 제 1의 일련의 마이크로컴포넌트들(110)을 포함하는 상기 제 1 기판(100)의 상기 면 위에 산화물 층을 형성하는 단계를 포함하는 것을 특징으로 하는, 3차원 복합 구조 제조 방법.
  11. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 기판(100)은 SOI 형태의 구조인 것을 특징으로 하는, 3차원 복합 구조 제조 방법.
  12. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    적어도 상기 제 1의 일련의 마이크로컴포넌트들(110)은 이미지 센서들(image sensors)을 포함하는 것을 특징으로 하는, 3차원 복합 구조 제조 방법.
  13. 웨이퍼(200) 및 분자 접착에 의해 상기 웨이퍼 위에 접합되는 반도체 결정성 재료의 층을 포함하는 3차원 복합 구조(300)로서, 상기 층은 상기 층과 상기 웨이퍼 사이의 상기 접합 경계면의 근방에 위치되는 제 1 면 및 상기 제 1 면에 대향하는 제 2 면을 가지며, 상기 반도체 결정성 재료의 층은 그것의 제 1 면 위의 제 1의 일련의 마이크로컴포넌트들 및 상기 제 1의 일련의 마이크로컴포넌트들과 정렬되는 그것의 제 2 면 위의 제 2의 일련의 마이크로컴포넌트를 포함하고,
    상기 제 1의 일련의 마이크로컴포넌트와 상기 제 2의 일련의 마이크로컴포넌트들 사이의 잔여 정렬 오프셋들(residual alignment offsets)은 상기 구조의 전체 표면에 걸쳐 균일하게 100 nm 이하인 것을 특징으로 하는, 3차원 복합 구조.
  14. 제 13 항에 있어서,
    상기 제 1의 일련의 마이크로컴포넌트와 상기 제 2의 일련의 마이크로컴포넌트들 사이의 상기 잔여 정렬 오프셋들은 상기 구조의 표면의 적어도 50%에 걸쳐 50 nm 이하인 것을 특징으로 하는, 3차원 복합 구조.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 구조는 300 mm 이상의 직경을 가지는 것을 특징으로 하는, 3차원 복합 구조.
  16. 제 13 항 또는 제 14 항에 있어서,
    상기 마이크로컴포넌트들 중 적어도 일부는 이미지 센서인 것을 특징으로 하는, 3차원 복합 구조.
KR1020110076876A 2010-08-11 2011-08-02 저압에서의 분자 접착 접합 방법 KR101238679B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1056566A FR2963848B1 (fr) 2010-08-11 2010-08-11 Procede de collage par adhesion moleculaire a basse pression
FRFR1056566 2010-08-11

Publications (2)

Publication Number Publication Date
KR20120015266A KR20120015266A (ko) 2012-02-21
KR101238679B1 true KR101238679B1 (ko) 2013-03-04

Family

ID=43617963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110076876A KR101238679B1 (ko) 2010-08-11 2011-08-02 저압에서의 분자 접착 접합 방법

Country Status (7)

Country Link
EP (1) EP2418678B1 (ko)
JP (1) JP5419929B2 (ko)
KR (1) KR101238679B1 (ko)
CN (1) CN102376623B (ko)
FR (2) FR2963848B1 (ko)
SG (1) SG178659A1 (ko)
TW (2) TW201428859A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2978297A1 (fr) * 2011-07-23 2013-01-25 Soitec Silicon On Insulator Reduction d'interferences mecaniques dans un systeme de collage de substrats a basse pression
FR2992772B1 (fr) * 2012-06-28 2014-07-04 Soitec Silicon On Insulator Procede de realisation de structure composite avec collage de type metal/metal
FR2997224B1 (fr) * 2012-10-18 2015-12-04 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
JP6570636B2 (ja) 2014-12-23 2019-09-04 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を仮固定するための方法と装置
KR102494914B1 (ko) * 2016-02-16 2023-02-01 에베 그룹 에. 탈너 게엠베하 기판을 접합하기 위한 방법 및 장치
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
CN110767589B (zh) * 2019-10-31 2021-11-19 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
CN112635362B (zh) * 2020-12-17 2023-12-22 武汉新芯集成电路制造有限公司 晶圆键合方法及晶圆键合系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000028562A (ko) * 1998-10-29 2000-05-25 아끼구사 나오유끼 반사형프로젝터장치
KR20010034372A (ko) * 1998-02-02 2001-04-25 아사무라 타카싯 에스오아이 기판 및 그 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3720515B2 (ja) * 1997-03-13 2005-11-30 キヤノン株式会社 基板処理装置及びその方法並びに基板の製造方法
EP0886306A1 (en) * 1997-06-16 1998-12-23 IMEC vzw Low temperature adhesion bonding method for composite substrates
US6008113A (en) * 1998-05-19 1999-12-28 Kavlico Corporation Process for wafer bonding in a vacuum
US6958255B2 (en) * 2002-08-08 2005-10-25 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducers and method of fabrication
WO2006038030A2 (en) * 2004-10-09 2006-04-13 Applied Microengineering Limited Equipment for wafer bonding
JP2009094164A (ja) * 2007-10-04 2009-04-30 Toshiba Corp インバータ装置における電力用半導体素子
JP5354900B2 (ja) * 2007-12-28 2013-11-27 株式会社半導体エネルギー研究所 半導体基板の作製方法
FR2931014B1 (fr) * 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
JP2010021326A (ja) * 2008-07-10 2010-01-28 Sumco Corp 貼り合わせウェーハの製造方法
FR2935537B1 (fr) * 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
JP5668275B2 (ja) * 2009-04-08 2015-02-12 株式会社Sumco Ｓｏｉウェーハの製造方法及び貼り合わせ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010034372A (ko) * 1998-02-02 2001-04-25 아사무라 타카싯 에스오아이 기판 및 그 제조방법
KR20000028562A (ko) * 1998-10-29 2000-05-25 아끼구사 나오유끼 반사형프로젝터장치

Also Published As

Publication number Publication date
TW201428859A (zh) 2014-07-16
FR2963848A1 (fr) 2012-02-17
EP2418678A2 (en) 2012-02-15
JP2012039095A (ja) 2012-02-23
TW201214583A (en) 2012-04-01
KR20120015266A (ko) 2012-02-21
FR2963848B1 (fr) 2012-08-31
SG178659A1 (en) 2012-03-29
FR2969378A1 (fr) 2012-06-22
JP5419929B2 (ja) 2014-02-19
EP2418678A3 (en) 2012-02-29
CN102376623A (zh) 2012-03-14
EP2418678B1 (en) 2014-10-15
TWI527131B (zh) 2016-03-21
CN102376623B (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
KR101238679B1 (ko) 저압에서의 분자 접착 접합 방법
US8338266B2 (en) Method for molecular adhesion bonding at low pressure
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
KR101185426B1 (ko) 복합 트리밍 방법
US8163570B2 (en) Method of initiating molecular bonding
JP6731911B2 (ja) 転送基板および対応する樹脂を使用してチップをターゲットウエハに接合するための方法
JP5448117B2 (ja) 分子結合による結合方法
WO2012113799A1 (en) Apparatus and method for direct wafer bonding

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 7