CN112635362B - 晶圆键合方法及晶圆键合系统 - Google Patents

晶圆键合方法及晶圆键合系统 Download PDF

Info

Publication number
CN112635362B
CN112635362B CN202011496678.5A CN202011496678A CN112635362B CN 112635362 B CN112635362 B CN 112635362B CN 202011496678 A CN202011496678 A CN 202011496678A CN 112635362 B CN112635362 B CN 112635362B
Authority
CN
China
Prior art keywords
wafer
bonding
wafers
fixing surface
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011496678.5A
Other languages
English (en)
Other versions
CN112635362A (zh
Inventor
张银
郭万里
周云鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co.,Ltd.
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202011496678.5A priority Critical patent/CN112635362B/zh
Publication of CN112635362A publication Critical patent/CN112635362A/zh
Application granted granted Critical
Publication of CN112635362B publication Critical patent/CN112635362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了一种晶圆键合方法和晶圆键合系统，由于两个晶圆之间的键合工艺参数是根据晶圆的半径、键合波的传播速度以及两个晶圆之间的距离而精准的计算出的，使得键合过程可控化，有利于改善键合晶圆的扭曲度过大的问题。

Description

晶圆键合方法及晶圆键合系统
技术领域
本发明涉及半导体技术领域，特别涉及一种晶圆键合方法及晶圆键合系统。
背景技术
随着三维集成电路的出现，为半导体和微电子技术的持续发展提供了一个新的技术解决方案，所谓三维集成电路，广义上是指将具有三维集成电路的晶圆经过键合工艺形成键合晶圆，通过穿透晶圆的三维结构互连实现多层之间的电信号连接。三维集成电路能够使得芯片向减小发热、功耗和延迟的方向发展，可以提高芯片的性能，同时可以大幅度缩短功能芯片之间的金属互联，减小发热、功耗和延迟。
在三维集成电路中，晶圆与晶圆的键合方法是核心重点，其中晶圆的键合扭曲度是衡量键合质量的重要参数，也是进行后续工艺的基础。降低晶圆的键合扭曲度可以有效提高穿透晶圆的对准精度。
而现有晶圆键合的方法中，通常通过一压头对晶圆中心位置施加压力，以使晶圆形变后，再通过晶圆自身的重力进行键合，而由于晶圆自身重力键合时键合过程是不可控的。因此，通过现有技术的晶圆键合方法键合晶圆之后，晶圆通常扭曲度比较大，尤其是晶圆边缘扭曲度比较大的问题。
发明内容
本发明的目的在于提供一种晶圆键合方法及晶圆键合系统，以解决根据现有技术中的晶圆键合方法键合后的晶圆扭曲度比较大，尤其晶圆边缘扭曲度比较大的问题。
为解决上述技术问题，本发明提供一种晶圆键合方法，所述方法包括：
提供晶圆键合设备，所述晶圆键合设备包括相对设置的两个卡盘，每个所述卡盘具有一固定面；
在每个所述卡盘的所述固定面上固定一晶圆，并使两个所述晶圆至少其中之一朝向其中另一凸出；
调整所述卡盘的位置，以使两个所述晶圆对准，并根据预定速度和第一预定时间将两个所述卡盘其中之一朝向其中另一移动，以键合两个所述晶圆，其中，所述预定速度和所述第一预定时间根据所述晶圆的半径、键合波的传播速度以及两个所述晶圆之间的距离以获得。
可选的，获取所述第一预定时间的方法包括：根据所述晶圆的半径和所述键合波的传播速度计算，以获得所述键合波传播至所述晶圆边缘的时间，并使所述第一预定时间等于所述键合波传播至所述晶圆边缘的时间，其中，所述键合波的传播速度在所述键合波传播至晶圆边缘的时间段上的积分值等于所述晶圆的半径。
可选的，根据如下公式计算以获得所述键合波传播至所述晶圆边缘的时间：
其中，t1表示键合波传播至晶圆边缘的时间；
v1表示键合波的传播速度；
t表示键合波的传播时间，其中0<t≤t1；
L表示晶圆的半径。
可选的，根据如下公式计算以获取所述预定速度：
L/v1＝W/v2
其中，L表示晶圆的半径；
W表示两个晶圆之间的距离；
v1表示键合波的传播速度；
v2表示预定速度。
可选的，使所述晶圆凸出的方法包括：使所述固定面凸出，以带动固定在凸出的所述固定面上的所述晶圆凸出。
可选的，所述卡盘具有中空腔，使所述固定面凸出的方法包括：向所述中空腔内通入气体，以推动所述固定面凸出，并使所述固定面的凸出距离从所述固定面中心朝向所述固定面边缘逐渐减小。
可选的，形成所述固定面的材料为压电陶瓷，以及使所述固定面凸出的方法包括：给所述压电陶瓷施加电压，且施加的所述电压从所述固定面中心位置朝向所述固定面边缘逐渐减小，以使被施加电压的所述固定面的凸出距离从所述固定面中心朝向所述固定面边缘逐渐减小。
可选的，在键合两个所述晶圆之后，所述方法还包括按照第二预定时间将键合后的两个所述晶圆静置在负压环境中，以使键合后的两个所述晶圆平整。
可选的，所述第二预定时间为30s～60s。
为解决上述问题，本发明还提供一种晶圆键合系统，包括
晶圆键合设备，所述晶圆键合设备包括相对设置的两个卡盘，每个所述卡盘具有一固定面，其中，每个所述固定面用于固定一晶圆；
驱动设备，所述驱动设备用于驱动所述卡盘移动，以调整所述卡盘的位置，以使两个所述晶圆对准，并根据预定速度和第一预定时间沿键合方向驱动两个所述卡盘其中之一朝向其中另一移动，以键合两个所述晶圆；
数据获取器，所述数据获取器用于获取所述预定速度和所述第一预定时间，其中，所述预定速度和所述第一预定时间根据所述晶圆的半径、键合波的传播速度以及两个所述晶圆之间的距离以获得。
本发明的所述晶圆键合方法中，由于两个晶圆之间的键合工艺参数是根据晶圆的半径、键合波的传播速度以及两个晶圆之间的距离而精准的计算出的，使得键合过程可控化，有利于改善键合晶圆的扭曲度过大的问题。
附图说明
图1是本发明一实施例的晶圆键合方法的流程示意图。
图2至图5是本发明一实施例的晶圆键合方法的键合过程结构示意图。
图中，
1-卡盘；
2-晶圆；
3-标记读取器；
100-中空腔；
A-固定面；
Z-键合方向；
L-晶圆半径；
W-两个晶圆之间的距离。
具体实施方式
以下结合附图和具体实施例对本发明提出的晶圆键合方法及晶圆键合系统作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1是本发明一实施例的晶圆键合方法的流程示意图。图2至图5是本发明一实施例的晶圆键合方法的键合过程结构示意图。下面结合附图1到附图5说明本发明的晶圆键合方法。
在步骤S10中，如图1所示，提供晶圆键合设备，所述晶圆键合设备包括相对设置的两个卡盘1，每个所述卡盘1具有一固定面A。
在步骤S20中，在每个所述卡盘1的所述固定面A上固定一晶圆2，并使两个所述晶圆2至少其中之一朝向其中另一凸出。其中，在本实施例中，可以通过真空吸附方式在所述卡盘1的所述固定面A上固定所述晶圆2上。以及，可以使每个所述晶圆2凸出，也可以仅使两个所述晶圆2其中的一个所述晶圆2凸出，在此不做具体限制，以实际需求为准。
以及，继续参图3所示，在本实施例中，使所述晶圆凸2出的方法包括：使所述固定面A凸出，以带动固定在凸出的所述固定面A上的所述晶圆2凸出。
其中，所述卡盘1具有中空腔100，使所述固定面凸出的方法包括：向所述中空腔100内通入气体，以推动所述固定面A凸出。在本实施例中，由于向所述中空腔100内通入气体，则由于通入的所述气体对所述固定面A产生压力，如此以推动承压的所述固定面A凸出。其中，由于固定面A边缘位置被卡盘1牵引，则所述固定面A的中心凸出的距离大于所述固定面A边缘位置凸出的距离。此外，由于气体产生的压力比较均匀，则所述固定面A将在通气承压后呈弧形，并且所述固定面A的凸出距离从所述固定面A中心朝向所述固定面A边缘逐渐减小。由于使所述固定面A凸出的力以及固定面A凸出的距离是缓慢变化的，则可避免出现键合后的所述晶圆2的扭曲度过大，尤其是位于所述晶圆2边缘部分的扭曲度过大的问题。此外，通过向中空腔100内通入气体的方式对所述固定面A施加压力还可以避免现有技术中使用压头使所述固定面A凸出时导致的晶圆2中心位置容易受损的问题。
进一步的，形成所述固定面A的材料为压电陶瓷，则如上所述的一种使固定面A凸出的方法即为对由压电陶瓷形成的压电陶瓷板施加气体推力，以使所述压电陶瓷板凸出。此外，另一种使固定面A凸出的方法还可以为：给所述压电陶瓷施加电压，且施加的所述电压从所述固定面A中心位置朝向所述固定面A边缘逐渐减小，以使被施加电压的所述固定面A的凸出距离从所述固定面A中心朝向所述固定面A边缘逐渐减小。此时，同样可使所述固定面A凸出的距离是缓慢变化的，有利于避免键合后的两个所述晶圆2扭曲度过大，尤其两个所述晶圆2边缘的扭曲度过大的问题。
在步骤S30中，参图3和图4所示，调整所述卡盘1的位置，以使两个所述晶圆2对准，并根据预定速度和第一预定时间将两个所述卡盘1其中之一朝向其中另一移动，以键合两个所述晶圆2，其中，所述预定速度v2和所述第一预定时间t2根据所述晶圆2的半径L、键合波的传播速度v1以及两个所述晶圆2之间的距离W计算以获得。
在本实施例中，由于两个晶圆2之间的键合工艺参数是根据所述晶圆2的半径L、键合波的传播速度v1以及两个所述晶圆2之间的距离W而精准的计算出的，使得键合过程可控化，有利于改善键合晶圆的扭曲度过大的问题。
具体的，继续参图3和图4所示，在本实施例中，可通过所述标记读取器3读取位于所述晶圆2上的标记的位置信息，并根据上述位置信息，以调整所述卡盘1的位置进而调整所述晶圆2的位置，并结合以不断调整两个所述晶圆2的位置，直至两个所述晶圆2对准，且使两个所述晶圆2处于键合位置。以及，在本实施例中，两个所述卡盘1其中之一朝向其中另一移动时具体可以沿键合方向Z移动移动任意其中之一的所述卡盘1。
进一步的，参图4所示，在本实施例中，获取所述第一预定时间t2的方法包括：根据所述晶圆2的半径L和所述键合波的传播速度v1计算，以获得所述键合波传播至所述晶圆2边缘的时间t1，并使所述第一预定时间t2等于所述键合波传播至所述晶圆2边缘的时间t1(即，t2＝t1)，其中，所述键合波的传播速度v1在所述键合波传播至晶圆边缘的时间段上的积分值等于所述晶圆的半径L。在晶圆键合过程中，通常是从两个晶圆的中间位置开始进行键合，在键合时从两个晶圆中间位置产生键合波，键合波以一定速度朝向晶圆边缘传播，并根据两个晶圆之间键合波产生的范德华力以完成键合过程。而键合波的传播速度与晶圆本身的材质等特征相关，因此，当需要键合的晶圆固定时，键合波的传播速度也即固定。
其中，根据如下公式(1)计算以获得所述键合波传播至所述晶圆2边缘的时间t1。
其中，t1表示键合波传播至晶圆边缘的时间；v1表示键合波的传播速度；t表示键合波的传播时间，其中0<t≤t1；L表示晶圆的半径。
进一步的，根据如下公式(2)，计算以获取所述预定速度v2：
L/v1＝W/v2——公式(2)
其中，L表示晶圆的半径；W表示两个晶圆之间的距离；v1表示键合波的传播速度；v2表示预定速度。
继续参图4所示，两个所述晶圆2之间的距离W表示两个所述晶圆2的底部之间的距离。
进一步的，参图5所示，在键合两个所述晶圆2之后，所述方法还包括按照第二预定时间将键合后的两个所述晶圆2静置在负压环境中，以使键合后的两个所述晶圆2平整。其中，所述第二预定时间为30s～60s。
进一步的，结合图2～图5所示，本实施例还公开一种晶圆键合系统，其中，所述晶圆键合系统包括:
晶圆键合设备，所述晶圆键合设备包括相对设置的两个卡盘1，每个所述卡盘1具有一固定面A，其中，每个所述固定面A用于固定一晶圆2。
驱动设备；所述驱动设备用于驱动所述卡盘1移动，以调整所述卡盘1的位置，以使两个所述晶圆2对准，并根据预定速度v2和第一预定时间t2沿键合方向驱动Z两个所述卡盘1其中之一朝向其中另一移动，以键合两个所述晶圆2。
数据获取器，所述数据获取器用于获取所述预定速度v2和所述第一预定时间t2，其中，所述预定速度v2和所述第一预定时间t2根据所述晶圆2的半径L、键合波的传播速度v1以及两个所述晶圆2之间的距离计算以获得。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种晶圆键合方法，其特征在于，所述方法包括：
提供晶圆键合设备，所述晶圆键合设备包括相对设置的两个卡盘，每个所述卡盘具有一固定面；
在每个所述卡盘的所述固定面上固定一晶圆，并使两个所述晶圆至少其中之一朝向其中另一凸出；
调整所述卡盘的位置，以使两个所述晶圆对准，并根据预定速度和第一预定时间将两个所述卡盘其中之一朝向其中另一移动，以键合两个所述晶圆，其中，所述预定速度和所述第一预定时间根据所述晶圆的半径、键合波的传播速度以及两个所述晶圆之间的距离以获得；
获取所述第一预定时间的方法包括：
根据所述晶圆的半径和所述键合波的传播速度计算，以获得所述键合波传播至所述晶圆边缘的时间，并使所述第一预定时间等于所述键合波传播至所述晶圆边缘的时间，其中，所述键合波的传播速度在所述键合波传播至晶圆边缘的时间段上的积分值等于所述晶圆的半径。
2.如权利要求1所述的晶圆键合方法，其特征在于，根据如下公式计算以获得所述键合波传播至所述晶圆边缘的时间：
其中，t1表示键合波传播至晶圆边缘的时间；
v1表示键合波的传播速度；
t表示键合波的传播时间，其中0<t≤t1；
L表示晶圆的半径。
3.如权利要求1所述的晶圆键合方法，其特征在于，根据如下公式计算以获取所述预定速度：
L/v1＝W/v2
其中，L表示晶圆的半径；
W表示两个晶圆之间的距离；
v1表示键合波的传播速度；
v2表示预定速度。
4.如权利要求1所述的晶圆键合方法，其特征在于，使所述晶圆凸出的方法包括：使所述固定面凸出，以带动固定在凸出的所述固定面上的所述晶圆凸出。
5.如权利要求4所述的晶圆键合方法，其特征在于，所述卡盘具有中空腔，使所述固定面凸出的方法包括：向所述中空腔内通入气体，以推动所述固定面凸出，并使所述固定面的凸出距离从所述固定面中心朝向所述固定面边缘逐渐减小。
6.如权利要求4所述的晶圆键合方法，其特征在于，形成所述固定面的材料为压电陶瓷，以及使所述固定面凸出的方法包括：给所述压电陶瓷施加电压，且施加的所述电压从所述固定面中心位置朝向所述固定面边缘逐渐减小，以使被施加电压的所述固定面的凸出距离从所述固定面中心朝向所述固定面边缘逐渐减小。
7.如权利要求1所述的晶圆键合方法，其特征在于，在键合两个所述晶圆之后，所述方法还包括按照第二预定时间将键合后的两个所述晶圆静置在负压环境中，以使键合后的两个所述晶圆平整。
8.如权利要求7所述的晶圆键合方法，其特征在于，所述第二预定时间为30s～60s。
9.一种晶圆键合系统，其特征在于，包括
晶圆键合设备，所述晶圆键合设备包括相对设置的两个卡盘，每个所述卡盘具有一固定面，其中，每个所述固定面用于固定一晶圆；
驱动设备，所述驱动设备用于驱动所述卡盘移动，以调整所述卡盘的位置，以使两个所述晶圆对准，并根据预定速度和第一预定时间沿键合方向驱动两个所述卡盘其中之一朝向其中另一移动，以键合两个所述晶圆；
数据获取器，所述数据获取器用于获取所述预定速度和所述第一预定时间，其中，所述预定速度和所述第一预定时间根据所述晶圆的半径、键合波的传播速度以及两个所述晶圆之间的距离以获得；获取所述第一预定时间的方法包括：
根据所述晶圆的半径和所述键合波的传播速度计算，以获得所述键合波传播至所述晶圆边缘的时间，并使所述第一预定时间等于所述键合波传播至所述晶圆边缘的时间，其中，所述键合波的传播速度在所述键合波传播至晶圆边缘的时间段上的积分值等于所述晶圆的半径。
CN202011496678.5A 2020-12-17 2020-12-17 晶圆键合方法及晶圆键合系统 Active CN112635362B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011496678.5A CN112635362B (zh) 2020-12-17 2020-12-17 晶圆键合方法及晶圆键合系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011496678.5A CN112635362B (zh) 2020-12-17 2020-12-17 晶圆键合方法及晶圆键合系统

Publications (2)

Publication Number Publication Date
CN112635362A CN112635362A (zh) 2021-04-09
CN112635362B true CN112635362B (zh) 2023-12-22

Family

ID=75316446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011496678.5A Active CN112635362B (zh) 2020-12-17 2020-12-17 晶圆键合方法及晶圆键合系统

Country Status (1)

Country Link
CN (1) CN112635362B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2963848A1 (fr) * 2010-08-11 2012-02-17 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire a basse pression
JP2016201463A (ja) * 2015-04-10 2016-12-01 東京エレクトロン株式会社 接合装置及び接合システム
CN110289222A (zh) * 2019-05-08 2019-09-27 武汉新芯集成电路制造有限公司 一种键合设备、键合波的检测方法及系统
CN110690138A (zh) * 2018-07-06 2020-01-14 三星电子株式会社 晶圆键合设备以及使用其的晶圆键合系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2839147B1 (fr) * 2002-04-30 2004-07-09 Soitec Silicon On Insulator Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage
FR2931014B1 (fr) * 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2963848A1 (fr) * 2010-08-11 2012-02-17 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire a basse pression
JP2016201463A (ja) * 2015-04-10 2016-12-01 東京エレクトロン株式会社 接合装置及び接合システム
CN110690138A (zh) * 2018-07-06 2020-01-14 三星电子株式会社 晶圆键合设备以及使用其的晶圆键合系统
CN110289222A (zh) * 2019-05-08 2019-09-27 武汉新芯集成电路制造有限公司 一种键合设备、键合波的检测方法及系统

Also Published As

Publication number Publication date
CN112635362A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
JP5054933B2 (ja) 半導体装置の製造方法
JP3986575B2 (ja) ３次元集積回路の製造方法
JP5151104B2 (ja) 電子部品の製造方法
US20100194423A1 (en) Apparatus and method for testing semiconductor and semiconductor device to be tested
WO1996036992A1 (en) Semiconductor device and its manufacture
JP2005528779A (ja) 半導体膜の薄層化方法
CN111370336B (zh) 一种凹槽芯片放置的封装方法
Landesberger et al. New dicing and thinning concept improves mechanical reliability of ultra thin silicon
TW202009496A (zh) 利用鐳射的半導體檢查用mems探針的製造方法
JP2001284402A (ja) 半導体装置およびその製造方法
CN112635362B (zh) 晶圆键合方法及晶圆键合系统
CN116230556B (zh) 芯片载体、其形成方法、晶圆键合结构及其形成方法
Netzband et al. 0.5 μm pitch next generation hybrid bonding with high alignment accuracy for 3D integration
JP5431533B2 (ja) 半導体装置の製造方法
Wei et al. Empirical investigations on die edge defects reductions in die singulation processes for glass-panel based interposers for advanced packaging
JP2793766B2 (ja) 導電ペースト転写方法
JPH08274286A (ja) Ｓｏｉ基板の製造方法
JP2735038B2 (ja) バンプ形成方法
JPH1187423A (ja) 半導体チップの実装方法
CN111058095A (zh) 一种超小型石英晶片的腐蚀刻蚀方法
US20240136324A1 (en) Semiconductor manufacturing method
JP2001110765A (ja) 高精度ウェーハとその製造方法
JP2002203772A (ja) 電子線露光用マスクの製造方法及び薄膜化方法
JP2002208571A (ja) 半導体装置の製造方法および半導体装置
CN212303631U (zh) 一种减少临时键合过程气泡形成的键合结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China