JP2793766B2 - 導電ペースト転写方法 - Google Patents

導電ペースト転写方法

Info

Publication number
JP2793766B2
JP2793766B2 JP5329448A JP32944893A JP2793766B2 JP 2793766 B2 JP2793766 B2 JP 2793766B2 JP 5329448 A JP5329448 A JP 5329448A JP 32944893 A JP32944893 A JP 32944893A JP 2793766 B2 JP2793766 B2 JP 2793766B2
Authority
JP
Japan
Prior art keywords
conductive paste
chip
bump electrode
transfer tool
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5329448A
Other languages
English (en)
Other versions
JPH07193101A (ja
Inventor
正樹 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PII EFU YUU KK
Original Assignee
PII EFU YUU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PII EFU YUU KK filed Critical PII EFU YUU KK
Priority to JP5329448A priority Critical patent/JP2793766B2/ja
Publication of JPH07193101A publication Critical patent/JPH07193101A/ja
Application granted granted Critical
Publication of JP2793766B2 publication Critical patent/JP2793766B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、導電ペースト転写方法
に関し、特に、フリップチップボンディングのために形
成されるバンプ電極への導電ペースト転写方法に関す
る。
【０００２】フリップチップボンディングの際に、チッ
プ側のバンプ電極と実装基板側の（ボンディング）パッ
ドとの間の接続部の信頼性を高めるために、予めバンプ
電極側に導電ペーストを形成することが行なわれる。
【０００３】
【従来の技術】図７は従来技術説明図であり、従来のフ
リップチップボンディングにおける導電（性）ペースト
（の層）の形成プロセスを示す。
【０００４】図７（Ａ）において、まず、トランジスタ
等を形成した（半導体）チップ１０１に金等からなるバ
ンプ電極１０２を形成する。バンプ電極１０２は、トラ
ンジスタ等の形成された回路面（主面）上に、ワイヤボ
ンディングを利用して形成される。このため、バンプ電
極１０２は、その略中央に突起部１０２Ａを有する。
【０００５】一方、（サブストレート）ステージ１０４
上に、平坦性の良いレベリング板１０３が用意される。
チップ１０１はレベリング板１０３に対向させられる。
次に、図７（Ｂ）に示す如く、チップ１０１がレベリン
グ板１０３に押し当てられる。これにより、突起部１０
２Ａが良好に平坦化された（解消された）バンプ電極１
０５が得られる。
【０００６】次に、図７（Ｃ）に示す如く、チップ１０
１をレベリング板１０３から離した後、レベリング板１
０３に代えて、導電ペースト１０７の塗布された他のレ
ベリング板１０６がステージ１０４上に載置される。導
電ペースト１０７は、平坦性の良い他のレベリング板１
０６上の全面に、均一の厚さに塗布されている。
【０００７】次に、図７（Ｄ）に示す如く、チップ１０
１が導電ペースト１０７側へ押し当てられる。導電ペー
スト１０７は柔らかいので、バンプ電極１０５の平坦化
された上表面が他のレベリング板１０６の表面に当接す
る。
【０００８】この状態で、チップ１０１を導電ペースト
１０７側から離すと、全くキュアされていない導電ペー
スト１０７は、バンプ電極１０２に付着し、図７（Ｅ）
に示す如く、その表面に略半球状の導電ペースト１０８
として残る。即ち、他のレベリング板１０６からチップ
１０１（のバンプ電極１０２）に転写される。
【０００９】この後、導電ペースト１０８をプリキュア
して半硬化させた後、チップ１０１を（実装）基板にボ
ンディングする。即ち、バンプ電極１０５を基板上の
（ボンディング）パッドと接続する。導電ペースト１０
８は、この接続の信頼性を高めるためのものである。
【００１０】
【発明が解決しようとする課題】前述の従来技術によれ
ば、バンプ電極１０５への導電ペースト１０７（１０
８）の転写のために、必ず、図７（Ｂ）に示すバンプ電
極１０５（１０２）のレベリング（平坦化）、図７
（Ｃ）に示す導電ペースト１０７の塗布された他のレベ
リング板１０６の供給（又は、レベリング板１０３への
導電ペースト１０７の塗布）、図７（Ｄ）に示す導電ペ
ースト１０７の転写という工程を行なう必要がある。従
って、このように、３工程を必要とするため、作業時間
が長くなってしまうという問題があった。更に、これら
の工程は、通常、フリップチップボンダを用いて行なわ
れるため、フリップチップボンダのスループットが低下
するという問題があった。
【００１１】また、前述の従来技術によれば、導電ペー
スト１０７は他のレベリング板１０６（又はレベリング
板１０３）上の全面に塗布される。従って、導電ペース
ト１０７は、バンプ電極１０５への転写に必要な面積よ
りも極めて広く塗布されており、極めて無駄が多いとい
う問題があった。導電ペースト１０７は、通常、銀ペー
ストからなるので高価であるため、その消費量は少ない
ことが望ましい。
【００１２】本発明は、工程を省略して作業時間を短縮
した導電ペースト転写方法を提供することを目的とす
る。また、本発明は、導電ペーストの消費量を低減した
導電ペースト転写方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】チップの所定領域に形成
され突起部を有するバンプ電極に対して、導電ペースト
を転写するために、転写ツールが用意される。転写ツー
ルは、バンプ電極の形成された所定領域に対応して形成
された溝であって、所定の深さを有し、平坦な底面を有
するものを備え、かつ、溝内に導電ペーストを充填して
なる。
【００１４】チップのバンプ電極と転写ツールの溝とが
対応するように、チップと転写ツール３とが対向させら
れる。次に、バンプ電極の突起部が溝の底面に当接する
ようにチップが転写ツールに押し当てられる。
【００１５】
【作用】本発明によれば、前述の如く、チップが転写ツ
ールに押し当てられることによって、突起部の平坦化さ
れたバンプ電極が形成されると共に、これに溝内の導電
ペーストが転写される。
【００１６】即ち、バンプ電極の当接する溝の底面は平
坦である。そこで、チップを転写ツールに適切な力で押
し当てることにより、金等の柔らかい金属からなるバン
プ電極の突起部は平坦化される（解消される）。
【００１７】また、バンプ電極は溝内の導電ペーストと
十分に大きな面積で接触する。そこで、未だキュアされ
ていない導電ペーストは、その濡れ性によりバンプ電極
に付着する。そして、チップを転写ツールから離した際
にも、バンプ電極に付着したまま残る。即ち、バンプ電
極に転写される。
【００１８】このように、本発明によれば、チップを転
写ツールに１回押し当てるだけで、バンプ電極の平坦化
と導電ペーストの転写とを行なうことができるので、こ
の分工程を省略して作業時間を短くできる。更に、これ
により、従来はレベリング板１０３と他のレベリング板
１０６の２枚を別々に供給していたものを、転写ツール
を１枚だけ供給するようにできるので、この分工程を省
略して作業時間を短くできる。
【００１９】また、本発明によれば、導電ペーストは、
従来の如く他のレベリング板１０６上の全面にではな
く、転写ツールの溝内のみに供給するのみでよい。転写
ツールの溝はバンプ電極の形成領域に対応する領域であ
るので、導電ペーストの量は、極く少量でよく、かつ、
無駄が少ない。これにより、導電ペーストの消費量を低
減することができる。
【００２０】
【実施例】図１乃至図３は実施例説明図であって、チッ
プ１の所定領域に形成され突起部２Ａを有するバンプ電
極２に対して、転写ツール３から導電ペースト７を転写
する導電ペースト転写方法を示す。
【００２１】図１（Ａ）に示す如く、突起部２Ａを有す
るバンプ電極２を有するチップ１が用意される。チップ
１は、例えばシリコン単結晶からなるＬＳＩチップであ
って、その主面１Ａにはトランジスタ等の素子が形成さ
れている。チップ１の主面１Ａ上に、複数のバンプ電極
２が形成される。
【００２２】バンプ電極２は次のようにして形成され
る。まず、チップ１上のボンディングパッド（図示せ
ず）にワイヤボンダを用いて金のボールボンディングを
行なう。次に、ワイヤボンダのキャピラリの例えば横方
向への移動により、再結晶化したボール部分と金線との
境界部に応力を加えて切断する。これにより、バンプ電
極２が形成される。ボール部分がバンプ電極２であり、
金線との境界部が突起部２Ａとして残る。
【００２３】チップ１上において、バンプ電極２は図３
（Ａ）に示す如く形成される。図３（Ａ）はチップ１の
平面図であって、その主面１Ａを示す。バンプ電極２は
チップ１の主面１Ａ上の所定の領域１Ｂに形成される。
領域１Ｂはチップ１の主面１Ａの外周に沿う例えば２０
０μｍ程度の微細な幅ｄ１の一点鎖線で囲まれた領域で
ある。チップ１は例えば１０mm×１０mmの大きさであ
る。
【００２４】領域１Ｂの形状は、チップ１上のバンプ電
極２の大きさに依存して定まる。円形のバンプ電極２の
直径が例えば約２００μｍであるとすると、チップ１の
各辺において、その辺に並ぶ複数のバンプ電極２に共通
する２本の接線を引くことができる。これにより、各辺
において、幅約２００μｍで長さ約9.５mmの領域が定ま
り、結果として、領域１Ｂが定まる。
【００２５】次に、図１（Ｂ）に示す如く、導電ペース
ト７を溝４に充填した転写ツール３が用意される。転写
ツール３の溝４は、その主面３Ａに、バンプ電極２の形
成された領域１Ｂに対応した形状に形成される。主面３
Ａにおける溝４の平面形状を図３（Ｂ）に示す。溝４
は、領域１Ｂと同一形状とされ、約２００μｍ程度の微
細な幅の正方形又は長方形の溝とされる。
【００２６】なお、溝４は、領域１Ｂと相似形であっ
て、溝４より幅広の形状であってもよい。即ち、溝４の
幅を、領域１Ｂの両側の各々に合わせ余裕を取った値と
してもよい。
【００２７】転写ツール３の図３（Ｂ）におけるＸ−Ｘ
切断線に沿う断面は、図３（Ｃ）に示す形状となる。こ
の形状は、図１（Ｂ）に示す形状と対応する。溝４の底
面４Ａは、バンプ電極２の突起部２Ａを平坦化するため
に、平坦な形状とされる。このため、溝４の底面４Ａ
は、転写ツール３の主面３Ａに平行な平面とされ、か
つ、水平とされる。また、底面４Ａの平坦性（平坦度）
は良好なものとされる。この平坦性実現のため、転写ツ
ール３の材料としては例えば金属が用いられ、その加工
方法としては例えばアディティブ法が用いられる。これ
により、微細な溝４を精度よく加工でき、底面４Ａの平
坦度も良好とすることができる。
【００２８】溝４の深さｄ２は、予め定められた所定の
深さとされる。溝４の深さｄ２は、レベリング高さ保持
用治具（以下、高さ用治具という）５の厚さｄ３と共
に、平坦化後のバンプ電極８の高さを規定する。なお、
溝４の深さｄ２は、結果として、溝４の平面形状と共
に、導電ペースト７の消費量をも規定することとなる。
【００２９】転写ツール３の主面３Ａは、水平で平坦度
の良好なものとされる。主面３Ａにおいて、図３（Ｂ）
に示す如く、溝４の形成された領域以外、特にその内側
に、高さ用治具５が載置される。高さ用治具５は、チッ
プ１が転写ツール３に押し当てられた場合にこれらの間
の距離を所定の値に保つためのものであり、その平面形
状が図３（Ｂ）に点線で示す如くされた直方体からな
る。
【００３０】高さ用治具５の厚さｄ３は、前述の如く、
溝４の深さｄ２と共に、平坦化後のバンプ電極８の高さ
を規定する。このため、高さ用治具５は、チップ１の主
面１Ａと接触する。この時、チップ１のファイナルパシ
ベーション膜を損傷しないように、高さ用治具５は、少
なくともチップ１と接触する面が、弾性体、例えばゴム
等によって構成される。高さ用治具５は、転写ツール３
に設けられたエアー穴６を通してエアーを吸引すること
により、主面３Ａに吸着される。
【００３１】溝４内への導電ペースト７の充填は、例え
ばフィラーゲージ等を用いたスキージ法により行なわれ
る。これにより、導電ペースト７は溝４内にのみ塗布さ
れる。即ち、導電ペースト７は、溝４の全体に満たさ
れ、その表面は、図１（Ｂ）に示す如く、転写ツール３
の主面３Ａと同一平面とされる。
【００３２】導電ペーストは例えば銀ペーストからな
り、金のバンプ電極２に対して濡れ性のよい材料が選択
される。銀ペーストの如き高価な導電ペースト７を用い
ても、導電ペースト７は溝４内のみに塗布されるので、
その消費量が少なくてすみ、コスト低減に有効である。
【００３３】チップ１と転写ツール３とは、図１（Ｂ）
に示す如く、互いに対向させられた状態で用意される。
このために、図５に示すフリップチップボンダ２０が用
いられる。フリップチップボンダ２０は、本来図４に示
すフリップチップボンディングを行なうためのものであ
るが、本実施例では、バンプ電極２の平坦化及び導電ペ
ースト７の塗布工程を行なうためにも用いられる。
【００３４】図５において、フリップチップボンダ２０
は、サブストレートステージ２４と、ワッフルパックス
テージ２２と、ピックアップツールステージ２６とを備
える。サブストレートステージ２４及びワッフルパック
ステージ２２は、各々、ベース２１上にレール２５及び
２３を介して設けられ、Ｙ方向（紙面に垂直な方向）に
移動可能とされる。ピックアップツールステージ２６
は、レール２８に取付けられてＸ方向（図の左右方向）
に移動可能とされると共に、Ｚ方向（図の上下方向）及
びθ方向（Ｚ軸を中心とする回転方向）に可動なボンデ
ィングヘッド２７を備える。
【００３５】チップ１は、ワッフルパックステージ２２
上に（ワッフルパックに収納された状態で）、主面１Ａ
即ちバンプ電極２を下側にして載置される。そして、ボ
ンディングヘッド２７によりこの状態で吸着されて、サ
ブストレートステージ２４上に搬送され、主面１Ａが転
写ツール３と図１（Ｂ）の如くに対向させられる。
【００３６】一方、転写ツール３は、本実施例では、フ
リップチップボンダ２０の特にサブストレートステージ
２４と一体に形成される。即ち、サブストレートステー
ジ２４（の主面）が転写ツール３（の主面３Ａ）として
用いられ、この主面３Ａに予め溝４Ａが設けられる。導
電ペースト７は、例えばチップ１がボンディングヘッド
２７に吸着されてサブストレートステージ２４上に達す
る以前に、前述の方法により溝４内のみに塗布される。
【００３７】また、サブストレートステージ２４上には
高さ用治具５が載置される。高さ用治具５は、本来図４
に示す如く基板１０を吸着するためのエアー穴６を用い
て吸着される。従って、エアー穴６は、サブストレート
ステージ２４の備えるものをそのまま用いることができ
る。高さ用治具５も、例えばチップ１がボンディングヘ
ッド２７に吸着されてサブストレートステージ２４上に
達する以前に、載置され吸着される。
【００３８】サブストレートステージ２４は、本来基板
１０を載置するために、その主面（３Ａ）の平坦度は優
れている。従って、これに対して溝４を前述の方法によ
り加工することにより、その底面４Ａの平坦度も優れた
ものとすることができる。
【００３９】また、サブストレートステージ２４は、チ
ップ１と基板１０とのフリップチップボンディングのた
めのハーフミラー等の位置合わせ手段（図示せず）を備
える。この位置合わせ手段を用いることにより、図１
（Ｂ）に示す如く、微細なバンプ電極２と溝４とを精密
に位置合わせすることができる。
【００４０】次に、図２（Ａ）に示す如く、チップ１が
転写ツール３であるサブストレートステージ２４に押し
当てられる。即ち、先端にチップ１を吸着したボンディ
ングヘッド２７がＺ方向にゆっくりと下降する。これに
より、まず、バンプ電極２の突起部２Ａが導電ペースト
７を通り溝４の底面４Ａに当接する。更にボンディング
ヘッド２７が下降すると、柔らかい金からなるバンプ電
極２の突起部２Ａが押しつぶされ、底面４Ａに従う平坦
な形状のバンプ電極８とされる。
【００４１】ボンディングヘッド２７即ちチップ１の下
降は、チップ１の主面１Ａが高さ用治具５に当接した時
点で、停止する。従って、バンプ電極８の高さは、溝４
の深さｄ２と高さ用治具５の厚さｄ３との和となる。な
お、実際は、バンプ電極２の高さは必ずしもｄ２＋ｄ３
に一致しない。
【００４２】バンプ電極８の高さは、値ｄ２とｄ３とを
適切な値に設定することによって、所望の値に調整する
ことができる。ここで、値ｄ３は、図２（Ａ）から判る
ように、バンプ電極８のボール部分の高さに相当する値
とすることが望ましい。また、値ｄ２は、図２（Ａ）か
ら判るように、バンプ電極２の突起部２Ａを押しつぶし
て形成した平坦部の高さに相当する値とすることが望ま
しい。
【００４３】これらの値ｄ２及びｄ３は、バンプ電極８
（２）の大きさから経験的に求めることができる。従っ
て、深さｄ２の溝４を予め形成することができ、また、
厚さｄ３の高さ用治具５を予め用意することができる。
【００４４】なお、転写ツール３であるサブストレート
ステージ２４に、その幅ｄ１や深さｄ２の異なる複数の
溝を設けておき、種々のチップ１に対応しうるようにし
てもよい。また、厚さｄ３の異なる複数の高さ用治具５
を用意しておき、種々のチップ１に対応しうるようにし
てもよい。
【００４５】次に、図２（Ｂ）に示す如く、ボンディン
グヘッド２７がＺ方向に上昇し、チップ１が転写ツール
３であるサブストレートステージ２４から引き離され
る。この結果、チップ１側においては、平坦化されたバ
ンプ電極８に、導電ペースト７がその濡れ性により付着
する。付着した導電ペースト７は、未だキュアされてい
ないので、流動性を有している。そこで、付着した導電
ペースト７は、その流動性と自重とにより、図２（Ｂ）
に示す如く、略半球状の導電ペースト（の層）９とな
る。
【００４６】以上により、バンプ電極８（２）の平坦化
及び導電ペースト９（７）のバンプ電極８への塗布（転
写）を１回の工程で行なうことができる。なお、転写ツ
ール３についても、サブストレートステージ２４を転写
ツール３として用いることにより、従来のレベリング板
１０３や他のレベリング板１０６の供給を全く省略する
ことができ、導電ペースト７を溝４内に塗布するのみ
で、転写ツール３を用意できる。
【００４７】一方、転写ツール３であるサブストレート
ステージ２４側においては、溝４内にあった導電ペース
ト７のうち、バンプ電極８（２）に接した近傍の部分が
バンプ電極８に付着するため、その部分が欠落した状態
となる。即ち、当該部分がバンプ電極８に転写される。
【００４８】この後、図４に示す如く、フリップチップ
ボンダ２０を用いてチップ１が基板１０にフリップチッ
プボンディングされる。まず、これに先立って、図２
（Ｂ）において転写ツール３であるサブストレートステ
ージ２４上からこれに吸着されていた高さ用治具５を取
り除く。このために、エアー穴６からのエアーの吸引が
停止される。
【００４９】また、チップ１において、バンプ電極８に
転写された導電ペースト９をプリキュアして、半硬化さ
せる。この状態で、まず、図４（Ａ）に示す如く、サブ
ストレートステージ２４上に基板１０が供給され、エア
ー穴１６からのエアーの吸引により吸着される。
【００５０】基板１０は例えばガラス繊維入りのエポキ
シ樹脂基板からなり、その主面１０Ａにパッド１１が形
成されている。パッド１１は例えば銅配線上に金メッキ
をしてなる。パッド１１はバンプ電極８の各々に対応し
て設けられる。
【００５１】基板１０の主面１０Ａにおいて、パッド１
１の形成された領域（領域１Ｂに対応する）の内側に、
熱硬化性樹脂１２が印刷により厚く塗布されている。熱
硬化性樹脂１２は、例えばエポキシ樹脂からなり、チッ
プ１と基板１０とを接着するためのものである。
【００５２】次に、チップ１と基板１０との間にハーフ
ミラーを挿入し、これに映るチップ１と基板１０の像を
オプティカルプローブを介して取り出す。そして、これ
らの像により、ボンディングヘッド２７等を移動させ
て、図４（Ａ）の如く、チップ１と基板１０とを位置合
わせする。
【００５３】次に、図４（Ｂ）に示す如く、チップ１を
基板１０にフリップチップ（フェイス（ダウン））ボン
ディングする。まず、ボンディングヘッド２７をＺ方向
に下降させ、バンプ電極８の平坦部がパッド１１に当接
した時点で下降を停止する。これにより、半硬化した導
電ペースト９が、バンプ電極８とパッド１１との間から
押し出され、バンプ電極８の平坦部の周囲のパッド１１
上を囲むようにされる。即ち、導電ペースト９はバンプ
電極８とパッド１１との接続部を囲むようにされる。
【００５４】また、チップ１の下降により、基板１０上
の熱硬化性樹脂１２が押しつぶされてチップ１と基板と
の間の略全面に広がり熱硬化性樹脂１４とされる。この
後、適当に加圧及び加熱を行なうことにより、バンプ電
極８とパッド１１とを接続し、導電ペースト９をキュア
し、熱硬化性樹脂１４を硬化させる。キュアされて硬化
した導電ペースト９により、バンプ電極８とパッド１１
との接続部が、熱サイクルによる剪断等から保護され
る。また、硬化した熱硬化性樹脂１４により、チップ１
と基板１０とが接続される。
【００５５】以上、本発明を実施例により説明したが、
本発明はその主旨に従い種々変形可能である。図６は本
発明の他の実施例を示し、転写ツール３をサブストレー
トステージ２４とは別に形成すると共に、転写ツール３
と高さ用治具５とを一体に形成した例を示す。
【００５６】この実施例では、転写ツール３は、サブス
トレートステージ２４とは別に形成され、フリップチッ
プボンダ２０のサブストレートステージ２４上に載置さ
れ、エアー穴６からのエアーの吸引により吸着される。
なお、転写ツール３は、サブストレートステージ２４と
同様の材料、例えば金属等からなる。
【００５７】転写ツール３を独立に形成することによ
り、サブストレートステージ２４に溝４を加工する必要
がなくなる。また、溝４の幅ｄ１や深さｄ２を種々の値
に設定した転写ツール３を用意しておくことにより、転
写ツール３を交換するのみで種々のチップ１に対応でき
る。この場合、サブストレートステージ２４への溝４の
加工には限度があるので、転写ツール３の種類を増し
て、より多くの種類のチップに対応できる。
【００５８】また、この実施例では、転写ツール３は高
さ用治具５と一体に形成される。即ち、転写ツール３
は、その略中央に形成された凸部からなる高さ用治具５
を有する。
【００５９】これにより、溝４の深さｄ２と高さ用治具
５の厚さｄ３とを一体に管理でき、バンプ電極８の高さ
を一元的に決定できる。また、厚さｄ３を種々の値に設
定した転写ツール３を用意しておくことにより、転写ツ
ール３を交換するのみで種々のチップ１に対応すること
ができる。なお、サブストレートステージ２４上に転写
ツール３を供給する工程が必要となるが、高さ用治具５
を供給する工程が不要となるので、工程増はない。
【００６０】
【発明の効果】以上説明したように、本発明によれば、
フリップチップボンディングにおけるバンプ電極への導
電ペーストの転写において、底面が平坦な溝内に導電ペ
ーストを充填した転写ツールを用いることにより、１回
の工程でチップ上のバンプ電極の突起部の平坦化とバン
プ電極への導電ペーストの転写を行なうことができるの
で、工程数を低減して作業時間を短縮することができ、
また、導電ペーストが溝内のみに塗布されるので、その
消費量を低減して、コストを低下させることができる。
【図面の簡単な説明】
【図１】実施例説明図である。
【図２】実施例説明図である。
【図３】実施例説明図である。
【図４】実施例説明図である。
【図５】フリップチップボンダ説明図である。
【図６】他の実施例説明図である。
【図７】従来技術説明図である。
【符号の説明】
１ チップ ２ バンプ電極 ３ 転写ツール ４ 溝 ５ レベリング高さ保持用治具 ６ エアー穴 ７ 導電ペースト ８ バンプ電極 ９ 導電ペースト １０ 基板 １１ パッド １２ 熱硬化性樹脂 １３ 導電ペースト １４ 熱硬化性樹脂
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311 H01L 21/92 604

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 チップ（１）の所定領域に形成され突起
    部（２Ａ）を有するバンプ電極（２）に対して、転写ツ
    ール（３）から導電ペースト（７）を転写する導電ペー
    スト転写方法であって、 前記転写ツール（３）は、前記バンプ電極（２）の形成
    された所定領域に対応して形成された溝（４）であっ
    て、所定の深さを有し、平坦な底面（４Ａ）を有するも
    のを備え、かつ、前記溝（４）内に前記導電ペースト
    （７）を充填してなり、 前記チップ（１）のバンプ電極（２）と前記転写ツール
    （３）の溝（４）とが対応するように前記チップ（１）
    と転写ツール（３）とを対向させ、 前記バンプ電極（２）の突起部（２Ａ）が前記溝（４）
    の底面（４Ａ）に当接するように前記チップ（１）を前
    記転写ツール（３）に押し当て、前記突起部（２Ａ）の
    平坦化されたバンプ電極（８）を形成すると共に、これ
    に前記溝（４）内の導電ペースト（７）を転写すること
    を特徴とする導電ペースト転写方法。
  2. 【請求項２】 前記転写ツール（３）は、前記溝（４）
    の形成された領域以外の領域に設けられ、前記チップ
    （１）を当該転写ツール（３）に押し当てる場合にこれ
    らの間の距離を所定の値に保つためのレベリング高さ保
    持用治具（５）を備えることを特徴とする請求項１に記
    載の導電ペースト転写方法。
  3. 【請求項３】 前記転写ツール（３）は前記レベリング
    高さ保持用治具（５）と一体に形成され、フリップチッ
    プボンダ（２０）の所定のステージ（２４）上に載置さ
    れることを特徴とする請求項２に記載の導電ペースト転
    写方法。
  4. 【請求項４】 前記転写ツール（３）は、フリップチッ
    プボンダ（２０）の所定のステージ（２４）と一体に形
    成されることを特徴とする請求項１又は請求項２に記載
    の導電ペースト転写方法。
JP5329448A 1993-12-27 1993-12-27 導電ペースト転写方法 Expired - Lifetime JP2793766B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5329448A JP2793766B2 (ja) 1993-12-27 1993-12-27 導電ペースト転写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5329448A JP2793766B2 (ja) 1993-12-27 1993-12-27 導電ペースト転写方法

Publications (2)

Publication Number Publication Date
JPH07193101A JPH07193101A (ja) 1995-07-28
JP2793766B2 true JP2793766B2 (ja) 1998-09-03

Family

ID=18221492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5329448A Expired - Lifetime JP2793766B2 (ja) 1993-12-27 1993-12-27 導電ペースト転写方法

Country Status (1)

Country Link
JP (1) JP2793766B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
JP3065549B2 (ja) * 1997-01-09 2000-07-17 富士通株式会社 半導体チップ部品の実装方法
JP3030271B2 (ja) * 1997-05-19 2000-04-10 富士通株式会社 半導体部品の実装方法
JP3421548B2 (ja) 1997-09-10 2003-06-30 富士通株式会社 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
JP4768188B2 (ja) * 2000-01-14 2011-09-07 東レエンジニアリング株式会社 チップ実装方法および装置
JP4793690B2 (ja) * 2006-09-29 2011-10-12 大日本印刷株式会社 導電性バンプの形成方法
JP7343982B2 (ja) * 2019-01-29 2023-09-13 株式会社Fuji 成膜装置

Also Published As

Publication number Publication date
JPH07193101A (ja) 1995-07-28

Similar Documents

Publication Publication Date Title
US7554205B2 (en) Flip-chip type semiconductor device
US5631191A (en) Method for connecting a die to electrically conductive traces on a flexible lead-frame
US7394163B2 (en) Method of mounting semiconductor chip
US20050110161A1 (en) Method for mounting semiconductor chip and semiconductor chip-mounted board
US20030205197A1 (en) Apparatus and process for precise encapsulation of flip chip interconnects
JP2793766B2 (ja) 導電ペースト転写方法
CN101752269B (zh) 集成电路结构及其形成方法
JPH07321244A (ja) 電子部品および電子部品の製造方法
JP2000012575A (ja) 半導体チップのモールド方法およびこれに用いるモールド装置
US6220499B1 (en) Method for assembling a chip carrier to a semiconductor device
US20050196901A1 (en) Device mounting method and device transport apparatus
JP2006049697A (ja) 半導体装置の製造方法及び成形金型
JP3514649B2 (ja) フリップチップ接続構造および接続方法
US20040080047A1 (en) Semiconductor device and resin binder for assembling semiconductor device
US11081438B2 (en) Method of manufacturing semiconductor device
JPH1167842A (ja) 電子部品の実装装置および実装方法
JPH10173007A (ja) ベアチップ搭載装置
US20020121708A1 (en) Method of manufacturing semiconductor device
JPH09326535A (ja) 光半導体装置及びその製造方法
JPH10209211A (ja) フイルム供給装置及びその方法並びに実装装置及びその方法
JP3393708B2 (ja) 半導体パッケージの製造方法
JP3272889B2 (ja) 半導体装置の製造方法
JP3131246B2 (ja) バンプを有するベアチップの実装方法
JP2003158141A (ja) 半導体装置
JP2002299547A (ja) 積層型半導体装置およびその製造方法