JP2002299547A - 積層型半導体装置およびその製造方法 - Google Patents

積層型半導体装置およびその製造方法

Info

Publication number
JP2002299547A
JP2002299547A JP2001095762A JP2001095762A JP2002299547A JP 2002299547 A JP2002299547 A JP 2002299547A JP 2001095762 A JP2001095762 A JP 2001095762A JP 2001095762 A JP2001095762 A JP 2001095762A JP 2002299547 A JP2002299547 A JP 2002299547A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
wiring
wiring board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001095762A
Other languages
English (en)
Inventor
Hiroaki Fujimoto
博昭 藤本
Toru Nomura
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001095762A priority Critical patent/JP2002299547A/ja
Publication of JP2002299547A publication Critical patent/JP2002299547A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10156Shape being other than a cuboid at the periphery
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10157Shape being other than a cuboid at the active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 基板上に2つの半導体素子が積層搭載された
半導体装置では、熱膨張によって配線基板の反りや熱膨
張による封止樹脂内部でのストレス性クラックの発生が
懸念されていた。 【解決手段】 配線基板10上に第1の半導体素子12
と第2の半導体素子15とが積層搭載され、外囲が封止
樹脂16で封止された積層型半導体装置であって、封止
樹脂16との接触面積が大きい少なくとも第2の半導体
素子15の表面周縁部はテーパー状の斜辺15sを有し
ているので、パッケージを構成する封止樹脂16の内部
でのストレス性クラックの発生を防止し、信頼性を高め
た積層型半導体装置である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は複数の機能の半導体
素子を三次元方向に積層搭載した積層型半導体装置およ
びその製造方法に関するものであり、特にパッケージ内
部のストレス対策を施した信頼性の高い積層型半導体装
置およびその製造方法に関するものである。
【0002】
【従来の技術】近年、回路構成された1つの配線基板
(キャリア基板)上に複数の機能の半導体素子を積層搭
載し、1パッケージを構成する積層型半導体装置が開発
されている。
【0003】以下、開発されている従来の積層型半導体
装置について、その代表構造として2つの半導体素子が
基板上に積層搭載されたタイプの積層型半導体装置につ
いて説明する。
【0004】図7は従来の積層型半導体装置の構成を示
す断面図である。
【0005】図7に示すように、従来の積層型半導体装
置は、配線電極1a,1bおよび底面に端子電極2を有
した配線基板3と、配線基板3上に樹脂4を介してその
表面側が配線基板3と対向してフリップチップ接続され
た第1の半導体素子5と、第1の半導体素子5の裏面上
に接着剤6を介してその表面側を上にして搭載された第
2の半導体素子7を有し、第1の半導体素子5はその表
面の電極パッド5aに設けた突起電極5bが配線基板3
の配線電極1aと接続し、第2の半導体素子7はその表
面の電極パッド7aが配線基板3の配線電極1bと金属
細線8で接続され、配線基板3の上面領域が絶縁性の封
止樹脂9で封止された構造である。
【0006】また配線基板3上に搭載された半導体素子
は、メモリー素子、ロジック素子などの複数の種類の半
導体素子であり、1パッケージで多機能素子による高機
能型の半導体装置である。
【0007】次に従来の積層型半導体装置の製造方法に
ついて図面を参照しながら説明する。図8,図9は従来
の積層型半導体装置の製造方法を示す工程ごとの主要な
断面図である。
【0008】まず図8(a)に示すように、第1の半導
体素子5の表面の複数の電極パッド5a上に突起電極
(バンプ)5bを各々形成する。この突起電極の形成は
メッキバンプ、ワイヤーボンド法によるスタッドバンプ
などの工法で形成される。
【0009】次に図8(b)に示すように、配線基板3
の上面に対してシート状の異方性導電性(ACF)の樹
脂4を供給するとともに、第1の半導体素子5をその突
起電極5bの面を配線基板3の上面に対向させる。ここ
で配線基板への樹脂4の供給は配線基板3の配線電極1
aを覆うように供給するものであり、シート状以外に液
状の樹脂をポッティングにより供給してもよい。
【0010】次に図8(c)に示すように、第1の半導
体素子5を配線基板3の上面に加圧して、第1の半導体
素子5の突起電極5bと配線基板3の配線電極1aとを
接続する。
【0011】次に図8(d)に示すように、第2の半導
体素子7を配線基板3に搭載した第1の半導体素子5の
裏面(背面側)に対して接着剤6により、その裏面で接
着固定する。
【0012】次に図9(a)に示すように、搭載した第
2の半導体素子7の電極パッド7aと配線基板3の上面
の配線電極1bとを金属細線8により電気的に接続す
る。
【0013】そして図9(b)に示すように、配線基板
3の上面領域を絶縁性の封止樹脂9で封止することによ
り積層型半導体装置を形成するものである。
【0014】以上のような各工程により、従来は配線基
板上に2つの半導体素子を搭載した1パッケージタイプ
の積層型半導体装置を実現していた。
【0015】
【発明が解決しようとする課題】しかしながら前記従来
の積層型半導体装置では、2つの半導体素子を1枚の配
線基板上に搭載する構造であるため、配線基板の上面領
域へ付加される構成部材が多く、熱膨張によって配線基
板の反り、または熱膨張による封止樹脂内部でのストレ
ス性クラックの発生が懸念されていた。
【0016】すなわち熱膨張によって、積層型半導体装
置を構成する配線基板、半導体素子、突起電極などの各
構成部材の熱膨張係数の差から、半導体素子が膨張した
場合、パッケージを構成する封止樹脂内部で半導体素子
が微動し、半導体素子と封止樹脂との界面でクラックが
発生する恐れがあった。従来は積層型半導体装置を構成
する配線基板、半導体素子、突起電極などの各構成部材
の熱膨張係数を近似するようにしたり、または熱膨張
や、それによる積層型半導体装置自体の反りに対抗でき
る構造にするなどして対策していたが、今後は2つの半
導体素子の搭載にとどまらず、3つ以上の半導体素子を
1つの配線基板上に搭載して1パッケージを構成する傾
向にあるため、根本的な積層型半導体装置の構造の開発
が必要とされていた。
【0017】本発明は前記した従来の課題を解決するも
のであり、2つ以上の半導体素子を配線基板上に3次元
で搭載して1パッケージを構成した積層型半導体装置に
おいて、パッケージを構成する封止樹脂内部でのストレ
ス性クラックの発生を防止し、信頼性を高めた積層型半
導体装置およびその製造方法を提供することを目的とす
る。
【0018】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の積層型半導体装置は、配線電極を有し
た配線基板と、前記配線基板上に第1の半導体素子と第
2の半導体素子との2つ以上の半導体素子が積層搭載さ
れ、前記配線基板の前記積層された2つ以上の半導体素
子の外囲を含む上面領域を封止した封止樹脂とよりなる
積層型半導体装置であって、前記2つ以上の半導体素子
のうち、少なくとも1つの半導体素子の表面周縁部は斜
辺を有している積層型半導体装置である。
【0019】また本発明の積層型半導体装置は、配線電
極を有した配線基板と、前記配線基板上に樹脂を介して
その表面側が前記配線基板と対向してフリップチップ接
続された第1の半導体素子と、前記第1の半導体素子の
裏面上に接着剤を介してその裏面側で搭載され、前記配
線基板の配線電極と金属細線で電気的に接続された第2
の半導体素子との少なくとも2つの半導体素子を有し、
前記配線基板上の前記第1の半導体素子、前記第2の半
導体素子および前記金属細線の外囲を含む配線基板上面
が封止樹脂で封止された積層型半導体装置であって、少
なくとも前記第2の半導体素子の表面周縁部は斜辺を有
している積層型半導体装置である。
【0020】また本発明の積層型半導体装置は、配線電
極を有した配線基板と、前記配線基板上に樹脂を介して
その表面側が前記配線基板と対向してフリップチップ接
続された第1の半導体素子と、前記第1の半導体素子の
裏面上に接着剤を介してその裏面側で搭載され、前記配
線基板の配線電極と金属細線で電気的に接続された第2
の半導体素子との少なくとも2つの半導体素子を有し、
前記配線基板上の前記第1の半導体素子、前記第2の半
導体素子および前記金属細線の外囲を含む配線基板上面
が封止樹脂で封止された積層型半導体装置であって、前
記第1の半導体素子と第2の半導体素子との各々の表面
周縁部は斜辺を有している積層型半導体装置である。
【0021】また本発明の積層型半導体装置は、配線電
極を有した配線基板と、前記配線基板上に接着剤を介し
てその裏面側が前記配線基板上に搭載され、前記配線基
板の配線電極と金属細線で電気的に接続された第1の半
導体素子と、前記第1の半導体素子の表面上に接着剤を
介してその裏面側で搭載され、前記配線基板の配線電極
と金属細線で電気的に接続された第2の半導体素子との
少なくとも2つの半導体素子を有し、前記配線基板上の
前記第1の半導体素子、前記第2の半導体素子および前
記金属細線の外囲を含む配線基板上面が封止樹脂で封止
された積層型半導体装置であって、前記第1の半導体素
子、第2の半導体素子の少なくともいずれかの半導体素
子の表面周縁部は斜辺を有している積層型半導体装置で
ある。
【0022】そして具体的には、斜辺は半導体素子の底
面まで達している斜辺である積層型半導体装置である。
【0023】また、配線基板は、上面に配線電極と、下
面に前記上面の配線電極と接続した端子電極とを有した
配線基板である積層型半導体装置である。
【0024】また、第1の半導体素子または第2の半導
体素子の面積と配線基板の面積とは、前記配線基板の面
積が大きい条件で略同等の大きさで構成されてチップサ
イズパッケージを構成している積層型半導体装置であ
る。
【0025】前記構成の通り、封止樹脂で封止された1
つの半導体素子の表面周縁部はテーパー面による斜辺を
有しているので、半導体素子と封止樹脂との界面での局
部的なストレスを防止し、パッケージを構成する封止樹
脂内部でのストレス性クラックの発生を防止して信頼性
を高めた積層型半導体装置である。
【0026】本発明の積層型半導体装置の製造方法は、
上面に配線電極と、下面に前記上面の配線電極と接続し
た端子電極とを有した配線基板に対して、樹脂を介して
その表面の電極パッドに突起電極が形成された第1の半
導体素子をフリップチップ接続し、前記突起電極と前記
配線基板の配線電極とを接続する第1の工程と、前記第
1の半導体素子の裏面に対して、接着剤を介してその表
面周縁部が斜辺を有している第2の半導体素子をその裏
面側で接着搭載する第2の工程と、前記配線基板の配線
電極と前記第2の半導体素子とを金属細線で電気的に接
続する第3の工程と、前記配線基板の上面領域を封止樹
脂で封止する第4の工程とよりなる積層型半導体装置の
製造方法である。
【0027】また具体的には、第1の工程、第2の工
程、第3の工程、第4の工程は、その上面に複数の半導
体素子が個々に搭載されるもので、また上面に個々の半
導体素子に対応した配線電極が設けられ、下面には上面
の配線電極と基板内部で接続した端子電極が設けられ、
個々の半導体素子単位ごとに分割され得る構造の1枚の
大型の配線基板に対して各々行い、最終工程として、個
々の積層型半導体装置に切断分離する工程を有する積層
型半導体装置の製造方法である。
【0028】また本発明の積層型半導体装置の製造方法
は、上面に配線電極と、下面に前記上面の配線電極と接
続した端子電極とを有した配線基板を用意する工程と、
その表面の電極パッドに突起電極が形成された第1の半
導体素子を用意する工程と、前記配線基板の上面に対し
て、樹脂を介して前記第1の半導体素子をフリップチッ
プ実装し、前記第1の半導体素子の前記突起電極と前記
配線基板の配線電極とを接続する工程と、その面内に第
2の半導体素子が複数個形成された半導体ウェハーに対
して、その表面側から個々の第2の半導体素子ごとにブ
レード切断し、その個々の第2の半導体素子の各表面周
縁部に斜辺を形成するとともに、個々の第2の半導体素
子に分割する工程と、前記配線基板上にフリップチップ
接続された前記第1の半導体素子の裏面に対して、接着
剤を介してその表面周縁部が斜辺を有している第2の半
導体素子をその裏面側で接着搭載する工程と、前記配線
基板の配線電極と前記第2の半導体素子とを金属細線で
電気的に接続する工程と、前記配線基板上の前記第1の
半導体素子、前記第2の半導体素子および前記金属細線
の外囲を含む上面領域を封止樹脂で封止する工程とより
なる積層型半導体装置の製造方法である。
【0029】そして具体的には、その面内に第2の半導
体素子が複数個形成された半導体ウェハーに対して、そ
の表面側から個々の第2の半導体素子ごとにブレード切
断し、その個々の第2の半導体素子の各表面周縁部に斜
辺を形成するとともに、個々の第2の半導体素子に分割
する工程では、前記半導体ウェハーに対して、その表面
側から個々の第2の半導体素子ごとにブレード切断し、
その個々の第2の半導体素子の各第2の半導体素子間に
断面形状でV型の溝を形成した後、前記半導体ウェハー
の裏面側を前記V型の溝に達するまで研削することによ
り、個々の第2の半導体素子の各表面周縁部に斜辺を形
成して個々の第2の半導体素子に分割する積層型半導体
装置の製造方法である。
【0030】また、その表面の電極パッドに突起電極が
形成された第1の半導体素子を用意する工程では、その
表面周縁部が斜辺を有している第1の半導体素子を用意
する積層型半導体装置の製造方法である。
【0031】前記構成の通り、その表面周縁部はテーパ
ー面による斜辺を有した半導体素子を封止樹脂内で積層
しているので、半導体素子と封止樹脂との界面での局部
的なストレスを防止し、パッケージを構成する封止樹脂
内部でのストレス性クラックの発生を防止して信頼性を
高めた積層型半導体装置を実現できるものである。
【0032】また、半導体素子の表面周縁部への斜辺の
形成は、半導体ウェハーに対して、その表面側から個々
の半導体素子ごとにV形状を有したブレードにより切断
し、その個々の半導体素子の各半導体素子間に断面形状
でV型の溝を形成した後、半導体ウェハーの裏面側を形
成したV型の溝に達するまで研削するものであるため、
精度よく半導体素子の表面周縁部に斜辺を形成しつつ、
個々の半導体素子に分割できるものである。
【0033】
【発明の実施の形態】以下、本発明の積層型半導体装置
およびその製造方法の一実施形態について説明する。
【0034】まず本実施形態の積層型半導体装置につい
て図面を参照しながら説明する。図1は本実施形態の積
層型半導体装置を示す主要な断面図である。
【0035】本実施形態の積層型半導体装置は、上面と
下面に各々電気的に接続した配線電極を有した配線基板
と、その配線基板上に第1の半導体素子と第2の半導体
素子との2つ以上の半導体素子が積層搭載され、配線基
板上に積層された2つ以上の半導体素子の外囲を含む上
面領域を封止した封止樹脂とよりなる積層型半導体装置
であって、2つ以上の半導体素子のうち、少なくとも1
つの半導体素子の表面周縁部は直線状のテーパー面また
は曲線状のテーパー面による斜辺を有している積層型半
導体装置であり、パッケージを構成する封止樹脂内部で
のストレス性クラックの発生を防止し、信頼性を高めた
積層型半導体装置である。特に二次実装後の加熱環境下
での信頼性を高めた積層型半導体装置である。
【0036】具体的には図1に示すように、本実施形態
の積層型半導体装置は、上面(表面)に配線電極10
a,10bを有し、下面(裏面)に各配線電極10a,
10bと基板内部で電気的に接続した端子電極10cを
有した配線基板10と、配線基板10上に異方性導電性
(ACF)の樹脂11を介してその表面側の電極パッド
12a上の突起電極12bが、配線基板10と対向して
フリップチップ接続されたマイコン素子などの第1の半
導体素子12と、第1の半導体素子12の裏面上に接着
剤13を介してその裏面側で第1の半導体素子12の裏
面と接着して積層搭載され、配線基板10の配線電極1
0bと金属細線14でその電極パッド15aが電気的に
接続されたメモリー素子などの第2の半導体素子15と
の少なくとも2つの半導体素子を有し、配線基板10上
の第1の半導体素子12、第2の半導体素子15および
金属細線14の外囲を含む配線基板10の上面領域が封
止樹脂16で封止された積層型半導体装置であって、少
なくとも第2の半導体素子15の表面周縁部は斜辺15
sを有しているものである。なお、本実施形態では第2
の半導体素子15の表面周縁部の斜辺15sは、直線状
のテーパー面による斜辺であるが、曲線状のテーパー面
による斜辺でもよい。
【0037】さらに本実施形態の積層型半導体装置は、
第1の半導体素子12または第2の半導体素子15の面
積と配線基板10の面積とは、配線基板10の面積が大
きい条件で略同等の大きさで構成されてCSP(チップ
サイズパッケージ)を構成しているものである。
【0038】以上、本実施形態の積層型半導体装置は、
少なくとも2つ以上の半導体素子を配線基板上に搭載し
て1パッケージCSPを構成したものであり、特に封止
樹脂16との接触面積が大きい上側の第2の半導体素子
15の表面周縁部は直線状のテーパー面または曲線状の
テーパー面による斜辺15sを有しているので、パッケ
ージを構成する封止樹脂16の内部でのストレス性クラ
ックの発生を防止し、信頼性を高めた積層型半導体装置
である。特に本実施形態の積層型半導体装置を実装基板
へ二次実装した後の加熱環境下での動作時にその信頼性
が極めて高いものである。
【0039】次に本実施形態の積層型半導体装置の製造
方法について図面を参照しながら説明する。図2,図3
および図4は本実施形態の積層型半導体装置の製造方法
を示す工程ごとの主要な断面図である。
【0040】まず図2(a)に示すように、第1の半導
体素子12の表面の複数の電極パッド12a上に突起電
極(バンプ)12bを各々形成する。この突起電極の形
成はメッキバンプ、ワイヤーボンド法によるスタッドバ
ンプなどの工法で形成される。
【0041】次に図2(b)に示すように、配線基板1
0の上面に対してシート状の異方性導電性(ACF)の
樹脂11を供給するとともに、マイコン(ロジック)素
子などの第1の半導体素子12をその突起電極12bの
面を配線基板10の上面に対向させる。ここで配線基板
10への樹脂11の供給は配線基板10の配線電極10
aを覆うように供給するものであり、シート状以外に液
状の樹脂をポッティングにより供給してもよい。またこ
の樹脂11の配線基板10と第1の半導体素子12との
間隙への充填は、前述のようにシート状の樹脂11を予
め配線基板10上に供給する以外、第1の半導体素子1
2と配線基板10の配線電極10aとを接続した後、注
入によって充填形成してもよい。この後注入による充填
では、絶縁性の樹脂でよい。
【0042】次に図2(c)に示すように、第1の半導
体素子12を配線基板10の上面に加圧して、第1の半
導体素子12の突起電極12bと配線基板10の配線電
極10aとを接続する。なお、素子接続、固定後におい
て、第1の半導体素子12の厚みを薄厚にするため、グ
ラインダーによる研削、さらにポリッシングを行い、素
子厚を薄くする工程を付加してもよい。
【0043】次に図2(d)に示すように、その面内
に、表面に電極パッド15aを有した第2の半導体素子
15が複数個形成された半導体ウェハー17を用意す
る。
【0044】次に図3(a)に示すように、半導体ウェ
ハー17に対して、その表面側から個々の第2の半導体
素子15ごとに切削部がV型形状のブレード18を用い
て切削切断し、個々の第2の半導体素子15の各第2の
半導体素子15間に断面形状でV型の溝19を形成す
る。ここではブレード18として、ウェハーダイシング
で使用する回転ブレードを用い、特に切削面がV型形状
の回転ブレードを用いる。また本実施形態では半導体ウ
ェハー17に対しては、上面側からハーフカットし、全
厚を切断していないが、後工程でウェハー裏面研削しな
い場合は、V型の溝を形成しつつ、フルカットしてもよ
い。なお、使用するブレード18の切削部の幅や長さに
ついては、切断する対象物の厚みにより適宜、設定する
ものである。また切削部の粗さについても同様である。
【0045】次に図3(b)に示すように、半導体ウェ
ハー17の表面側をシート20に接着した状態で、半導
体ウェハー17の裏面側からバックグラインダーなどの
研削部材21で裏面研削し、その厚みを薄くするととも
に、半導体ウェハーを各半導体素子に分割する。ここで
使用するシートはバックグラインド用のシートである
が、接着面は紫外線硬化型の接着剤が形成され、後々、
接着して貼り付けた半導体ウェハーを容易に安全に取り
出すことができるシートを用いる。
【0046】そして図3(c)に示すように、各表面周
縁部に斜辺15sを有した個々の第2の半導体素子15
に分割されるものである。本実施形態では、工法上、斜
辺15sは半導体素子の底面まで達している斜辺を採用
しているが、V型ブレードに加えてそれよりも幅の狭い
ブレードで2段階切断するなどして、斜辺を半導体素子
の底面まで達しない部分的な斜辺を採用してもよい。た
だしこの場合、半導体素子の厚みと斜辺の面積、および
樹脂封止した際の封止樹脂へのストレス印加の度合いに
影響のない形態の斜辺を採用する。
【0047】次に図3(d)に示すように、第1の半導
体素子12の裏面に対して、接着剤13を介して、その
表面周縁部に斜辺15sを有した第2の半導体素子15
を裏面側で搭載する。
【0048】次に図4(a)に示すように、搭載した第
2の半導体素子15の電極パッド15aと配線基板10
の配線電極10bとを金属細線14で電気的に接続す
る。金属細線としては、金線、アルミニウム線、銅線を
用いてワイヤーボンドする。
【0049】そして図4(b)に示すように、配線基板
10の上面領域の第1の半導体素子12、第2の半導体
素子15、金属細線14の外囲を含む領域を絶縁性のエ
ポキシ樹脂などの封止樹脂16で封止する。この樹脂封
止においては、金型を用いたトランスファーモールド法
やポッティング工法により封止できるものである。
【0050】以上、本実施形態の積層型半導体装置の製
造方法では、第1の半導体素子12上の封止樹脂16と
の接触面積の大きい第2の半導体素子15には、その表
面周縁部に斜辺15sを有した半導体素子を搭載したの
で、特に第2の半導体素子15と封止樹脂16との界面
での局部的なストレスを防止し、パッケージを構成する
封止樹脂16の内部でのストレス性クラックの発生を防
止して信頼性を高めた積層型半導体装置を実現できるも
のである。
【0051】また、第2の半導体素子の表面周縁部への
斜辺15sの形成は、半導体ウェハーに対して、その表
面側から個々の半導体素子ごとにV形状を有したブレー
ドにより切断し、その個々の半導体素子の各半導体素子
間に断面形状でV型の溝を形成した後、半導体ウェハー
の裏面側を形成したV型の溝に達するまで研削するもの
であるため、精度よく半導体素子の表面周縁部に斜辺を
形成しつつ、個々の半導体素子に分割できるものであ
る。
【0052】なお、本実施形態の積層型半導体装置の製
造方法では、基板上への各半導体素子の搭載、金属細線
接続、封止の各工程は、その上面に複数の半導体素子が
個々に搭載されるもので、また上面に個々の半導体素子
に対応した配線電極が設けられ、下面には上面の配線電
極と基板内部で接続した端子電極が設けられ、個々の半
導体素子単位ごとに分割され得る構造の1枚の大型の配
線基板に対して各々行なうものであり、一括成形工法と
称される量産に適した製造工法である。そして配線基板
の上面に対して封止樹脂で封止した後、最終工程とし
て、ダイシングブレードにより個々の積層型半導体装置
に切断分離する工程を有するものである。したがって、
図1に示したような実施形態の積層型半導体装置の外形
形状として、封止樹脂15の側面が配線基板10の側面
と同一面に位置しているものであり、これは一括切断に
よって分割された形状である。
【0053】次に別の実施形態の積層型半導体装置につ
いて説明する。
【0054】図5は別の実施形態の積層型半導体装置を
示す主要な断面図である。
【0055】図5に示すように、本実施形態の積層型半
導体装置は、配線基板10上面の封止樹脂16の内部の
構造は図1に示した構造と同様であるが、第1の半導体
素子12もまたその表面周縁部に斜辺12sを有してい
るものである。
【0056】この構造により、図1に示した作用に加え
て、さらに封止樹脂16との界面での局部的なストレス
を防止し、パッケージを構成する封止樹脂16の内部で
のストレス性クラックの発生を防止して信頼性を高めた
積層型半導体装置を実現できるものである。
【0057】また図6には、第1の半導体素子12が図
1,図5の形態のようにフリップチップ接続ではなく、
ワイヤーボンド接続された構造を示す。図6に示す積層
型半導体装置は、第1の半導体素子12、第2の半導体
素子15の各表面周縁部はそれぞれ斜辺12s,15s
を有し、各半導体素子は配線基板10の配線電極10
a,10bと金属細線14で電気的に接続されているも
のである。
【0058】この構造により、封止樹脂16との接触面
積が大きい各半導体素子が斜辺を有しているので、封止
樹脂16との界面での局部的なストレスを防止し、パッ
ケージを構成する封止樹脂16の内部でのストレス性ク
ラックの発生を防止して信頼性を高めた積層型半導体装
置を実現できるものである。
【0059】また本実施形態の半導体素子の各斜辺は、
斜辺が半導体素子の底面まで達していない構造を採用し
ているが、図1,図5に示した各形態の積層型半導体装
置のように斜辺が底面まで達している構造にしてもよ
い。
【0060】以上、本実施形態では、配線基板上に第1
の半導体素子と第2の半導体素子との2つ以上の半導体
素子が積層搭載され、配線基板上に積層された2つ以上
の半導体素子の外囲を含む上面領域を封止した封止樹脂
とよりなる積層型半導体装置であって、2つ以上の半導
体素子のうち、少なくとも1つの半導体素子の表面周縁
部は直線状のテーパー面または曲線状のテーパー面によ
る斜辺を有している積層型半導体装置であり、パッケー
ジを構成する封止樹脂内部でのストレス性クラックの発
生を防止し、信頼性を高めた積層型半導体装置である。
特に二次実装後の加熱環境下での信頼性を高めた積層型
半導体装置である。
【0061】
【発明の効果】本発明の積層型半導体装置は、配線基板
上に第1の半導体素子と第2の半導体素子との2つ以上
の半導体素子が積層搭載され、配線基板上に積層された
2つ以上の半導体素子の外囲を含む上面領域を封止した
封止樹脂とよりなる積層型半導体装置において、少なく
とも特に封止樹脂との接触面積が大きい半導体素子の表
面周縁部に斜辺を設けているので、パッケージを構成す
る封止樹脂内部でのストレス性クラックの発生を防止
し、信頼性を高めた積層型半導体装置を実現できるもの
である。
【0062】また本発明の積層型半導体装置の製造方法
は、その表面周縁部はテーパー面による斜辺を有した半
導体素子を封止樹脂内で積層しているので、半導体素子
と封止樹脂との界面での局部的なストレスを防止し、パ
ッケージを構成する封止樹脂内部でのストレス性クラッ
クの発生を防止して信頼性を高めた積層型半導体装置を
実現できるものである。
【図面の簡単な説明】
【図1】本発明の一実施形態の積層型半導体装置を示す
断面図
【図2】本発明の一実施形態の積層型半導体装置の製造
方法を示す断面図
【図3】本発明の一実施形態の積層型半導体装置の製造
方法を示す断面図
【図4】本発明の一実施形態の積層型半導体装置の製造
方法を示す断面図
【図5】本発明の一実施形態の積層型半導体装置を示す
断面図
【図6】本発明の一実施形態の積層型半導体装置を示す
断面図
【図7】従来の積層型半導体装置を示す断面図
【図8】従来の積層型半導体装置の製造方法を示す断面
【図9】従来の積層型半導体装置の製造方法を示す断面
【符号の説明】
1a,1b 配線電極 2 端子電極 3 配線基板 4 樹脂 5 第1の半導体素子 5a 電極パッド 5b 突起電極 6 接着剤 7 第2の半導体素子 7a 電極パッド 8 金属細線 9 封止樹脂 10 配線基板 10a,10b 配線電極 11 樹脂 12 第1の半導体素子 12a 電極パッド 12b 突起電極 13 接着剤 14 金属細線 15 第2の半導体素子 15a 電極パッド 15s 斜辺 16 封止樹脂 17 半導体ウェハー 18 ブレード 19 溝 20 シート 21 研削部材

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 配線電極を有した配線基板と、前記配線
    基板上に第1の半導体素子と第2の半導体素子との2つ
    以上の半導体素子が積層搭載され、前記配線基板の前記
    積層された2つ以上の半導体素子の外囲を含む上面領域
    を封止した封止樹脂とよりなる積層型半導体装置であっ
    て、前記2つ以上の半導体素子のうち、少なくとも1つ
    の半導体素子の表面周縁部は斜辺を有していることを特
    徴とする積層型半導体装置。
  2. 【請求項2】 配線電極を有した配線基板と、 前記配線基板上に樹脂を介してその表面側が前記配線基
    板と対向してフリップチップ接続された第1の半導体素
    子と、 前記第1の半導体素子の裏面上に接着剤を介してその裏
    面側で搭載され、前記配線基板の配線電極と金属細線で
    電気的に接続された第2の半導体素子との少なくとも2
    つの半導体素子を有し、 前記配線基板上の前記第1の半導体素子、前記第2の半
    導体素子および前記金属細線の外囲を含む配線基板上面
    が封止樹脂で封止された積層型半導体装置であって、 少なくとも前記第2の半導体素子の表面周縁部は斜辺を
    有していることを特徴とする積層型半導体装置。
  3. 【請求項3】 配線電極を有した配線基板と、 前記配線基板上に樹脂を介してその表面側が前記配線基
    板と対向してフリップチップ接続された第1の半導体素
    子と、 前記第1の半導体素子の裏面上に接着剤を介してその裏
    面側で搭載され、前記配線基板の配線電極と金属細線で
    電気的に接続された第2の半導体素子との少なくとも2
    つの半導体素子を有し、 前記配線基板上の前記第1の半導体素子、前記第2の半
    導体素子および前記金属細線の外囲を含む配線基板上面
    が封止樹脂で封止された積層型半導体装置であって、 前記第1の半導体素子と第2の半導体素子との各々の表
    面周縁部は斜辺を有していることを特徴とする積層型半
    導体装置。
  4. 【請求項4】 配線電極を有した配線基板と、 前記配線基板上に接着剤を介してその裏面側が前記配線
    基板上に搭載され、前記配線基板の配線電極と金属細線
    で電気的に接続された第1の半導体素子と、 前記第1の半導体素子の表面上に接着剤を介してその裏
    面側で搭載され、前記配線基板の配線電極と金属細線で
    電気的に接続された第2の半導体素子との少なくとも2
    つの半導体素子を有し、 前記配線基板上の前記第1の半導体素子、前記第2の半
    導体素子および前記金属細線の外囲を含む配線基板上面
    が封止樹脂で封止された積層型半導体装置であって、 前記第1の半導体素子、第2の半導体素子の少なくとも
    いずれかの半導体素子の表面周縁部は斜辺を有している
    ことを特徴とする積層型半導体装置。
  5. 【請求項5】 斜辺は半導体素子の底面まで達している
    斜辺であることを特徴とする請求項1〜請求項4のいず
    れかに記載の積層型半導体装置。
  6. 【請求項6】 配線基板は、上面に配線電極と、下面に
    前記上面の配線電極と接続した端子電極とを有した配線
    基板であることを特徴とする請求項1〜請求項4のいず
    れかに記載の積層型半導体装置。
  7. 【請求項7】 第1の半導体素子または第2の半導体素
    子の面積と配線基板の面積とは、前記配線基板の面積が
    大きい条件で略同等の大きさで構成されてチップサイズ
    パッケージを構成していることを特徴とする請求項1〜
    請求項4のいずれかに記載の積層型半導体装置。
  8. 【請求項8】 上面に配線電極と、下面に前記上面の配
    線電極と接続した端子電極とを有した配線基板に対し
    て、樹脂を介してその表面の電極パッドに突起電極が形
    成された第1の半導体素子をフリップチップ接続し、前
    記突起電極と前記配線基板の配線電極とを接続する第1
    の工程と、 前記第1の半導体素子の裏面に対して、接着剤を介して
    その表面周縁部が斜辺を有している第2の半導体素子を
    その裏面側で接着搭載する第2の工程と、 前記配線基板の配線電極と前記第2の半導体素子とを金
    属細線で電気的に接続する第3の工程と、 前記配線基板の上面領域を封止樹脂で封止する第4の工
    程とよりなることを特徴とする積層型半導体装置の製造
    方法。
  9. 【請求項9】 第1の工程、第2の工程、第3の工程、
    第4の工程は、その上面に複数の半導体素子が個々に搭
    載されるもので、また上面に個々の半導体素子に対応し
    た配線電極が設けられ、下面には上面の配線電極と基板
    内部で接続した端子電極が設けられ、個々の半導体素子
    単位ごとに分割され得る構造の1枚の大型の配線基板に
    対して各々行い、最終工程として、個々の積層型半導体
    装置に切断分離する工程を有することを特徴とする請求
    項8に記載の積層型半導体装置の製造方法。
  10. 【請求項10】 上面に配線電極と、下面に前記上面の
    配線電極と接続した端子電極とを有した配線基板を用意
    する工程と、 その表面の電極パッドに突起電極が形成された第1の半
    導体素子を用意する工程と、 前記配線基板の上面に対して、樹脂を介して前記第1の
    半導体素子をフリップチップ実装し、前記第1の半導体
    素子の前記突起電極と前記配線基板の配線電極とを接続
    する工程と、 その面内に第2の半導体素子が複数個形成された半導体
    ウェハーに対して、その表面側から個々の第2の半導体
    素子ごとにブレード切断し、その個々の第2の半導体素
    子の各表面周縁部に斜辺を形成するとともに、個々の第
    2の半導体素子に分割する工程と、 前記配線基板上にフリップチップ接続された前記第1の
    半導体素子の裏面に対して、接着剤を介してその表面周
    縁部が斜辺を有している第2の半導体素子をその裏面側
    で接着搭載する工程と、 前記配線基板の配線電極と前記第2の半導体素子とを金
    属細線で電気的に接続する工程と、 前記配線基板上の前記第1の半導体素子、前記第2の半
    導体素子および前記金属細線の外囲を含む上面領域を封
    止樹脂で封止する工程とよりなることを特徴とする積層
    型半導体装置の製造方法。
  11. 【請求項11】 その面内に第2の半導体素子が複数個
    形成された半導体ウェハーに対して、その表面側から個
    々の第2の半導体素子ごとにブレード切断し、その個々
    の第2の半導体素子の各表面周縁部に斜辺を形成すると
    ともに、個々の第2の半導体素子に分割する工程では、 前記半導体ウェハーに対して、その表面側から個々の第
    2の半導体素子ごとにブレード切断し、その個々の第2
    の半導体素子の各第2の半導体素子間に断面形状でV型
    の溝を形成した後、前記半導体ウェハーの裏面側を前記
    V型の溝に達するまで研削することにより、個々の第2
    の半導体素子の各表面周縁部に斜辺を形成して個々の第
    2の半導体素子に分割することを特徴とする請求項10
    に記載の積層型半導体装置の製造方法。
  12. 【請求項12】 その表面の電極パッドに突起電極が形
    成された第1の半導体素子を用意する工程では、その表
    面周縁部が斜辺を有している第1の半導体素子を用意す
    ることを特徴とする請求項10に記載の積層型半導体装
    置の製造方法。
JP2001095762A 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法 Pending JP2002299547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001095762A JP2002299547A (ja) 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001095762A JP2002299547A (ja) 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002299547A true JP2002299547A (ja) 2002-10-11

Family

ID=18949773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001095762A Pending JP2002299547A (ja) 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002299547A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282056A (ja) * 2003-02-27 2004-10-07 Sumitomo Bakelite Co Ltd 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
JP2008277391A (ja) * 2007-04-26 2008-11-13 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US7596477B2 (en) 2005-12-19 2009-09-29 Fujitsu Limited Peel strength simulating apparatus, peel strength simulating program storage medium, and peel strength simulating method
JP2009283642A (ja) * 2008-05-22 2009-12-03 Nec Electronics Corp 半導体チップ及び装置、並びにこれらの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282056A (ja) * 2003-02-27 2004-10-07 Sumitomo Bakelite Co Ltd 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
JP4620366B2 (ja) * 2003-02-27 2011-01-26 住友ベークライト株式会社 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
US7596477B2 (en) 2005-12-19 2009-09-29 Fujitsu Limited Peel strength simulating apparatus, peel strength simulating program storage medium, and peel strength simulating method
JP2008277391A (ja) * 2007-04-26 2008-11-13 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP2009283642A (ja) * 2008-05-22 2009-12-03 Nec Electronics Corp 半導体チップ及び装置、並びにこれらの製造方法

Similar Documents

Publication Publication Date Title
JP2002289769A (ja) 積層型半導体装置およびその製造方法
US7291929B2 (en) Semiconductor device and method of manufacturing thereof
TWI277187B (en) Semiconductor device and manufacturing method for the same
US8058717B2 (en) Laminated body of semiconductor chips including pads mutually connected to conductive member
US6459152B1 (en) Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
US7372137B2 (en) Semiconductor device and manufacturing method thereof
JP4595265B2 (ja) 半導体装置の製造方法
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP2000269411A (ja) 半導体装置及びその製造方法
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
KR20170019967A (ko) 반도체 패키지 및 그 제조 방법
JP2002134650A (ja) 半導体装置およびその製造方法
US20110147905A1 (en) Semiconductor device and method of manufacturing the same
JP2002270720A (ja) 半導体装置およびその製造方法
JP2002270717A (ja) 半導体装置
JP4034468B2 (ja) 半導体装置の製造方法
KR100883807B1 (ko) 반도체 소자 패키지 및 그 제조 방법
JP2002299547A (ja) 積層型半導体装置およびその製造方法
JP3651362B2 (ja) 半導体装置の製造方法
JP2002299549A (ja) 積層型半導体装置およびその製造方法
JPH10154726A (ja) 半導体装置及びその製造方法
JP2010073803A (ja) 半導体装置の製造方法
JP2003124431A (ja) ウェーハ状シート、チップ状電子部品、およびそれらの製造方法
JP2002289766A (ja) 積層型半導体装置およびその製造方法
JP2002057279A (ja) 半導体装置、積層型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100216