JP2002299547A - 積層型半導体装置およびその製造方法 - Google Patents

積層型半導体装置およびその製造方法

Info

Publication number
JP2002299547A
JP2002299547A JP2001095762A JP2001095762A JP2002299547A JP 2002299547 A JP2002299547 A JP 2002299547A JP 2001095762 A JP2001095762 A JP 2001095762A JP 2001095762 A JP2001095762 A JP 2001095762A JP 2002299547 A JP2002299547 A JP 2002299547A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
wiring
wiring board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001095762A
Other languages
English (en)
Inventor
Hiroaki Fujimoto
博昭 藤本
Toru Nomura
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001095762A priority Critical patent/JP2002299547A/ja
Publication of JP2002299547A publication Critical patent/JP2002299547A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 基板上に２つの半導体素子が積層搭載された
半導体装置では、熱膨張によって配線基板の反りや熱膨
張による封止樹脂内部でのストレス性クラックの発生が
懸念されていた。 【解決手段】 配線基板１０上に第１の半導体素子１２
と第２の半導体素子１５とが積層搭載され、外囲が封止
樹脂１６で封止された積層型半導体装置であって、封止
樹脂１６との接触面積が大きい少なくとも第２の半導体
素子１５の表面周縁部はテーパー状の斜辺１５ｓを有し
ているので、パッケージを構成する封止樹脂１６の内部
でのストレス性クラックの発生を防止し、信頼性を高め
た積層型半導体装置である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は複数の機能の半導体
素子を三次元方向に積層搭載した積層型半導体装置およ
びその製造方法に関するものであり、特にパッケージ内
部のストレス対策を施した信頼性の高い積層型半導体装
置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、回路構成された１つの配線基板
（キャリア基板）上に複数の機能の半導体素子を積層搭
載し、１パッケージを構成する積層型半導体装置が開発
されている。
【０００３】以下、開発されている従来の積層型半導体
装置について、その代表構造として２つの半導体素子が
基板上に積層搭載されたタイプの積層型半導体装置につ
いて説明する。
【０００４】図７は従来の積層型半導体装置の構成を示
す断面図である。
【０００５】図７に示すように、従来の積層型半導体装
置は、配線電極１ａ，１ｂおよび底面に端子電極２を有
した配線基板３と、配線基板３上に樹脂４を介してその
表面側が配線基板３と対向してフリップチップ接続され
た第１の半導体素子５と、第１の半導体素子５の裏面上
に接着剤６を介してその表面側を上にして搭載された第
２の半導体素子７を有し、第１の半導体素子５はその表
面の電極パッド５ａに設けた突起電極５ｂが配線基板３
の配線電極１ａと接続し、第２の半導体素子７はその表
面の電極パッド７ａが配線基板３の配線電極１ｂと金属
細線８で接続され、配線基板３の上面領域が絶縁性の封
止樹脂９で封止された構造である。
【０００６】また配線基板３上に搭載された半導体素子
は、メモリー素子、ロジック素子などの複数の種類の半
導体素子であり、１パッケージで多機能素子による高機
能型の半導体装置である。
【０００７】次に従来の積層型半導体装置の製造方法に
ついて図面を参照しながら説明する。図８，図９は従来
の積層型半導体装置の製造方法を示す工程ごとの主要な
断面図である。
【０００８】まず図８（ａ）に示すように、第１の半導
体素子５の表面の複数の電極パッド５ａ上に突起電極
（バンプ）５ｂを各々形成する。この突起電極の形成は
メッキバンプ、ワイヤーボンド法によるスタッドバンプ
などの工法で形成される。
【０００９】次に図８（ｂ）に示すように、配線基板３
の上面に対してシート状の異方性導電性（ＡＣＦ）の樹
脂４を供給するとともに、第１の半導体素子５をその突
起電極５ｂの面を配線基板３の上面に対向させる。ここ
で配線基板への樹脂４の供給は配線基板３の配線電極１
ａを覆うように供給するものであり、シート状以外に液
状の樹脂をポッティングにより供給してもよい。
【００１０】次に図８（ｃ）に示すように、第１の半導
体素子５を配線基板３の上面に加圧して、第１の半導体
素子５の突起電極５ｂと配線基板３の配線電極１ａとを
接続する。
【００１１】次に図８（ｄ）に示すように、第２の半導
体素子７を配線基板３に搭載した第１の半導体素子５の
裏面（背面側）に対して接着剤６により、その裏面で接
着固定する。
【００１２】次に図９（ａ）に示すように、搭載した第
２の半導体素子７の電極パッド７ａと配線基板３の上面
の配線電極１ｂとを金属細線８により電気的に接続す
る。
【００１３】そして図９（ｂ）に示すように、配線基板
３の上面領域を絶縁性の封止樹脂９で封止することによ
り積層型半導体装置を形成するものである。
【００１４】以上のような各工程により、従来は配線基
板上に２つの半導体素子を搭載した１パッケージタイプ
の積層型半導体装置を実現していた。
【００１５】
【発明が解決しようとする課題】しかしながら前記従来
の積層型半導体装置では、２つの半導体素子を１枚の配
線基板上に搭載する構造であるため、配線基板の上面領
域へ付加される構成部材が多く、熱膨張によって配線基
板の反り、または熱膨張による封止樹脂内部でのストレ
ス性クラックの発生が懸念されていた。
【００１６】すなわち熱膨張によって、積層型半導体装
置を構成する配線基板、半導体素子、突起電極などの各
構成部材の熱膨張係数の差から、半導体素子が膨張した
場合、パッケージを構成する封止樹脂内部で半導体素子
が微動し、半導体素子と封止樹脂との界面でクラックが
発生する恐れがあった。従来は積層型半導体装置を構成
する配線基板、半導体素子、突起電極などの各構成部材
の熱膨張係数を近似するようにしたり、または熱膨張
や、それによる積層型半導体装置自体の反りに対抗でき
る構造にするなどして対策していたが、今後は２つの半
導体素子の搭載にとどまらず、３つ以上の半導体素子を
１つの配線基板上に搭載して１パッケージを構成する傾
向にあるため、根本的な積層型半導体装置の構造の開発
が必要とされていた。
【００１７】本発明は前記した従来の課題を解決するも
のであり、２つ以上の半導体素子を配線基板上に３次元
で搭載して１パッケージを構成した積層型半導体装置に
おいて、パッケージを構成する封止樹脂内部でのストレ
ス性クラックの発生を防止し、信頼性を高めた積層型半
導体装置およびその製造方法を提供することを目的とす
る。
【００１８】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の積層型半導体装置は、配線電極を有し
た配線基板と、前記配線基板上に第１の半導体素子と第
２の半導体素子との２つ以上の半導体素子が積層搭載さ
れ、前記配線基板の前記積層された２つ以上の半導体素
子の外囲を含む上面領域を封止した封止樹脂とよりなる
積層型半導体装置であって、前記２つ以上の半導体素子
のうち、少なくとも１つの半導体素子の表面周縁部は斜
辺を有している積層型半導体装置である。
【００１９】また本発明の積層型半導体装置は、配線電
極を有した配線基板と、前記配線基板上に樹脂を介して
その表面側が前記配線基板と対向してフリップチップ接
続された第１の半導体素子と、前記第１の半導体素子の
裏面上に接着剤を介してその裏面側で搭載され、前記配
線基板の配線電極と金属細線で電気的に接続された第２
の半導体素子との少なくとも２つの半導体素子を有し、
前記配線基板上の前記第１の半導体素子、前記第２の半
導体素子および前記金属細線の外囲を含む配線基板上面
が封止樹脂で封止された積層型半導体装置であって、少
なくとも前記第２の半導体素子の表面周縁部は斜辺を有
している積層型半導体装置である。
【００２０】また本発明の積層型半導体装置は、配線電
極を有した配線基板と、前記配線基板上に樹脂を介して
その表面側が前記配線基板と対向してフリップチップ接
続された第１の半導体素子と、前記第１の半導体素子の
裏面上に接着剤を介してその裏面側で搭載され、前記配
線基板の配線電極と金属細線で電気的に接続された第２
の半導体素子との少なくとも２つの半導体素子を有し、
前記配線基板上の前記第１の半導体素子、前記第２の半
導体素子および前記金属細線の外囲を含む配線基板上面
が封止樹脂で封止された積層型半導体装置であって、前
記第１の半導体素子と第２の半導体素子との各々の表面
周縁部は斜辺を有している積層型半導体装置である。
【００２１】また本発明の積層型半導体装置は、配線電
極を有した配線基板と、前記配線基板上に接着剤を介し
てその裏面側が前記配線基板上に搭載され、前記配線基
板の配線電極と金属細線で電気的に接続された第１の半
導体素子と、前記第１の半導体素子の表面上に接着剤を
介してその裏面側で搭載され、前記配線基板の配線電極
と金属細線で電気的に接続された第２の半導体素子との
少なくとも２つの半導体素子を有し、前記配線基板上の
前記第１の半導体素子、前記第２の半導体素子および前
記金属細線の外囲を含む配線基板上面が封止樹脂で封止
された積層型半導体装置であって、前記第１の半導体素
子、第２の半導体素子の少なくともいずれかの半導体素
子の表面周縁部は斜辺を有している積層型半導体装置で
ある。
【００２２】そして具体的には、斜辺は半導体素子の底
面まで達している斜辺である積層型半導体装置である。
【００２３】また、配線基板は、上面に配線電極と、下
面に前記上面の配線電極と接続した端子電極とを有した
配線基板である積層型半導体装置である。
【００２４】また、第１の半導体素子または第２の半導
体素子の面積と配線基板の面積とは、前記配線基板の面
積が大きい条件で略同等の大きさで構成されてチップサ
イズパッケージを構成している積層型半導体装置であ
る。
【００２５】前記構成の通り、封止樹脂で封止された１
つの半導体素子の表面周縁部はテーパー面による斜辺を
有しているので、半導体素子と封止樹脂との界面での局
部的なストレスを防止し、パッケージを構成する封止樹
脂内部でのストレス性クラックの発生を防止して信頼性
を高めた積層型半導体装置である。
【００２６】本発明の積層型半導体装置の製造方法は、
上面に配線電極と、下面に前記上面の配線電極と接続し
た端子電極とを有した配線基板に対して、樹脂を介して
その表面の電極パッドに突起電極が形成された第１の半
導体素子をフリップチップ接続し、前記突起電極と前記
配線基板の配線電極とを接続する第１の工程と、前記第
１の半導体素子の裏面に対して、接着剤を介してその表
面周縁部が斜辺を有している第２の半導体素子をその裏
面側で接着搭載する第２の工程と、前記配線基板の配線
電極と前記第２の半導体素子とを金属細線で電気的に接
続する第３の工程と、前記配線基板の上面領域を封止樹
脂で封止する第４の工程とよりなる積層型半導体装置の
製造方法である。
【００２７】また具体的には、第１の工程、第２の工
程、第３の工程、第４の工程は、その上面に複数の半導
体素子が個々に搭載されるもので、また上面に個々の半
導体素子に対応した配線電極が設けられ、下面には上面
の配線電極と基板内部で接続した端子電極が設けられ、
個々の半導体素子単位ごとに分割され得る構造の１枚の
大型の配線基板に対して各々行い、最終工程として、個
々の積層型半導体装置に切断分離する工程を有する積層
型半導体装置の製造方法である。
【００２８】また本発明の積層型半導体装置の製造方法
は、上面に配線電極と、下面に前記上面の配線電極と接
続した端子電極とを有した配線基板を用意する工程と、
その表面の電極パッドに突起電極が形成された第１の半
導体素子を用意する工程と、前記配線基板の上面に対し
て、樹脂を介して前記第１の半導体素子をフリップチッ
プ実装し、前記第１の半導体素子の前記突起電極と前記
配線基板の配線電極とを接続する工程と、その面内に第
２の半導体素子が複数個形成された半導体ウェハーに対
して、その表面側から個々の第２の半導体素子ごとにブ
レード切断し、その個々の第２の半導体素子の各表面周
縁部に斜辺を形成するとともに、個々の第２の半導体素
子に分割する工程と、前記配線基板上にフリップチップ
接続された前記第１の半導体素子の裏面に対して、接着
剤を介してその表面周縁部が斜辺を有している第２の半
導体素子をその裏面側で接着搭載する工程と、前記配線
基板の配線電極と前記第２の半導体素子とを金属細線で
電気的に接続する工程と、前記配線基板上の前記第１の
半導体素子、前記第２の半導体素子および前記金属細線
の外囲を含む上面領域を封止樹脂で封止する工程とより
なる積層型半導体装置の製造方法である。
【００２９】そして具体的には、その面内に第２の半導
体素子が複数個形成された半導体ウェハーに対して、そ
の表面側から個々の第２の半導体素子ごとにブレード切
断し、その個々の第２の半導体素子の各表面周縁部に斜
辺を形成するとともに、個々の第２の半導体素子に分割
する工程では、前記半導体ウェハーに対して、その表面
側から個々の第２の半導体素子ごとにブレード切断し、
その個々の第２の半導体素子の各第２の半導体素子間に
断面形状でＶ型の溝を形成した後、前記半導体ウェハー
の裏面側を前記Ｖ型の溝に達するまで研削することによ
り、個々の第２の半導体素子の各表面周縁部に斜辺を形
成して個々の第２の半導体素子に分割する積層型半導体
装置の製造方法である。
【００３０】また、その表面の電極パッドに突起電極が
形成された第１の半導体素子を用意する工程では、その
表面周縁部が斜辺を有している第１の半導体素子を用意
する積層型半導体装置の製造方法である。
【００３１】前記構成の通り、その表面周縁部はテーパ
ー面による斜辺を有した半導体素子を封止樹脂内で積層
しているので、半導体素子と封止樹脂との界面での局部
的なストレスを防止し、パッケージを構成する封止樹脂
内部でのストレス性クラックの発生を防止して信頼性を
高めた積層型半導体装置を実現できるものである。
【００３２】また、半導体素子の表面周縁部への斜辺の
形成は、半導体ウェハーに対して、その表面側から個々
の半導体素子ごとにＶ形状を有したブレードにより切断
し、その個々の半導体素子の各半導体素子間に断面形状
でＶ型の溝を形成した後、半導体ウェハーの裏面側を形
成したＶ型の溝に達するまで研削するものであるため、
精度よく半導体素子の表面周縁部に斜辺を形成しつつ、
個々の半導体素子に分割できるものである。
【００３３】
【発明の実施の形態】以下、本発明の積層型半導体装置
およびその製造方法の一実施形態について説明する。
【００３４】まず本実施形態の積層型半導体装置につい
て図面を参照しながら説明する。図１は本実施形態の積
層型半導体装置を示す主要な断面図である。
【００３５】本実施形態の積層型半導体装置は、上面と
下面に各々電気的に接続した配線電極を有した配線基板
と、その配線基板上に第１の半導体素子と第２の半導体
素子との２つ以上の半導体素子が積層搭載され、配線基
板上に積層された２つ以上の半導体素子の外囲を含む上
面領域を封止した封止樹脂とよりなる積層型半導体装置
であって、２つ以上の半導体素子のうち、少なくとも１
つの半導体素子の表面周縁部は直線状のテーパー面また
は曲線状のテーパー面による斜辺を有している積層型半
導体装置であり、パッケージを構成する封止樹脂内部で
のストレス性クラックの発生を防止し、信頼性を高めた
積層型半導体装置である。特に二次実装後の加熱環境下
での信頼性を高めた積層型半導体装置である。
【００３６】具体的には図１に示すように、本実施形態
の積層型半導体装置は、上面（表面）に配線電極１０
ａ，１０ｂを有し、下面（裏面）に各配線電極１０ａ，
１０ｂと基板内部で電気的に接続した端子電極１０ｃを
有した配線基板１０と、配線基板１０上に異方性導電性
（ＡＣＦ）の樹脂１１を介してその表面側の電極パッド
１２ａ上の突起電極１２ｂが、配線基板１０と対向して
フリップチップ接続されたマイコン素子などの第１の半
導体素子１２と、第１の半導体素子１２の裏面上に接着
剤１３を介してその裏面側で第１の半導体素子１２の裏
面と接着して積層搭載され、配線基板１０の配線電極１
０ｂと金属細線１４でその電極パッド１５ａが電気的に
接続されたメモリー素子などの第２の半導体素子１５と
の少なくとも２つの半導体素子を有し、配線基板１０上
の第１の半導体素子１２、第２の半導体素子１５および
金属細線１４の外囲を含む配線基板１０の上面領域が封
止樹脂１６で封止された積層型半導体装置であって、少
なくとも第２の半導体素子１５の表面周縁部は斜辺１５
ｓを有しているものである。なお、本実施形態では第２
の半導体素子１５の表面周縁部の斜辺１５ｓは、直線状
のテーパー面による斜辺であるが、曲線状のテーパー面
による斜辺でもよい。
【００３７】さらに本実施形態の積層型半導体装置は、
第１の半導体素子１２または第２の半導体素子１５の面
積と配線基板１０の面積とは、配線基板１０の面積が大
きい条件で略同等の大きさで構成されてＣＳＰ（チップ
サイズパッケージ）を構成しているものである。
【００３８】以上、本実施形態の積層型半導体装置は、
少なくとも２つ以上の半導体素子を配線基板上に搭載し
て１パッケージＣＳＰを構成したものであり、特に封止
樹脂１６との接触面積が大きい上側の第２の半導体素子
１５の表面周縁部は直線状のテーパー面または曲線状の
テーパー面による斜辺１５ｓを有しているので、パッケ
ージを構成する封止樹脂１６の内部でのストレス性クラ
ックの発生を防止し、信頼性を高めた積層型半導体装置
である。特に本実施形態の積層型半導体装置を実装基板
へ二次実装した後の加熱環境下での動作時にその信頼性
が極めて高いものである。
【００３９】次に本実施形態の積層型半導体装置の製造
方法について図面を参照しながら説明する。図２，図３
および図４は本実施形態の積層型半導体装置の製造方法
を示す工程ごとの主要な断面図である。
【００４０】まず図２（ａ）に示すように、第１の半導
体素子１２の表面の複数の電極パッド１２ａ上に突起電
極（バンプ）１２ｂを各々形成する。この突起電極の形
成はメッキバンプ、ワイヤーボンド法によるスタッドバ
ンプなどの工法で形成される。
【００４１】次に図２（ｂ）に示すように、配線基板１
０の上面に対してシート状の異方性導電性（ＡＣＦ）の
樹脂１１を供給するとともに、マイコン（ロジック）素
子などの第１の半導体素子１２をその突起電極１２ｂの
面を配線基板１０の上面に対向させる。ここで配線基板
１０への樹脂１１の供給は配線基板１０の配線電極１０
ａを覆うように供給するものであり、シート状以外に液
状の樹脂をポッティングにより供給してもよい。またこ
の樹脂１１の配線基板１０と第１の半導体素子１２との
間隙への充填は、前述のようにシート状の樹脂１１を予
め配線基板１０上に供給する以外、第１の半導体素子１
２と配線基板１０の配線電極１０ａとを接続した後、注
入によって充填形成してもよい。この後注入による充填
では、絶縁性の樹脂でよい。
【００４２】次に図２（ｃ）に示すように、第１の半導
体素子１２を配線基板１０の上面に加圧して、第１の半
導体素子１２の突起電極１２ｂと配線基板１０の配線電
極１０ａとを接続する。なお、素子接続、固定後におい
て、第１の半導体素子１２の厚みを薄厚にするため、グ
ラインダーによる研削、さらにポリッシングを行い、素
子厚を薄くする工程を付加してもよい。
【００４３】次に図２（ｄ）に示すように、その面内
に、表面に電極パッド１５ａを有した第２の半導体素子
１５が複数個形成された半導体ウェハー１７を用意す
る。
【００４４】次に図３（ａ）に示すように、半導体ウェ
ハー１７に対して、その表面側から個々の第２の半導体
素子１５ごとに切削部がＶ型形状のブレード１８を用い
て切削切断し、個々の第２の半導体素子１５の各第２の
半導体素子１５間に断面形状でＶ型の溝１９を形成す
る。ここではブレード１８として、ウェハーダイシング
で使用する回転ブレードを用い、特に切削面がＶ型形状
の回転ブレードを用いる。また本実施形態では半導体ウ
ェハー１７に対しては、上面側からハーフカットし、全
厚を切断していないが、後工程でウェハー裏面研削しな
い場合は、Ｖ型の溝を形成しつつ、フルカットしてもよ
い。なお、使用するブレード１８の切削部の幅や長さに
ついては、切断する対象物の厚みにより適宜、設定する
ものである。また切削部の粗さについても同様である。
【００４５】次に図３（ｂ）に示すように、半導体ウェ
ハー１７の表面側をシート２０に接着した状態で、半導
体ウェハー１７の裏面側からバックグラインダーなどの
研削部材２１で裏面研削し、その厚みを薄くするととも
に、半導体ウェハーを各半導体素子に分割する。ここで
使用するシートはバックグラインド用のシートである
が、接着面は紫外線硬化型の接着剤が形成され、後々、
接着して貼り付けた半導体ウェハーを容易に安全に取り
出すことができるシートを用いる。
【００４６】そして図３（ｃ）に示すように、各表面周
縁部に斜辺１５ｓを有した個々の第２の半導体素子１５
に分割されるものである。本実施形態では、工法上、斜
辺１５ｓは半導体素子の底面まで達している斜辺を採用
しているが、Ｖ型ブレードに加えてそれよりも幅の狭い
ブレードで２段階切断するなどして、斜辺を半導体素子
の底面まで達しない部分的な斜辺を採用してもよい。た
だしこの場合、半導体素子の厚みと斜辺の面積、および
樹脂封止した際の封止樹脂へのストレス印加の度合いに
影響のない形態の斜辺を採用する。
【００４７】次に図３（ｄ）に示すように、第１の半導
体素子１２の裏面に対して、接着剤１３を介して、その
表面周縁部に斜辺１５ｓを有した第２の半導体素子１５
を裏面側で搭載する。
【００４８】次に図４（ａ）に示すように、搭載した第
２の半導体素子１５の電極パッド１５ａと配線基板１０
の配線電極１０ｂとを金属細線１４で電気的に接続す
る。金属細線としては、金線、アルミニウム線、銅線を
用いてワイヤーボンドする。
【００４９】そして図４（ｂ）に示すように、配線基板
１０の上面領域の第１の半導体素子１２、第２の半導体
素子１５、金属細線１４の外囲を含む領域を絶縁性のエ
ポキシ樹脂などの封止樹脂１６で封止する。この樹脂封
止においては、金型を用いたトランスファーモールド法
やポッティング工法により封止できるものである。
【００５０】以上、本実施形態の積層型半導体装置の製
造方法では、第１の半導体素子１２上の封止樹脂１６と
の接触面積の大きい第２の半導体素子１５には、その表
面周縁部に斜辺１５ｓを有した半導体素子を搭載したの
で、特に第２の半導体素子１５と封止樹脂１６との界面
での局部的なストレスを防止し、パッケージを構成する
封止樹脂１６の内部でのストレス性クラックの発生を防
止して信頼性を高めた積層型半導体装置を実現できるも
のである。
【００５１】また、第２の半導体素子の表面周縁部への
斜辺１５ｓの形成は、半導体ウェハーに対して、その表
面側から個々の半導体素子ごとにＶ形状を有したブレー
ドにより切断し、その個々の半導体素子の各半導体素子
間に断面形状でＶ型の溝を形成した後、半導体ウェハー
の裏面側を形成したＶ型の溝に達するまで研削するもの
であるため、精度よく半導体素子の表面周縁部に斜辺を
形成しつつ、個々の半導体素子に分割できるものであ
る。
【００５２】なお、本実施形態の積層型半導体装置の製
造方法では、基板上への各半導体素子の搭載、金属細線
接続、封止の各工程は、その上面に複数の半導体素子が
個々に搭載されるもので、また上面に個々の半導体素子
に対応した配線電極が設けられ、下面には上面の配線電
極と基板内部で接続した端子電極が設けられ、個々の半
導体素子単位ごとに分割され得る構造の１枚の大型の配
線基板に対して各々行なうものであり、一括成形工法と
称される量産に適した製造工法である。そして配線基板
の上面に対して封止樹脂で封止した後、最終工程とし
て、ダイシングブレードにより個々の積層型半導体装置
に切断分離する工程を有するものである。したがって、
図１に示したような実施形態の積層型半導体装置の外形
形状として、封止樹脂１５の側面が配線基板１０の側面
と同一面に位置しているものであり、これは一括切断に
よって分割された形状である。
【００５３】次に別の実施形態の積層型半導体装置につ
いて説明する。
【００５４】図５は別の実施形態の積層型半導体装置を
示す主要な断面図である。
【００５５】図５に示すように、本実施形態の積層型半
導体装置は、配線基板１０上面の封止樹脂１６の内部の
構造は図１に示した構造と同様であるが、第１の半導体
素子１２もまたその表面周縁部に斜辺１２ｓを有してい
るものである。
【００５６】この構造により、図１に示した作用に加え
て、さらに封止樹脂１６との界面での局部的なストレス
を防止し、パッケージを構成する封止樹脂１６の内部で
のストレス性クラックの発生を防止して信頼性を高めた
積層型半導体装置を実現できるものである。
【００５７】また図６には、第１の半導体素子１２が図
１，図５の形態のようにフリップチップ接続ではなく、
ワイヤーボンド接続された構造を示す。図６に示す積層
型半導体装置は、第１の半導体素子１２、第２の半導体
素子１５の各表面周縁部はそれぞれ斜辺１２ｓ，１５ｓ
を有し、各半導体素子は配線基板１０の配線電極１０
ａ，１０ｂと金属細線１４で電気的に接続されているも
のである。
【００５８】この構造により、封止樹脂１６との接触面
積が大きい各半導体素子が斜辺を有しているので、封止
樹脂１６との界面での局部的なストレスを防止し、パッ
ケージを構成する封止樹脂１６の内部でのストレス性ク
ラックの発生を防止して信頼性を高めた積層型半導体装
置を実現できるものである。
【００５９】また本実施形態の半導体素子の各斜辺は、
斜辺が半導体素子の底面まで達していない構造を採用し
ているが、図１，図５に示した各形態の積層型半導体装
置のように斜辺が底面まで達している構造にしてもよ
い。
【００６０】以上、本実施形態では、配線基板上に第１
の半導体素子と第２の半導体素子との２つ以上の半導体
素子が積層搭載され、配線基板上に積層された２つ以上
の半導体素子の外囲を含む上面領域を封止した封止樹脂
とよりなる積層型半導体装置であって、２つ以上の半導
体素子のうち、少なくとも１つの半導体素子の表面周縁
部は直線状のテーパー面または曲線状のテーパー面によ
る斜辺を有している積層型半導体装置であり、パッケー
ジを構成する封止樹脂内部でのストレス性クラックの発
生を防止し、信頼性を高めた積層型半導体装置である。
特に二次実装後の加熱環境下での信頼性を高めた積層型
半導体装置である。
【００６１】
【発明の効果】本発明の積層型半導体装置は、配線基板
上に第１の半導体素子と第２の半導体素子との２つ以上
の半導体素子が積層搭載され、配線基板上に積層された
２つ以上の半導体素子の外囲を含む上面領域を封止した
封止樹脂とよりなる積層型半導体装置において、少なく
とも特に封止樹脂との接触面積が大きい半導体素子の表
面周縁部に斜辺を設けているので、パッケージを構成す
る封止樹脂内部でのストレス性クラックの発生を防止
し、信頼性を高めた積層型半導体装置を実現できるもの
である。
【００６２】また本発明の積層型半導体装置の製造方法
は、その表面周縁部はテーパー面による斜辺を有した半
導体素子を封止樹脂内で積層しているので、半導体素子
と封止樹脂との界面での局部的なストレスを防止し、パ
ッケージを構成する封止樹脂内部でのストレス性クラッ
クの発生を防止して信頼性を高めた積層型半導体装置を
実現できるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態の積層型半導体装置を示す
断面図
【図２】本発明の一実施形態の積層型半導体装置の製造
方法を示す断面図
【図３】本発明の一実施形態の積層型半導体装置の製造
方法を示す断面図
【図４】本発明の一実施形態の積層型半導体装置の製造
方法を示す断面図
【図５】本発明の一実施形態の積層型半導体装置を示す
断面図
【図６】本発明の一実施形態の積層型半導体装置を示す
断面図
【図７】従来の積層型半導体装置を示す断面図
【図８】従来の積層型半導体装置の製造方法を示す断面
図
【図９】従来の積層型半導体装置の製造方法を示す断面
図
【符号の説明】
１ａ，１ｂ 配線電極 ２ 端子電極 ３ 配線基板 ４ 樹脂 ５ 第１の半導体素子 ５ａ 電極パッド ５ｂ 突起電極 ６ 接着剤 ７ 第２の半導体素子 ７ａ 電極パッド ８ 金属細線 ９ 封止樹脂 １０ 配線基板 １０ａ，１０ｂ 配線電極 １１ 樹脂 １２ 第１の半導体素子 １２ａ 電極パッド １２ｂ 突起電極 １３ 接着剤 １４ 金属細線 １５ 第２の半導体素子 １５ａ 電極パッド １５ｓ 斜辺 １６ 封止樹脂 １７ 半導体ウェハー １８ ブレード １９ 溝 ２０ シート ２１ 研削部材

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 配線電極を有した配線基板と、前記配線
    基板上に第１の半導体素子と第２の半導体素子との２つ
    以上の半導体素子が積層搭載され、前記配線基板の前記
    積層された２つ以上の半導体素子の外囲を含む上面領域
    を封止した封止樹脂とよりなる積層型半導体装置であっ
    て、前記２つ以上の半導体素子のうち、少なくとも１つ
    の半導体素子の表面周縁部は斜辺を有していることを特
    徴とする積層型半導体装置。
  2. 【請求項２】 配線電極を有した配線基板と、 前記配線基板上に樹脂を介してその表面側が前記配線基
    板と対向してフリップチップ接続された第１の半導体素
    子と、 前記第１の半導体素子の裏面上に接着剤を介してその裏
    面側で搭載され、前記配線基板の配線電極と金属細線で
    電気的に接続された第２の半導体素子との少なくとも２
    つの半導体素子を有し、 前記配線基板上の前記第１の半導体素子、前記第２の半
    導体素子および前記金属細線の外囲を含む配線基板上面
    が封止樹脂で封止された積層型半導体装置であって、 少なくとも前記第２の半導体素子の表面周縁部は斜辺を
    有していることを特徴とする積層型半導体装置。
  3. 【請求項３】 配線電極を有した配線基板と、 前記配線基板上に樹脂を介してその表面側が前記配線基
    板と対向してフリップチップ接続された第１の半導体素
    子と、 前記第１の半導体素子の裏面上に接着剤を介してその裏
    面側で搭載され、前記配線基板の配線電極と金属細線で
    電気的に接続された第２の半導体素子との少なくとも２
    つの半導体素子を有し、 前記配線基板上の前記第１の半導体素子、前記第２の半
    導体素子および前記金属細線の外囲を含む配線基板上面
    が封止樹脂で封止された積層型半導体装置であって、 前記第１の半導体素子と第２の半導体素子との各々の表
    面周縁部は斜辺を有していることを特徴とする積層型半
    導体装置。
  4. 【請求項４】 配線電極を有した配線基板と、 前記配線基板上に接着剤を介してその裏面側が前記配線
    基板上に搭載され、前記配線基板の配線電極と金属細線
    で電気的に接続された第１の半導体素子と、 前記第１の半導体素子の表面上に接着剤を介してその裏
    面側で搭載され、前記配線基板の配線電極と金属細線で
    電気的に接続された第２の半導体素子との少なくとも２
    つの半導体素子を有し、 前記配線基板上の前記第１の半導体素子、前記第２の半
    導体素子および前記金属細線の外囲を含む配線基板上面
    が封止樹脂で封止された積層型半導体装置であって、 前記第１の半導体素子、第２の半導体素子の少なくとも
    いずれかの半導体素子の表面周縁部は斜辺を有している
    ことを特徴とする積層型半導体装置。
  5. 【請求項５】 斜辺は半導体素子の底面まで達している
    斜辺であることを特徴とする請求項１〜請求項４のいず
    れかに記載の積層型半導体装置。
  6. 【請求項６】 配線基板は、上面に配線電極と、下面に
    前記上面の配線電極と接続した端子電極とを有した配線
    基板であることを特徴とする請求項１〜請求項４のいず
    れかに記載の積層型半導体装置。
  7. 【請求項７】 第１の半導体素子または第２の半導体素
    子の面積と配線基板の面積とは、前記配線基板の面積が
    大きい条件で略同等の大きさで構成されてチップサイズ
    パッケージを構成していることを特徴とする請求項１〜
    請求項４のいずれかに記載の積層型半導体装置。
  8. 【請求項８】 上面に配線電極と、下面に前記上面の配
    線電極と接続した端子電極とを有した配線基板に対し
    て、樹脂を介してその表面の電極パッドに突起電極が形
    成された第１の半導体素子をフリップチップ接続し、前
    記突起電極と前記配線基板の配線電極とを接続する第１
    の工程と、 前記第１の半導体素子の裏面に対して、接着剤を介して
    その表面周縁部が斜辺を有している第２の半導体素子を
    その裏面側で接着搭載する第２の工程と、 前記配線基板の配線電極と前記第２の半導体素子とを金
    属細線で電気的に接続する第３の工程と、 前記配線基板の上面領域を封止樹脂で封止する第４の工
    程とよりなることを特徴とする積層型半導体装置の製造
    方法。
  9. 【請求項９】 第１の工程、第２の工程、第３の工程、
    第４の工程は、その上面に複数の半導体素子が個々に搭
    載されるもので、また上面に個々の半導体素子に対応し
    た配線電極が設けられ、下面には上面の配線電極と基板
    内部で接続した端子電極が設けられ、個々の半導体素子
    単位ごとに分割され得る構造の１枚の大型の配線基板に
    対して各々行い、最終工程として、個々の積層型半導体
    装置に切断分離する工程を有することを特徴とする請求
    項８に記載の積層型半導体装置の製造方法。
  10. 【請求項１０】 上面に配線電極と、下面に前記上面の
    配線電極と接続した端子電極とを有した配線基板を用意
    する工程と、 その表面の電極パッドに突起電極が形成された第１の半
    導体素子を用意する工程と、 前記配線基板の上面に対して、樹脂を介して前記第１の
    半導体素子をフリップチップ実装し、前記第１の半導体
    素子の前記突起電極と前記配線基板の配線電極とを接続
    する工程と、 その面内に第２の半導体素子が複数個形成された半導体
    ウェハーに対して、その表面側から個々の第２の半導体
    素子ごとにブレード切断し、その個々の第２の半導体素
    子の各表面周縁部に斜辺を形成するとともに、個々の第
    ２の半導体素子に分割する工程と、 前記配線基板上にフリップチップ接続された前記第１の
    半導体素子の裏面に対して、接着剤を介してその表面周
    縁部が斜辺を有している第２の半導体素子をその裏面側
    で接着搭載する工程と、 前記配線基板の配線電極と前記第２の半導体素子とを金
    属細線で電気的に接続する工程と、 前記配線基板上の前記第１の半導体素子、前記第２の半
    導体素子および前記金属細線の外囲を含む上面領域を封
    止樹脂で封止する工程とよりなることを特徴とする積層
    型半導体装置の製造方法。
  11. 【請求項１１】 その面内に第２の半導体素子が複数個
    形成された半導体ウェハーに対して、その表面側から個
    々の第２の半導体素子ごとにブレード切断し、その個々
    の第２の半導体素子の各表面周縁部に斜辺を形成すると
    ともに、個々の第２の半導体素子に分割する工程では、 前記半導体ウェハーに対して、その表面側から個々の第
    ２の半導体素子ごとにブレード切断し、その個々の第２
    の半導体素子の各第２の半導体素子間に断面形状でＶ型
    の溝を形成した後、前記半導体ウェハーの裏面側を前記
    Ｖ型の溝に達するまで研削することにより、個々の第２
    の半導体素子の各表面周縁部に斜辺を形成して個々の第
    ２の半導体素子に分割することを特徴とする請求項１０
    に記載の積層型半導体装置の製造方法。
  12. 【請求項１２】 その表面の電極パッドに突起電極が形
    成された第１の半導体素子を用意する工程では、その表
    面周縁部が斜辺を有している第１の半導体素子を用意す
    ることを特徴とする請求項１０に記載の積層型半導体装
    置の製造方法。
JP2001095762A 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法 Pending JP2002299547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001095762A JP2002299547A (ja) 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001095762A JP2002299547A (ja) 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002299547A true JP2002299547A (ja) 2002-10-11

Family

ID=18949773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001095762A Pending JP2002299547A (ja) 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002299547A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282056A (ja) * 2003-02-27 2004-10-07 Sumitomo Bakelite Co Ltd 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
JP2008277391A (ja) * 2007-04-26 2008-11-13 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US7596477B2 (en) 2005-12-19 2009-09-29 Fujitsu Limited Peel strength simulating apparatus, peel strength simulating program storage medium, and peel strength simulating method
JP2009283642A (ja) * 2008-05-22 2009-12-03 Nec Electronics Corp 半導体チップ及び装置、並びにこれらの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282056A (ja) * 2003-02-27 2004-10-07 Sumitomo Bakelite Co Ltd 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
JP4620366B2 (ja) * 2003-02-27 2011-01-26 住友ベークライト株式会社 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
US7596477B2 (en) 2005-12-19 2009-09-29 Fujitsu Limited Peel strength simulating apparatus, peel strength simulating program storage medium, and peel strength simulating method
JP2008277391A (ja) * 2007-04-26 2008-11-13 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP2009283642A (ja) * 2008-05-22 2009-12-03 Nec Electronics Corp 半導体チップ及び装置、並びにこれらの製造方法

Similar Documents

Publication Publication Date Title
JP2002289769A (ja) 積層型半導体装置およびその製造方法
US7291929B2 (en) Semiconductor device and method of manufacturing thereof
TWI277187B (en) Semiconductor device and manufacturing method for the same
US8058717B2 (en) Laminated body of semiconductor chips including pads mutually connected to conductive member
US6459152B1 (en) Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
US7372137B2 (en) Semiconductor device and manufacturing method thereof
JP4595265B2 (ja) 半導体装置の製造方法
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP2000269411A (ja) 半導体装置及びその製造方法
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
KR20170019967A (ko) 반도체 패키지 및 그 제조 방법
WO1999034436A1 (fr) Dispositif semi-conducteur
JP2002134650A (ja) 半導体装置およびその製造方法
US20110147905A1 (en) Semiconductor device and method of manufacturing the same
JP2002270720A (ja) 半導体装置およびその製造方法
JP2002270717A (ja) 半導体装置
JP4034468B2 (ja) 半導体装置の製造方法
KR100883807B1 (ko) 반도체 소자 패키지 및 그 제조 방법
JP2002299547A (ja) 積層型半導体装置およびその製造方法
JP3651362B2 (ja) 半導体装置の製造方法
JP2002299549A (ja) 積層型半導体装置およびその製造方法
JPH10154726A (ja) 半導体装置及びその製造方法
JP2010073803A (ja) 半導体装置の製造方法
JP2003124431A (ja) ウェーハ状シート、チップ状電子部品、およびそれらの製造方法
JP2002289766A (ja) 積層型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100216