JP2010073803A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010073803A
JP2010073803A JP2008238103A JP2008238103A JP2010073803A JP 2010073803 A JP2010073803 A JP 2010073803A JP 2008238103 A JP2008238103 A JP 2008238103A JP 2008238103 A JP2008238103 A JP 2008238103A JP 2010073803 A JP2010073803 A JP 2010073803A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
substrate
main surface
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008238103A
Other languages
English (en)
Inventor
Wataru Takamatsu
亘 高松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008238103A priority Critical patent/JP2010073803A/ja
Priority to KR1020090084456A priority patent/KR20100032309A/ko
Priority to TW098130351A priority patent/TW201013859A/zh
Priority to US12/561,003 priority patent/US20100068853A1/en
Priority to CN200910174743A priority patent/CN101685784A/zh
Publication of JP2010073803A publication Critical patent/JP2010073803A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

【課題】半導体チップとこれを封止する樹脂との密着性を改善する方法を提供する。
【解決手段】一態様に係る樹脂封止型半導体装置の製造方法は、主面に第１電極を有する基板１と、第１主面に第２電極を有する半導体チップ４とを、前記主面と前記第１主面とが対向するように配置し、前記第１電極と前記第２電極とを接続する工程と、前記基板に前記半導体チップ４が接続された状態で、前記第１主面に対向する第２主面を研削して前記半導体チップ４を薄化する工程と、前記半導体チップ４を薄化した後に、前記半導体チップの側面、前記第２主面上を樹脂により封止する工程とを有する。
【選択図】図２

Description

本発明は、薄型化に有利な樹脂封止型の半導体装置の製造方法に関する。
半導体デバイスの多ピン化や優れた電気特性を実現するＢＧＡ（Ball Grid Array）パッケージにおいて、パッケージ厚は中の半導体チップの研削厚で決まっている。組立作業時にある程度の厚さがないと、組立時のダイシング工程で割れなど不具合が発生してしまう為、パッケージ厚は所定の厚さを有している。しかしながら、高性能チップを限られた空間で実装するためにも、さらなるパッケージの薄型化は必要な技術となっている。
パッケージの薄型化の技術を用いた半導体装置が、特許文献１に記載されている。特許文献１に記載された製造方法を図３に示す。図３（ａ）は、半導体チップの接合工程を示す。図３（ａ）に示すように、表面上にＡｕなどの電極を有するポリイミド基板などの基板１と、表面にＡｕなどからなるバンプ３を有する半導体チップ４とを準備する。そして、半導体チップ４の表面が基板１の表面と向き合うように配置して、基板１の電極とバンプ３とを接続し、基板１に対して半導体チップ４を接合する。その後、基板１のバンプ３側、半導体チップ４の側面及び裏面部分をエポキシ系の樹脂５でモールドする。
次に、図３（ｂ）に示すように、グラインダー６にて半導体チップ４の裏面上の樹脂５を研削し、半導体チップ４の裏面を露出させる。そして、図３（ｃ）で示すように、半導体チップ４を例えば５０μｍ程度まで薄くする。この工程により、半導体チップ４の裏面と樹脂５の表面とは同一平面に形成される。
次に図３（ｄ）に示すように、半導体チップ４の裏面及びその両側面部の樹脂５の表面に導電性フィルムとして金属層７を形成する。この金属層７は、密着性を保つ目的で、厚さ１００μｍ以下のＴｉＮ層、５０μｍのＡｕ層の積層構造となっている。なお、金属層７は他の金属、金属化合物である場合もあり、金属層７の代わりに樹脂層を形成する場合も含まれる。
最後に、図３（ｅ）に示すように、ダイシングソー８を用いて半導体チップ間を研削し、図３（ｆ）に示すように樹脂封止型半導体装置を個々に切り出す。この切り出し工程により切り出される樹脂封止型半導体装置においては、半導体チップ４はどの面も露呈されていない。
特開２００４−１５８７３９号公報
しかしながら、かかる方法では、図３（ｄ）に示すように金属層７を樹脂５及び半導体チップ４を研削した後に形成する必要がある。この場合、樹脂封止型半導体装置の温度変化のストレスなどで、金属層７と樹脂５の熱膨張率の差により、半導体チップ４とその周辺に密着性の問題が発生する。
本発明の一態様に係る樹脂封止型半導体装置の製造方法は、主面に第１電極を有する基板と、第１主面に第２電極を有する半導体チップとを、前記主面と前記第１主面とが対向するように配置し、前記第１電極と前記第２電極とを接続する工程と、前記基板に前記半導体チップが接続された状態で、前記第１主面に対向する第２主面を研削して前記半導体チップを薄化する工程と、前記半導体チップを薄化した後に、前記半導体チップの側面、前記第２主面上を樹脂により封止する工程とを有する。
このように、基板に接合された半導体チップを研削して薄化した後に、半導体チップの側面及び裏面を覆うように一括で樹脂モールドすることができるため、半導体チップの側面を覆った後に裏面を覆う金属膜を形成する必要がなくなる。これにより、樹脂の半導体チップや基板に対する密着性を改善することができる。
本発明によれば、半導体チップとこれを封止する樹脂との密着性を改善することが可能な樹脂封止型半導体装置の製造方法を提供することができる。
本発明の実施の形態に係る樹脂封止型半導体装置の構成について、図１を参照して説明する。図１は、本実施の形態に係る樹脂封止型半導体装置１０の構成を示す断面図である。図１に示すように、本実施の形態に係る樹脂封止型半導体装置１０は、基板１、アンダーフィル２、バンプ３、半導体チップ４、樹脂５を備える。
ポリイミド基板などの基板１の表面（主面）上には、Ａｕなどの第１電極１１が設けられている。また、半導体チップ４の表面（第１主面）には、第２電極１２が設けられており、その上にＡｕなどからなるバンプ３が形成されている。半導体チップ４の第１主面と基板１の主面とは、向き合うように配置されている。また、基板１と半導体チップ４とは、樹脂などのアンダーフィル２を介して接合され、基板１の第１電極１１と第２電極１２とはバンプ３を介して接続されている。すなわち、半導体チップ４は、基板１にフェースダウン実装されている。
基板１の主面（バンプ３側の面）上には、半導体チップ４を覆うようにエポキシ系の樹脂５が形成されている。すなわち、基板１の主面、半導体チップ４の側面及び裏面（第２主面）は、樹脂５によりモールドされている。また、半導体チップ４は、例えば、５０μｍ程度まで薄くされている。
ここで、図２を参照して、本発明の実施の形態に係る樹脂封止型半導体装置１０の製造方法について説明する。図２は、本実施の形態に係る樹脂封止型半導体装置１０の製造方法を説明する製造工程断面図である。ここでは、２つの半導体チップ４が基板１上に接合される例について図示している。
図２（ａ）は半導体チップの接合工程を示している。図２（ａ）に示すように、まず、表面上に第１電極１１を有する基板１と、第２電極１２上にバンプ３を有する半導体チップ４とを準備する。半導体チップ４は、所定の厚さを有している。そして、半導体チップ４の表面が基板１の表面と向き合うように配置して、基板１の第１電極１１と第２電極１２とをバンプ３を介して接続する。これにより、基板１上に、所定の厚さを有する半導体チップが実装される。そして、基板１と半導体チップ４との間隙に、アンダーフィル２を形成し、基板１に対して半導体チップ４を接合する。
次に、図２（ｂ）に示すようにグラインダー６を用いて半導体チップ４の裏面を研削し、図２（ｃ）に示すように半導体チップ４を上述の所定の厚さよりも薄くする。例えば、半導体チップ４を５０μｍ程度まで薄くする。
続いて、図２（ｄ）に示すように、複数の半導体チップ４を覆うように樹脂５を形成する。この工程により半導体チップ４の側面及び裏面が樹脂５で覆われ、どの面も露呈されていない状態となる。すなわち、半導体チップ４の有する面のうち、基板１と接触する面以外の面が樹脂５により覆われる。また、基板１の表面のうち、半導体チップ４が覆っていない領域も、樹脂５により覆われる。
最後に、図２（ｅ）に示すように、ダイシングソー８を用いて半導体チップ４間を研削し、図２（ｆ）に示すように、樹脂封止型半導体装置１０を個々に切り出す。この切り出し工程を経た後でも、それぞれの樹脂封止型半導体装置１０において、半導体チップ４はどの面も樹脂５で覆われ露呈されていない。
このように、本発明に係る樹脂封止型半導体装置１０では、基板１に半導体チップ４を接合し、半導体チップ４を研削した後に、半導体チップ４のどの面も露呈しないように樹脂５で覆う構成となっている。このため、半導体チップ４を研削した後に別の膜を形成する必要がなく、一括して半導体チップ４を樹脂５で覆うことができる。これにより、従来のように樹脂５と別層との界面が存在せず、樹脂そのものが半導体チップと優れた密着性を有するという効果がある。
以上説明したように、本発明によれば、従来の半導体チップの研削後に金属膜などを形成する製造方法と比べて、半導体チップと樹脂の密着性を改善することができる。また、本発明によれば、従来の金属層を形成する工程を省略することができるため、製造方法を簡単にすることができる。
実施の形態に係る樹脂封止型半導体装置の構成を示す図である。 実施の形態に係る樹脂封止型半導体装置の製造方法を説明する製造工程断面図である。 従来の樹脂封止型半導体装置の製造方法を説明する製造工程断面図である。
符号の説明
１ 基板
２ アンダーフィル
３ バンプ
４ 半導体チップ
５ 樹脂
６ グラインダー
７ 金属層
８ ダイシングソー
１０ 樹脂封止型半導体装置
１１ 第１電極
１２ 第２電極

Claims (4)

  1. 主面に第１電極を有する基板と、第１主面に第２電極を有する半導体チップとを、前記主面と前記第１主面とが対向するように配置し、前記第１電極と前記第２電極とを接続する工程と、
    前記基板に前記半導体チップが接続された状態で、前記第１主面に対向する第２主面を研削して前記半導体チップを薄化する工程と、
    前記半導体チップを薄化した後に、前記半導体チップの側面、前記第２主面上を樹脂により封止する工程と、
    を有する半導体装置の製造方法。
  2. 前記基板上に複数の前記半導体チップを接続し、当該複数の半導体チップを樹脂により封止した後に、個々の半導体チップ毎に切断する工程をさらに有する請求項１に記載の半導体装置の製造方法。
  3. 前記半導体チップの第１主面と前記基板の主面との間に、アンダーフィルを形成する工程をさらに有する請求項１又は２に記載の半導体装置の製造方法。
  4. 基板の第１の面に所定の厚さを有する半導体チップを実装する工程と、
    前記半導体チップを前記所定の厚さよりも薄く研削する工程と、
    前記研削後に前記半導体チップの有する面のうち前記基板と接触する面以外と、前記基板の前記第１の面のうち前記半導体チップが覆っていない領域とを覆うように樹脂封止する工程と、
    を有する半導体装置の製造方法。
JP2008238103A 2008-09-17 2008-09-17 半導体装置の製造方法 Pending JP2010073803A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008238103A JP2010073803A (ja) 2008-09-17 2008-09-17 半導体装置の製造方法
KR1020090084456A KR20100032309A (ko) 2008-09-17 2009-09-08 반도체 디바이스의 제조 방법
TW098130351A TW201013859A (en) 2008-09-17 2009-09-09 Method of manufacturing semiconductor device
US12/561,003 US20100068853A1 (en) 2008-09-17 2009-09-16 Method of manufacturing semiconductor device
CN200910174743A CN101685784A (zh) 2008-09-17 2009-09-17 制造半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008238103A JP2010073803A (ja) 2008-09-17 2008-09-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010073803A true JP2010073803A (ja) 2010-04-02

Family

ID=42007586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008238103A Pending JP2010073803A (ja) 2008-09-17 2008-09-17 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20100068853A1 (ja)
JP (1) JP2010073803A (ja)
KR (1) KR20100032309A (ja)
CN (1) CN101685784A (ja)
TW (1) TW201013859A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017104169A1 (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 電子部品およびその製造方法ならびに電子部品製造装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
US20200294914A1 (en) * 2019-03-13 2020-09-17 Rahul Agarwal Fan-out packages with warpage resistance

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3996315B2 (ja) * 2000-02-21 2007-10-24 松下電器産業株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017104169A1 (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 電子部品およびその製造方法ならびに電子部品製造装置

Also Published As

Publication number Publication date
TW201013859A (en) 2010-04-01
KR20100032309A (ko) 2010-03-25
CN101685784A (zh) 2010-03-31
US20100068853A1 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
US8058717B2 (en) Laminated body of semiconductor chips including pads mutually connected to conductive member
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
KR20180027679A (ko) 반도체 패키지 및 그의 제조 방법
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
JP2006261485A (ja) 半導体装置およびその製造方法
TWI514484B (zh) 半導體器件及其製作方法
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
JP6213554B2 (ja) 半導体装置
US8309403B2 (en) Method for encapsulating electronic components on a wafer
JP5685012B2 (ja) 半導体パッケージの製造方法
JP2010103348A (ja) 半導体装置及びその製造方法
JP2010073803A (ja) 半導体装置の製造方法
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US10056338B2 (en) Methods of forming semiconductor packages including molding semiconductor chips of the semiconductor packages
WO2017104169A1 (ja) 電子部品およびその製造方法ならびに電子部品製造装置
JP2014203868A (ja) 半導体装置及び半導体装置の製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
TW202008529A (zh) 半導體裝置及其製造方法
JP2010135565A (ja) 半導体装置及びその製造方法
JP2002299547A (ja) 積層型半導体装置およびその製造方法
JP2001210781A (ja) 半導体装置及びその製造方法
JP2000208559A (ja) 樹脂封止型半導体装置及びその製造方法
JP5284257B2 (ja) 半導体装置
JP5149694B2 (ja) 半導体装置及びその製造方法