JP5284257B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5284257B2
JP5284257B2 JP2009293235A JP2009293235A JP5284257B2 JP 5284257 B2 JP5284257 B2 JP 5284257B2 JP 2009293235 A JP2009293235 A JP 2009293235A JP 2009293235 A JP2009293235 A JP 2009293235A JP 5284257 B2 JP5284257 B2 JP 5284257B2
Authority
JP
Japan
Prior art keywords
adhesive layer
chip
spacer
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009293235A
Other languages
English (en)
Other versions
JP2010103553A (ja
Inventor
昇 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2009293235A priority Critical patent/JP5284257B2/ja
Publication of JP2010103553A publication Critical patent/JP2010103553A/ja
Application granted granted Critical
Publication of JP5284257B2 publication Critical patent/JP5284257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Description

本発明は複数の半導体チップを積層した半導体装置に関する。
半導体装置はコンピュータや携帯電話など様々な分野で利用されている。これらの機器にはプリント基板が含まれており、プリント基板上に半導体装置が実装されるのが通常である。一般にコストなどの観点からプリント基板上に搭載される半導体装置の実装面積には制約がある。一方、性能向上などのために複数の半導体チップを半導体装置に内蔵したいという要望がある。半導体装置内で複数の半導体チップを横方向に並べた場合、プリント基板上における半導体装置の実装面積が増えてしまう。そこで半導体装置の実装面積を増加させないように複数の半導体チップを積層した半導体装置が提案されている。例えば特許文献１には支持基板の少なくとも一方の面上にスペーサを介して複数のベアチップを積層した半導体装置が開示されている。
スペーサを介して複数のベアチップを積層した構造では半導体装置組み立て後に電気特性が悪化する場合があることが知られていた。その悪化原因の１つとして、半導体チップを包埋するモールド材料に含まれるフィラーがパッケージ形成時に半導体チップとスペーサの間に挟まり、半導体チップ上に形成されている半導体回路パターンを押圧するなどして半導体回路を損傷させることが挙げられる。例えば特許文献２には、少なくとも２つの半導体チップが接着剤層を介して積層され且つフィラー入りのモールド材料によって封止された半導体装置において、モールド材料に含まれるフィラーの大きさを当該接着剤層よりも大きくした半導体装置が開示されている。また、当該文献においては、積層される２つの半導体チップの間にある接着剤層の面積が上側の半導体チップの下面の面積よりも大きくした半導体装置が開示されている。当該文献においてはこれらの工夫によりモールド材料に含まれるフィラーが接着剤層の端部に押し込まれ、半導体チップが損傷するのを防止できるとしている。
特開２００６−２９４７９５号公報 特開２００６−５４３５９号公報
しかしながら、特許文献２には接着剤層の面積を上側の半導体チップの下面の面積よりも大きくするための具体的な手段については一切開示されていない。上側の半導体チップの形成工程すなわちウエハ上に形成された複数の半導体チップを個片化して単体の半導体チップを得る工程において接着剤層がいかように切断されるのかといった、上側の半導体チップ形成工程と接着剤層形成工程との関係が不明瞭である。通常、接着剤層をウエハの片面に形成した後にウエハを切断することにより個片化された半導体チップを得る。この場合、接着剤層の面積が上側の半導体チップの下面の面積よりも小さくなる場合がある。これは、半導体チップの硬さに適合した精度／条件で、硬い半導体チップと柔らかい接着剤層とを同時に切断した場合、柔らかい接着剤層に対する切断精度を維持することができないためであると考えられる。その結果、モールド材料に含まれるフィラーが接着剤層の端部に押し込まれ、半導体チップが損傷する可能性がある。
本発明は上記した如き問題点に鑑みてなされたものであって、フィラーを含むモールド材料で複数の積層した半導体チップを包埋した場合においても良好な電気特性を有する半導体装置を提供することを目的とする。
本発明による半導体装置は、支持基板と、前記支持基板上に配置された半導体チップと、前記半導体チップ上に形成された接着剤層と、前記接着剤層上に配置されたシリコンチップと、前記支持基板上に形成された端子部と、前記半導体チップと前記端子部とを電気的に接続したボンディングワイヤと、前記半導体チップと前記シリコンチップと前記端子部と前記ボンディングワイヤとを覆い且つフィラーを含むモールドと、を含む半導体装置であって、前記シリコンチップの上面の面積がその下面の面積よりも狭く且つ前記接着剤層の端面が前記シリコンチップの当該下面よりも外側にはみ出していることを特徴とする。
本発明による半導体装置の断面を表す断面図である。 ウエハ上の個片化前のスペーサチップを表す図である。 従来技術による半導体装置の断面をフィラーと共に表す断面図である。 本発明による半導体装置の断面をフィラーと共に表す断面図である。 本発明による半導体装置の断面をフィラーと共に表す断面図である。 単一のブレードでウエハを切断してスペーサチップを個片化する過程を表す図である。 単一のブレードでウエハを切断してスペーサチップを個片化する過程を表す図である。 単一のブレードでウエハを切断してスペーサチップを個片化する過程を表す図である。 ２種類のブレードでウエハを切断してスペーサチップを個片化する過程を表す図である。 ２種類のブレードでウエハを切断してスペーサチップを個片化する過程を表す図である。 ２種類のブレードでウエハを切断してスペーサチップを個片化する過程を表す図である。 ２種類のブレードでウエハを切断してスペーサチップを個片化する過程を表す図である。 ２種類のブレードでウエハを切断してスペーサチップを個片化する過程を表す図である。
以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。
図１は本発明による半導体装置の断面を示す断面図である。
この半導体装置は、半導体チップがリードフレームに搭載される、所謂リードフレームタイプの半導体装置である。リードフレームタイプの半導体装置では、半導体チップがダイパッド上に搭載され、半導体チップ上のボンディングパッドとリードフレームを構成するインナーリード（端子部）とがボンディングワイヤによって電気的に接続される。半導体装置としては、リードフレームタイプの半導体装置以外に、表面実装型のBGAタイプの半導体装置も存在する。BGAタイプの半導体装置では、半導体チップがパッケージ基板上に搭載され、半導体チップ上のボンディングパッドとパッケージ基板上に形成されたボンディングポスト（端子部）とがボンディングワイヤによって電気的に接続される。
以下、本実施例においては、リードフレームタイプの半導体装置が半導体装置の一例として説明されるが、本願発明はBGAタイプの半導体装置であっても良い。
半導体チップ３と半導体チップ７はスペーサチップ５を介してダイパッド（支持基板）１上に積層されている。半導体チップ３の下面は接着剤層２によりダイパッド１の上面に固定されている。半導体チップ３の上面には接着剤層４によりスペーサチップ５の下面が固定されている。また、スペーサチップ５の上面には接着剤層６により半導体チップ７の下面が固定されている。半導体チップ３の両端はボンディングワイヤ９を介して電気的にインナーリード（端子部）１０に接続されている。同様に半導体チップ７の両端はボンディングワイヤ８を介して電気的にインナーリード１０に接続されている。インナーリード１０の一部、ボンディングワイヤ８及び９、半導体チップ３及び７、接着剤層２、４及び６、スペーサチップ５及びダイパッド１をモールド１１が包埋している。インナーリード１０をプリント基板（図示せず）上の配線やヴィアなどに電気的に接続してプリント基板（図示せず）上に実装することができる。同図中に示されるようにスペーサチップ５の上面の面積がその下面の面積よりも狭くなっている。加えて、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の端面がスペーサチップ５の下面よりも外側にはみ出している。より詳細には、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の下面からスペーサチップ５の上面に亘って、スペーサチップ５及び接着剤層４の端面が互いに連続している傾斜面Ｓ１を形成している。同図中に示されるようにスペーサチップ５及び接着剤層４の端面は滑らかで一様な傾斜面Ｓ１を形成しており、接着剤層４の下面と傾斜面Ｓ１とがなす角度ＡＡが鋭角である。
本実施例における半導体チップは半導体チップ３及び７の２つであるが、本発明にはかかる半導体チップ数の制限は無く、同種のスペーサチップを介して複数の半導体チップを積層できる。スペーサチップ５の材料としては例えばシリコンが挙げられるが、本発明にはかかる材料の制限は無い。接着剤層２、４及び６の接着剤の材料としては例えばポリイミド系の樹脂が挙げられるが、本発明にはかかる材料の制限も無い。モールド１１は例えばエポキシ樹脂などからなり、通常、シリカなどのフィラーを複数含む。また、半導体チップ３及び７は同種である必要はない。
図２はウエハ上の個片化前のスペーサチップを表す図である。通常、フィルム状の接着剤４が貼付けされたウエハ１２を切断（ダイシング）することにより個片化された複数のスペーサチップ５が得られる。
図３は従来技術による半導体装置の断面をフィラーと共に表す断面図である。半導体チップ３と半導体チップ７とが個片化されたスペーサチップ５を介して積層されている。半導体チップ７は接着剤層６によりスペーサチップ５に固定されている。半導体チップ３は接着剤層４によりスペーサチップ５に固定されているが、接着剤層４は個片化前のスペーサチップ５に付着されていた接着剤層であり、スペーサチップ５と共に切断された接着剤層である。通常、切断時におけるスペーサチップ５の端面と接着剤層４の端面は一致しているが、スペーサチップ５の硬さに適合した精度／条件で、硬いスペーサチップ５と柔らかい接着剤層４とを同時に切断した場合、柔らかい接着剤層４に対する切断精度を維持することができず、同図中に示される如くスペーサ５と半導体チップ３との間に隙間ができる。この状態のときに複数のフィラーＦＬを含むモールド１１でこれらを包埋したとする。このときモールド１１による包埋時の圧力でフィラーＦＬがスペーサ５と半導体チップ３との間に押し込まれることにより半導体チップ３が損傷する可能性がある。
図４は本発明による半導体装置の断面をフィラーと共に表す断面図である。同図中に示されるようにスペーサチップ５の上面の面積がその下面の面積よりも狭く、且つ、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の端面がスペーサチップ５の下面よりも外側にはみ出している。より詳細には、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の下面からスペーサチップ５の上面に亘って、スペーサチップ５及び接着剤層４の端面が互いに連続している傾斜面Ｓ１を形成している。また、スペーサチップ５及び接着剤層４の端面は滑らかで一様な傾斜面Ｓ１を形成しており、接着剤層４の下面と傾斜面Ｓ１とがなす角度ＡＡが鋭角である。接着剤層４の端面がスペーサチップ５の端面からはみ出す構造であるため、モールド１１による包埋時の圧力でフィラーＦＬがスペーサチップ５と半導体チップ３との間に押し込まれることが無く半導体チップ３が損傷する恐れが無い。仮に角度ＡＡが大き過ぎた場合、傾斜面Ｓ１が接着剤層４の下面に対して垂直に近くなり、スペーサチップ５の端面からはみ出す接着剤層４の端面の量が少なくなることから、モールド１１による包埋時の圧力でフィラーＦＬがスペーサチップ５と半導体チップ３との間に押し込まれるのを防ぐ効果が低減してしまう。そのため、角度ＡＡは適度な鋭角であるのが好ましい。本発明には角度ＡＡの制限は無いが、例えば５０度など好ましい角度であれば良い。
図５は本発明による半導体装置の別の断面をフィラーと共に表す断面図である。同図中に示されるようにスペーサチップ５の上面の面積がその下面の面積よりも狭く、且つ、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の端面がスペーサチップ５の下面よりも外側にはみ出している。より詳細には、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の下面からスペーサチップ５の上面に亘って、スペーサチップ５及び接着剤層４の端面が互いに連続している傾斜面Ｓ１を形成している。また、スペーサチップ５及び接着剤層４の端面は滑らかで一様な傾斜面Ｓ１を形成しており、接着剤層４の下面と傾斜面Ｓ１とがなす角度ＡＡが鋭角である。更にスペーサチップ５の端面は傾斜面Ｓ１と、傾斜面Ｓ１と角度ＢＢをなす傾斜面Ｓ２からなる屈曲した断面を有する。図４に示される構造と同様に接着剤層４の端面がスペーサチップ５の端面からはみ出る構造であるため、モールド１１による包埋時の圧力でフィラーＦＬがスペーサチップ５と半導体チップ３との間に押し込まれることが無く半導体チップ３が損傷する恐れが無い。更に図４における傾斜面Ｓ１と接着剤層６とがなす隙間に比較して、図５における傾斜面Ｓ２と接着剤層６とがなす隙間が広くなっている。図５に示される構造の方が図４に示される構造に比較して隙間が広い分だけモールド１１の樹脂の流れが良好になり、スペーサチップ５と半導体チップ３との間にフィラーＦＬがより留まりにくくなる。また、図４の説明と同様の理由で角度ＡＡは例えば５０度など適度な鋭角であるのが好ましい。角度ＢＢは１８０度よりも小さく、例えば１４０度など好ましい角度であれば良い。
本発明による半導体装置を製造するために先ずは積層するための半導体チップを用意する。半導体チップは個片化前の複数の半導体チップが形成されたウエハを切断して得られる。通常、ウエハにはフィルム状の接着剤が貼り付けられており、ウエハ切断時に半導体チップと共に切断される。
図６Ａ〜６Ｃは単一のブレードでウエハを切断してスペーサチップを個片化する過程を表す図である。以下に図６Ａ〜６Ｃを参照しつつ単一のブレードでウエハを切断してスペーサチップ５を個片化する過程を説明する。
最初にウエハ１２に接着剤層４を貼り付けて図６Ａに示される如きウエハ１２を用意する。図６Ｂに示されるブレードＢＬ１の刃先は傾斜面Ｔ１とＴ２とが角度ＣＣでＶ字型をなしている。ウエハ１２及びウエハ１２に貼り付けられている接着剤４をブレードＢＬ１の刃先で傾斜切断（ベベルカット）する。ブレードＢＬ１は回転型のブレードであり、同図中にはブレードＢＬ１の刃先の断面が示されている。ブレードＢＬ１が回転することによりその刃先でウエハ１２の表面から内部に向かって徐々に傾斜切断していく。ブレードＢＬ１の刃先の材質に制限は無いが、通常、ウエハ１２に比較して硬い材料、例えばダイヤモンドなどの好ましい材料であれば良い。
傾斜切断により図６Ｃに示される如くスペーサチップ５が個片化される。同図中に示されるようにスペーサチップ５の上面の面積がその下面の面積よりも狭くなっている。加えて、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の端面がスペーサチップ５の下面よりも外側にはみ出している。より詳細には、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の下面からスペーサチップ５の上面に亘って、スペーサチップ５及び接着剤層４の端面が互いに連続している傾斜面Ｓ１を形成している。同図中に示されるようにスペーサチップ５及び接着剤層４の端面は滑らかで一様な傾斜面Ｓ１を形成しており、接着剤層４の下面と傾斜面Ｓ１とがなす角度ＡＡが鋭角である。また、接着剤層４の端面がスペーサチップ５の端面よりも外側にはみ出ている。ブレードＢＬ１の刃先の角度ＣＣが小さ過ぎると、接着剤層４の下面と傾斜面Ｓ１とがなす角度ＡＡが大きくなり、傾斜切断の効果が薄れる。本発明には角度ＣＣの制限は無く、例えば８０度など好ましい角度であれば良い。
図７Ａ〜７Eは２種類のブレードでウエハを切断してスペーサチップを個片化する過程を表す図である。以下に図７Ａ〜７Eを参照しつつ２種類のブレードでウエハ１２を切断してスペーサチップ５を個片化する過程を説明する。
単一のブレードでウエハ１２を切断するときと同様に、最初にウエハ１２に接着剤層４を貼り付けて図７Ａに示される如きウエハ１２を用意する。図７Ｂに示されるブレードＢＬ２の刃先は傾斜面Ｔ３とＴ４とが角度ＤＤでＶ字型をなしている。ウエハ１２を表面から所定の深さＤＰまでブレードＢＬ２の刃先で溝入れする。ブレードＢＬ２は回転型のブレードであり、同図中にはブレードＢＬ２の刃先の断面が示されている。ブレードＢＬ２が回転することによりその刃先でウエハ１２の表面から内部に向かって徐々に溝入れしていく。図７ＣはブレードＢＬ２による溝入れ後のウエハ１２の断面図である。この段階ではウエハ１２を完全に切断しておらず、ウエハ１２表面から深さＤＰの傾斜溝が形成されている。
当該溝入れ工程に続いて図７Ｄに示されるブレードＢＬ１によるウエハ１２及び接着剤層４の切断処理を行う。図７Ｄに示されるブレードＢＬ１の刃先は傾斜面Ｔ１とＴ２とが角度ＣＣでＶ字型をなしている。ブレードＢＬ１の刃先の角度ＣＣはブレードＢＬ２の刃先の角度ＤＤよりも小さい角度である。本発明には角度ＣＣ及びＤＤの制限は無く、例えば角度ＣＣが８０度、角度ＤＤが１２０度など好ましい角度であれば良い。ウエハ１２及びウエハ１２に貼り付けられている接着剤４をブレードＢＬ１の刃先で傾斜切断（ベベルカット）する。ブレードＢＬ２と同様にブレードＢＬ１も回転型のブレードであり、同図中にはブレードＢＬ１の刃先の断面が示されている。ブレードＢＬ１が回転することによりその刃先でウエハ１２の表面から内部に向かって徐々に傾斜切断していく。
同図中に示されるようにスペーサチップ５の上面の面積がその下面の面積よりも狭くなっている。加えて、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の端面がスペーサチップ５の下面よりも外側にはみ出している。より詳細には、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の下面からスペーサチップ５の上面に亘って、スペーサチップ５及び接着剤層４の端面が互いに連続している傾斜面Ｓ１を形成している。同図中に示されるようにスペーサチップ５及び接着剤層４の端面は滑らかで一様な傾斜面Ｓ１を形成しており、接着剤層４の下面と傾斜面Ｓ１とがなす角度ＡＡが鋭角である。更にスペーサチップ５の端面は傾斜面Ｓ１と、傾斜面Ｓ１と角度ＢＢをなす傾斜面Ｓ２からなる屈曲した断面を有する。
刃先の角度が異なるブレードＢＬ１及びブレードＢＬ２を用いて溝入れ及び傾斜切断することにより、スペーサチップ５の端面を傾斜面Ｓ１と傾斜面Ｓ２の２つの傾斜面とすることができる。なお、ブレードＢＬ１及びブレードＢＬ２の刃先の材質に制限は無く、これら両ブレードの刃先の材料は同種でも異種でも良い。通常、ブレードＢＬ１及びブレードＢＬ２の刃先の材質は、ウエハ１２に比較して硬い材料、例えばダイヤモンドなどの好ましい材料であれば良い。
傾斜切断して得られたスペーサチップ５を介して複数の半導体チップを支持基板上に積層する。本実施例においてはスペーサチップ５と半導体チップ３とを接着剤層４により固定する。また、スペーサチップ５と半導体チップ７とを接着剤層６により固定する。更に半導体チップ３とダイパッド１とを接着剤層２により固定する。なお、本発明においては当該固定の順番に制限は無い。続いて半導体チップ３及にボンディングワイヤ９を介して電気的にインナーリード１０を接続する。同様に半導体チップ７及にボンディングワイヤ８を介して電気的にインナーリード１０を接続する。
続いてインナーリード１０の一部、半導体チップ３及び７、スペーサチップ５及びボンディングワイヤ８及び９をモールド１１で包埋する。以上の工程を経ることにより図1に示す半導体装置を製造できる。図４及び図５に示される如く接着剤層４の端面がスペーサチップ５の端面からはみ出る構造であるため、モールド１１による包埋時の圧力でフィラーＦＬがスペーサチップ５と半導体チップ３との間に押し込まれることが無く半導体チップ３が損傷する恐れが無い。
上記したように、本実施例による半導体装置は、スペーサチップ５の上面の面積がその下面の面積よりも狭く、且つ、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の端面がスペーサチップ５の下面よりも外側にはみ出している。より詳細には、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の下面からスペーサチップ５の上面に亘って、スペーサチップ５及び接着剤層４の端面が互いに連続している傾斜面Ｓ１を形成している。スペーサチップ５及び接着剤層４の端面は滑らかで一様な傾斜面Ｓ１を形成しており、接着剤層４の下面と傾斜面Ｓ１とがなす角度ＡＡが鋭角である。接着剤層４の端面がスペーサチップ５の端面からはみ出す構造であるため、モールド１１による包埋時の圧力でフィラーＦＬがスペーサチップ５と半導体チップ３との間に押し込まれることが無く半導体チップ３が損傷する恐れが無い。また、スペーサチップ５の端面を傾斜面Ｓ１と、傾斜面Ｓ１と所定の角度ＢＢをなす傾斜面Ｓ２とからなる屈曲した断面を有する構造とすることにより、傾斜面Ｓ２と接着剤層６との隙間が広くなってモールド１１の樹脂の流れが良好になる。そのため、スペーサチップ５と半導体チップ３との間にフィラーＦＬがより留まりにくくなり、半導体チップ３が損傷する恐れが更に無くなる。そのため本実施例による半導体装置は、フィラーを含むモールド材料で複数の積層した半導体チップを包埋した場合においても良好な電気特性を有することができる。
ウエハ１２に接着剤層４を貼付けした後に、２つの傾斜面がＶ字型をなすブレードの刃先でウエハ１２を傾斜切断することにより、スペーサチップ５の上面の面積がその下面の面積よりも狭く、且つ、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の端面がスペーサチップ５の下面よりも外側にはみ出している構造が得られる。より詳細には、スペーサチップ５の下面にその上面が貼り付けられている接着剤層４の下面からスペーサチップ５の上面に亘って、スペーサチップ５及び接着剤層４の端面が互いに連続している傾斜面Ｓ１を形成している構造が得られる。また、傾斜切断前に２つの傾斜面がＶ字型をなすブレードＢＬ２の刃先でウエハ１２の表面から所定の深さＤＰまでブレードＢＬ２の刃先で溝入れする工程を追加できる。当該溝入れ後に、ブレードＢＬ２の刃先がなすＶ字型の角度よりも小さい角度のＶ字型の傾斜面をなす別のブレードＢＬ１の刃先で当該溝入れされた箇所のウエハ及び接着剤層を傾斜切断できる。刃先の角度が異なるブレードＢＬ１及びブレードＢＬ２を用いて溝入れ及び傾斜切断することにより、スペーサチップ５の端面を傾斜面Ｓ１と傾斜面Ｓ２からなる屈曲した断面を有する構造とすることができる。当該傾斜切断処理によって得られた接着剤層４付きのスペーサチップ５を介して半導体チップを積層すれば、フィラーを含むモールド材料で複数の積層した半導体チップを包埋した場合においても良好な電気特性を有する半導体装置を得ることができる。
なお、ウエハ１２への溝入れがウエハ１２を完全に切断しない場合を一例として説明したが、傾斜面S２に加えて傾斜面S１がスペーサチップ５の端面に形成されるものであれば、ウエハ１２への溝入れはウエハ１２を完全に切断する（ウエハ１２の表面から裏面まで溝入れする）ものであっても良い。このようにすることで、ウエハ１２への溝入れが硬いスペーサチップ５に適合した精度／条件で実行され、その後の切断工程が柔らかい接着剤層４に適合した精度／条件で実行される。よって、より精度良く、接着剤層４をスペーサチップ５の下面から外側にはみ出させることができる。
１ ダイパッド（支持基板）
２ 接着剤層
３ 半導体チップ
４ 接着剤層
５ スペーサチップ
６ 接着剤層
７ 半導体チップ
８、９ ボンディングワイヤ
１０ インナーリード（端子部）
１１ モールド
１２ ウエハ
ＡＡ、ＢＢ、ＣＣ、ＤＤ 角度
ＢＬ１、ＢＬ２ ブレード
ＤＰ 深さ
Ｓ１、Ｓ２、Ｔ１、Ｔ２ 傾斜面

Claims (7)

  1. 支持基板と、
    前記支持基板上に配置された半導体チップと、
    前記半導体チップ上に形成された接着剤層と、
    前記接着剤層上に配置されたシリコンチップと、
    前記支持基板上に形成された端子部と、
    前記半導体チップと前記端子部とを電気的に接続したボンディングワイヤと、
    前記半導体チップと前記シリコンチップと前記端子部と前記ボンディングワイヤとを覆い且つフィラーを含むモールドと、を含む半導体装置であって、
    前記シリコンチップの上面の面積がその下面の面積よりも狭く且つ前記接着剤層の端面が前記シリコンチップの当該下面よりも外側にはみ出していることを特徴とする半導体装置。
  2. 前記接着剤層のうちの前記半導体チップと接する面の外縁は、前記シリコンチップの外縁よりも外側に位置していることを特徴とする請求項１に記載の半導体装置。
  3. 前記接着剤層の外周端面は、鋭角をなす傾斜面であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記接着剤層の材料は、ポリイミド系の樹脂であることを特徴とする請求項１乃至３のいずれか１に記載の半導体装置。
  5. 前記端子部は、前記支持基板の周囲に配置されていることを特徴とする請求項１乃至４のいずれか１に記載の半導体装置。
  6. 前記端子部は、前記支持基板上に配置されていることを特徴とする請求項１乃至４のいずれか１に記載の半導体装置。
  7. 前記接着剤層は、フィルム状であることを特徴とする請求項１乃至６のいずれか１に記載の半導体装置。
JP2009293235A 2009-12-24 2009-12-24 半導体装置 Active JP5284257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009293235A JP5284257B2 (ja) 2009-12-24 2009-12-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009293235A JP5284257B2 (ja) 2009-12-24 2009-12-24 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007091925A Division JP4579941B2 (ja) 2007-03-30 2007-03-30 半導体装置及び半導体装置製造方法

Publications (2)

Publication Number Publication Date
JP2010103553A JP2010103553A (ja) 2010-05-06
JP5284257B2 true JP5284257B2 (ja) 2013-09-11

Family

ID=42293832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009293235A Active JP5284257B2 (ja) 2009-12-24 2009-12-24 半導体装置

Country Status (1)

Country Link
JP (1) JP5284257B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885093B2 (en) * 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
JP4705748B2 (ja) * 2003-05-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006054359A (ja) * 2004-08-13 2006-02-23 Fujitsu Ltd 半導体装置
JP2008187076A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置およびその製造方法

Also Published As

Publication number Publication date
JP2010103553A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
TWI605528B (zh) 包封晶粒、含有包封晶粒之微電子封裝體以及用於製造該微電子封裝體之方法（二）
JP2001024024A (ja) 半導体パッケージ及びその製造方法
US9842794B2 (en) Semiconductor package with integrated heatsink
JP2009094451A (ja) 耐クラック性半導体パッケージ及びその製造方法
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
US10461019B2 (en) Package with backside protective layer during molding to prevent mold flashing failure
JP2006210402A (ja) 半導体装置
US9093441B2 (en) Semiconductor packages including semiconductor chips having protrusions and methods of fabricating the same
JP6213554B2 (ja) 半導体装置
JP5557439B2 (ja) 半導体装置及びその製造方法
JP2011109104A (ja) 電子部品を封入する方法
JP5080551B2 (ja) 半導体装置の製造方法
JP4334397B2 (ja) 半導体装置及びその製造方法
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
CN110797334B (zh) 半导体装置及其制造方法
JP4579941B2 (ja) 半導体装置及び半導体装置製造方法
JP5284257B2 (ja) 半導体装置
US9984980B2 (en) Molded lead frame device
JP2020061511A (ja) 電気部品の積層体とその製造方法
TWI719006B (zh) 半導體裝置
JP2006100666A (ja) 半導体装置及びその製造方法
JP2010073803A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130529

R150 Certificate of patent or registration of utility model

Ref document number: 5284257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250