JP4705748B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4705748B2
JP4705748B2 JP2003154840A JP2003154840A JP4705748B2 JP 4705748 B2 JP4705748 B2 JP 4705748B2 JP 2003154840 A JP2003154840 A JP 2003154840A JP 2003154840 A JP2003154840 A JP 2003154840A JP 4705748 B2 JP4705748 B2 JP 4705748B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
mounting substrate
adhesive
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003154840A
Other languages
English (en)
Other versions
JP2004356529A (ja
JP2004356529A5 (ja
Inventor
忠一 宮崎
朋子 東野
一成 鈴木
Original Assignee
ルネサスエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルネサスエレクトロニクス株式会社 filed Critical ルネサスエレクトロニクス株式会社
Priority to JP2003154840A priority Critical patent/JP4705748B2/ja
Publication of JP2004356529A publication Critical patent/JP2004356529A/ja
Publication of JP2004356529A5 publication Critical patent/JP2004356529A5/ja
Application granted granted Critical
Publication of JP4705748B2 publication Critical patent/JP4705748B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145Flow barriers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051Forming additional members, e.g. dam structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06575Auxiliary carrier between devices, the carrier having no electrical connection structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06582Housing for the assembly, e.g. chip scale package [CSP]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/1579Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、複数の半導体チップを実装基板上に積層した半導体装置に適用して有効な技術に関する。
【0002】
【従来の技術】
半導体装置の多機能化、高集積化および小型化を図ることを目的として、実装基板上に複数の半導体チップを三次元的に実装した積層パッケージが種々提案されている。
【0003】
また、メモリ製品等においては、同一の半導体チップを複数積層し、高集積化を図っているものもある。
【0004】
例えば、特許文献1や2には、同一サイズの半導体IC素子を積層したチップ積層型パッケージ素子およびその製造方法についての記載がある。
【0005】
【特許文献1】
特開2003−78106号公報(図1)
【0006】
【特許文献2】
特開平6−244360号公報(図1)
【0007】
【発明が解決しようとする課題】
本発明者らは、一つのパッケージ内に複数個の半導体チップ(素子、ペレット)を積層したBGA(ball grid array)やCSP(chip size package)を開発している。
【0008】
実装基板上に半導体チップを搭載するためには接着材が用いられるが、半導体チップを複数積層する際に、接着不良が見られた。
【0009】
これは、実装基板上に半導体チップを搭載する際に、ペースト状の樹脂(接着材)を用いた場合、樹脂を硬化させるために熱処理が施される。この際、硬化温度から室温に戻る際に、実装基板(例えば、ガラス・エポキシ)と半導体チップ(例えばシリコン)が収縮し、これらの熱膨張係数(α)差に起因して、実装基板と半導体チップに反りが生じる。このように反った半導体チップ上にさらに半導体チップを積層しようとしても接着性を確保することが困難であり、また、半導体チップの剥がれや傾きの要因となることが判明した。なお、この問題点については、図14および図15を参照しながら追って詳細に説明する。
【0010】
そこで、本発明者らは、複数個の半導体チップを積層する際の接着材に着眼し、半導体装置の組立工程や積層する半導体チップの大きさなどを考慮しつつ、半導体チップの接着性を向上させる技術について検討した。
【0011】
なお、本願発明者は、本願発明を完成した後に、先行技術調査を行い、上記特許文献1及び2を抽出した。上記特許文献1には、接着材として複数の材料が列挙されているが、個々の接着材の特性や半導体装置の組立段階毎の接着材の使い分けについては何ら記載されていない。
【0012】
また、本発明者らは、半導体チップの形状を工夫することにより、さらに小型化が図れ、また、工程の簡略化が図れる半導体装置の構造および製造方法について検討した。
【0013】
本発明の目的は、複数のチップを有する半導体装置の信頼性を向上することにある。
【0014】
本発明の他の目的は、複数の半導体チップを有する半導体装置の小型化もしくは高密度実装化を図ることにある。
【0015】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0016】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0017】
本発明の半導体装置の製造方法は、(a)実装基板上に第1接着材を介して第1半導体チップを搭載する工程と、(b)前記(a)工程の後、熱処理によって前記第1接着材を硬化させることにより前記実装基板上に前記第1半導体チップを固定する工程と、(c)前記(b)工程の後、前記第1半導体チップの上方に第2半導体チップを搭載する工程であって、前記実装基板および前記第1半導体チップに熱を加えることによって前記第1半導体チップの表面が前記熱を加える前より平坦となった状態で、前記第2半導体チップを第2接着材を介して接着する工程と、を有するものである。
【0018】
本発明の半導体装置は、実装基板上に少なくとも第1および第2の半導体チップが積層された半導体装置であって、(a)前記実装基板の直上に搭載された第1半導体チップは、主として熱硬化性を有する樹脂を介して固定され、(b)前記第1半導体チップの上方に搭載された第2半導体チップは、熱可塑性を有する樹脂を介して固定されているものである。
【0019】
本発明の半導体装置の製造方法は、(a)実装基板上に主として熱硬化性を有する樹脂を介して、裏面の外周部に切り欠き部を有し、前記裏面の中央部が凸部である半導体チップを搭載する工程と、(b)前記(a)工程の後、熱処理によって前記樹脂を硬化させることにより前記実装基板上に前記半導体チップを固定する工程と、を有するものである。
【0020】
本発明の半導体装置は、(a)実装基板と、(b)前記実装基板上に搭載された半導体チップであって、裏面の外周部に切り欠き部を有し、前記裏面の中央部が凸部である半導体チップと、(c)前記実装基板と前記半導体チップとの間に形成された主として熱硬化性を有する樹脂と、を有するものである。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。また、各実施の形態は相互に関連するものであり、各実施の形態において同一もしくは類似の部材には同一もしくは関連する符号を付し、その繰り返しの説明は省略する。また、各実施の形態において同一もしくは類似の構成を有する場合には、同一もしくは類似の効果を奏するものとし、その繰り返しの説明は省略する。
【0022】
(実施の形態1)
図1〜図13は、本実施の形態の半導体装置の製造工程を示す要部断面図である。
【0023】
まず、本実施の形態の半導体装置の構成について説明する。なお、後述する本実施の形態の半導体装置の製造工程の説明において構造がより明確となるため、ここでは主要な構成についてのみ説明する。
【0024】
最終工程図である図13に示すように、本実施の形態の半導体装置は、実装基板(配線基板、パッケージ基板)1の主面上に、2個のほぼ同じ形状の半導体チップ3A、3Bが搭載されている。また、これらの間には、スペーサチップ5が配置され、半導体チップ3Aの外周部上に空間を確保し、ワイヤ11Aと半導体チップ3Bのショート(短絡)を防止している。例えば半導体チップ3A、3Bの厚さは50〜200μm程度で、スペーサチップ5の厚さは50〜200μm程度である。また、半導体チップ3Aの端部とスペーサチップ5の端部との距離D1は、200〜500μm程度である。
【0025】
実装基板1は、例えば、ガラス繊維を含んだエポキシ樹脂(ガラス・エポキシ樹脂)のような汎用樹脂を主体として構成された多層配線基板である。即ち、表面や裏面に配線を印刷法などで形成した、いわゆるプリント基板(図示せず)を複数積層した構造で、この複数枚のプリント基板の各配線は、ビアによって適宜接続されている。また、実装基板1の表面には、複数のパッド(ボンディングパッド)P1が形成されている。このパッドは、実装基板の例えば外周部に配置される(図48等参照)。
【0026】
ワイヤは、金等の導電性材料よりなり、半導体チップは、シリコン等の半導体よりなる。また、スペーサチップもシリコン等の半導体よりなる。前記スペーサチップを半導体チップと同じ材料にすることで、極力熱膨張係数の差異を低減し、応力を低減することができる。前記スペーサチップには、他の材料も適用できる。例えば、多結晶シリコンチップや、下側の半導体チップの表面に予め印刷により形成したポリイミド樹脂層をスペーサとして用いてもよい。この場合、前記シリコンのスペーサチップを用いる場合と比較して材料、製造コストを低減できる。
【0027】
半導体チップ3A、3B中には、図示しない複数の半導体素子や配線が形成され、その表面は保護膜で覆われている。また、保護膜の開口部からはそれぞれ複数のパッドPA、PBが露出している。このパッドは、最上層配線の露出部であり、各半導体チップの例えば外周部に配置される(図47等参照)。
【0028】
ワイヤ11Aは、半導体チップ3Aの表面のパッド(ボンディングパッド)PAと実装基板1の表面のパッドP1とを接続し、ワイヤ11Bは、半導体チップ3Bの表面のパッド(ボンディングパッド)PBと実装基板1の表面のパッドP1とを接続する。実装基板1の表面には、複数のパッドP1が形成され、ワイヤ11Aと11Bは異なるパッドP1に接続される(図48等参照)。なお、一部同じ位置のパッドP1に接続される場合もある。また、ワイヤ11Aのループ高さ(半導体チップ3Aの表面からワイヤ11Aの最高位置までの距離)は、100〜300μm程度であり、ワイヤ11Bのループ高さ(半導体チップ3Bの表面からワイヤ11Bの最高位置までの距離)は、300〜1000μm程度である。
【0029】
ここで、実装基板1と半導体チップ3Aとは、接着材7を介して固定されている。この接着材7は、例えば主として熱硬化性を有する樹脂である。一方、スペーサチップ5と半導体チップ3Bとは、接着材9Bを介して固定されている。この接着材9Bは、例えば熱可塑性を有する樹脂である。また、半導体チップ3Aとスペーサチップ5とは、接着材9Aを介して固定されている。この接着材9Aは、例えば熱可塑性を有する樹脂である。
【0030】
このように、本実施の形態によれば、実装基板1上に搭載される半導体チップ3Aの接着材と、この半導体チップ3Aの上方に位置する半導体チップ3Bの接着材とを異なるものとしたのでこれらの接着性を良くすることができる。
【0031】
具体的には、接着材7として、例えば主として熱硬化性を有する樹脂を用い、接着材9A、9Bとして、例えば熱可塑性を有する樹脂を用いる。また、接着材7の厚さは5〜50μm程度であり、接着材9A、9Bの厚さは5〜50μm程度である。
【0032】
なお、これらの接着材7、9A、9Bの特性や具体的な組成例については、製造工程の説明部においてさらに詳細に説明する。
【0033】
これら半導体チップ3A、3Bおよびワイヤ11A、11Bの周囲は、モールド樹脂(レジン)13によって覆われている。また、実装基板1の裏面には、半田等よりなるバンプ電極15が例えばエリア配置されている。このバンプ電極15は、図示しない実装基板1中の複数の配線層やビア(接続部)を介してパッドP1と電気的に接続されている。
【0034】
次いで、本実施の形態の半導体装置の製造方法(組立工程)を図1〜図13を参照しながら説明する。
【0035】
図1に示すように、常温(室温)で、実装基板1上の半導体チップ搭載領域に接着材7を塗布する。この接着材7は、ペースト状の樹脂であり、主として熱硬化性を有する樹脂よりなる。具体的には、エポキシ系の樹脂がある。この樹脂の特徴は、溶剤と混合することによりペースト状となり、加熱の際、溶剤が揮発するとともに樹脂の反応により硬化が起こる。この硬化によって実装基板1上に半導体チップが固定される。また、熱硬化性樹脂は、一度硬化した後は熱を加えても溶融しない。
【0036】
このように、本実施の形態によれば、実装基板1上に主として熱硬化性を有する樹脂を用いたので、コストの低減を図ることができる。即ち、後述する熱可塑性を有するフィルム状の樹脂と比較し、主として熱硬化性を有する樹脂は汎用的で安価なものが多い。また、ペースト状の樹脂を用いることで、配線の厚さや、前記配線を覆う絶縁膜の厚さの影響で比較的凹凸が多い実装基板1の表面を埋めるように樹脂を供給でき、実装基板1とその上部の半導体チップ3Aの接着性を向上させることができる。
【0037】
次いで、図2に示すように、常温で接着材7上に半導体チップ3Aを搭載し、さらに、図3に示すように、実装基板1を熱処理することにより接着材7を硬化させる。熱処理は、実装基板1を例えば100〜200℃の雰囲気中に晒すことにより行う。その結果、実装基板1上に半導体チップ3Aが固定される。実装基板1上の半導体チップ搭載領域の外周には、パッドP1が露出している。また、半導体チップ3Aの表面からはパッドPAが露出している。
【0038】
ここで、実装基板1を放置し、常温まで自然冷却する。この際、実装基板1および半導体チップ3Aがそれぞれ収縮するが、個々にα値が異なるため、その収縮度合いが異なる。このα値とは、熱膨張係数であり、シリコン(Si)では、3.5×10-6/℃、ガラス・エポキシ基板では、12×10-6/℃〜16×10-6/℃程度である。その結果、図4に示すように、実装基板1等が凸型に反った形状となる。
【0039】
次いで、実装基板1上のパッドP1と半導体チップ3AのパッドPAとをワイヤ11Aで接続(第1ワイヤボンディング)する。この際、図5に示すように、実装基板1を加熱ステージ17上に搭載し、約150〜200℃程度で加熱しながらワイヤボンディングを行う。従って、ワイヤボンディングの最中は、加熱により実装基板1や半導体チップ3Aがそれぞれ平坦となる。このワイヤボンディングは、例えば超音波振動と熱圧着とを併用したワイヤボンダを使用して行う。
【0040】
次いで、実装基板1を放置し、常温まで自然冷却すると、図6に示すように、再び、実装基板1等が凸型に反った形状となる。
【0041】
次いで、図7に示すように、半導体チップ3A上に接着材9Aを貼り付け、その上部にスペーサチップ5を熱圧着する。即ち、実装基板1を加熱ステージ上に搭載し、約100〜250℃程度で加熱しつつ、スペーサチップ5を接着材9A(半導体チップ3A)上に押圧する。
【0042】
この場合、熱で実装基板1や半導体チップ3Aがそれぞれほぼ平坦となる。言い換えれば、熱を加える前(例えば図6に示す状態)より実装基板1や半導体チップ3Aの平坦性が向上する。その結果、半導体チップ3Aとスペーサチップ5の接着性が向上する。また、一定の接着力、接着面積、樹脂厚さを確保することができる。
【0043】
なお、スペーサチップ5の裏面(下面)に接着材9Aを貼り付け。半導体チップ3A上に熱圧着してもよい。
【0044】
ここで、接着材9Aは、熱可塑性を有する樹脂である。即ち、加熱中は硬化せず、接着材自身が溶融し、粘着性を有する。その後、自然冷却すると樹脂が硬化し、半導体チップ3A上にスペーサチップ5が固定される。但し、接着材9Aは、熱可塑性樹脂のみで構成されるとは限らない。例えば、熱可塑性樹脂よりなるメインフィルム部の表面に熱硬化性樹脂を塗布したフイルムを用い、半導体チップ3A上にフィルムを貼り付ける際には、上記熱硬化性樹脂の性質を利用して接着し、半導体チップ3A上にスペーサチップ5を固定する際には、熱可塑性樹脂の性質を利用して接着することもできる。また、熱可塑性樹脂と熱硬化性樹脂の混合樹脂を用いても同様の処理を行うことができる。
【0045】
従って、ここで言う「熱可塑性を有する樹脂」とは、熱を加えた時にある程度の接着性を有しつつ、その後硬化する樹脂を言う。従って、反応性の小さい熱硬化性樹脂や完全にキュア(重合)させていない熱硬化性樹脂であっても、ダイボンディングの加熱の期間に接着性を確保しつつ、その後硬化により所望の位置に上層の半導体チップを固定できるものであればよい。
【0046】
また、接着材9Aには、溶媒(溶剤)の含有量が少なく、フィルム状(ペースト状でない)に加工できるという特性を有する。これに対し、接着材7は、樹脂に溶媒を加えることによりペースト状とすることができ、熱硬化の際に溶剤が揮発する。
【0047】
接着材9Aの具体的組成は、例えばエポキシ樹脂と熱可塑性樹脂の混合物やポリイミド樹脂とエポキシ樹脂との混合物等がある。また、接着材9A中には、無機物質フィラー等を含有させてもよい。
【0048】
このように本実施の形態によれば、スペーサチップ5を熱圧着する、即ち、加熱しながら接着したので、スペーサチップ5の接着性を向上させることができる。
【0049】
例えば、図14に示すように、実装基板1等が凸型に反った状態で、半導体チップ3A上のスペーサチップ搭載領域に、ペースト状の樹脂であり、主として熱硬化性を有する樹脂よりなる接着材7Bを塗布しても、半導体チップ3Aの表面が反っているため、接着材7Bを安定的に供給できない。さらに、図15に示すように、その接着材7B上にスペーサチップ5を搭載しても、実装基板1や半導体チップ3Aに対して平行に搭載することができない。従って、熱処理することにより接着材7Bを硬化させても、スペーサチップ5の接着性が悪く、所望の接着力、接着面積、樹脂厚さを確保することが困難となる。また、半導体チップの剥がれや半導体チップ中のクラックの発生の原因となる。また、スペーサチップ5が傾いた状態で搭載され、その上部に他の半導体チップを積層すると、この半導体チップも傾いた状態で搭載され、その後のワイヤボンディングを制御性良く行うことができない。
【0050】
このように、一度熱負荷が加わった実装基板の上方にさらにチップ(半導体チップやスペーサチップ)を積層しようとする場合、接着材7Bを用いたのでは接着性良く積層することができない。
【0051】
これに対し、本実施の形態では、前述したように、スペーサチップ5を熱圧着したので、その接着性を向上させることができる。
【0052】
なお、図14および図15は、本実施の形態の効果を示すための半導体装置の製造方法を示す要部断面図である。
【0053】
このように、半導体チップ3A上に接着材9Aを貼り付け、その上部にスペーサチップ5を熱圧着した後、常温まで自然冷却すると、再び、実装基板1等が凸型に反った形状となる(図示せず)。
【0054】
次いで、図8に示すように、スペーサチップ5上に接着材9Bを貼り付け、その上部に半導体チップ3Bを熱圧着する。即ち、実装基板1を加熱ステージ17上に搭載し、約100〜250℃程度で加熱しつつ、半導体チップ3Bを接着材9B(スペーサチップ5)上に押圧する。この接着材9Bも接着材9Aと同様に、熱可塑性を有する樹脂である。また、フィルム状の樹脂である。なお、この場合も、半導体チップ3Bの裏面に接着材9Bを貼り付け、スペーサチップ5上に熱圧着してもよい。
【0055】
このように半導体チップ3Bの接着(固定)の際も、加熱しながら接着したので、スペーサチップ5の接着の場合と同様にその接着性を向上させることができる。
【0056】
次いで、常温まで自然冷却すると、図9に示すように、実装基板1等が凸型に反った形状となる。なお、半導体チップ3Bの外周部からはパッドPBが露出している。
【0057】
次いで、図10に示すように、実装基板1上のパッドP1と半導体チップ3BのパッドPBとをワイヤ11Bで接続(第2ワイヤボンディング)する。この際、図示するように、実装基板1を加熱ステージ17上に搭載し、約150〜200℃程度で加熱しながらワイヤボンディングを行う。従って、ワイヤボンディングの最中は、加熱により実装基板1や半導体チップ3A、3B等がそれぞれ平坦となる。このワイヤボンディングは、例えば超音波振動と熱圧着とを併用したワイヤボンダを使用して行う。
【0058】
次いで、図11に示すように、実装基板1や半導体チップ3A、3B等を図示しない金型で挟持し、実装基板1側を150〜200℃の加熱ステージ17上に搭載し、金型のキャビティ内に溶融樹脂(モールド樹脂)を注入し、半導体チップ3A、3Bやワイヤ11A、11B等の周囲をモールド樹脂13によって封止する。なお、この後、常温まで自然冷却しても、実装基板1等が凸型に反らないよう、モールド樹脂13と実装基板1のα差を調整し、半導体装置の反りが少なくなるよう工夫されている。
【0059】
次いで、図12に示すように、実装基板1側を上面とし、半田等よりなるバンプ電極15を形成する。このバンプ電極15は、例えば低融点のPb−Sn共晶合金からなる半田ボールを実装基板1の上面(半導体チップ搭載側の逆側)に供給した後、この半田ボールをリフローさせることによって形成する。例えば、実装基板1等を、240〜260℃の雰囲気に晒すことによりリフローを行う。
【0060】
その後、バンプ電極15の形成面を下側とし(図13)、本実施の形態の半導体装置が略完成する。
【0061】
このように、本実施の形態によれば、実装基板の直上にはペースト状の熱硬化性を有する樹脂を用いてその上部の半導体チップの接着(固定)を行い、上記樹脂の硬化のための熱処理の後に積層されるチップ(半導体チップやスペーサチップ)の接着の際には、フィルム状の熱可塑性を有する樹脂を用いることとしたので、個々のチップの接着性を向上させることができる。また、半導体装置の信頼性を向上することができる。また、半導体装置の歩留まりを向上することができる。
【0062】
また、ペースト状の熱硬化性を有する樹脂の硬化のための熱処理を行うタイミングは、第1ワイヤボンディングの前である。これは、ワイヤボンディングの前には、ワイヤボンディングの対象となる半導体チップが固定されていなければならないからである。
【0063】
特に、本実施の形態のように、2個のほぼ同じ形状の半導体チップ3A、3Bを積層する場合には、それぞれのパッドPA、PBが平面的に重なってしまうため、これらを1回のワイヤボンディングで接続することはできない。従って、途中で樹脂の硬化のための熱処理を行わなければならず、本実施の形態を適用して効果的である。なお、半導体チップ3A、3Bは、必ずしも同じ大きさである必要はなく、積層する複数の半導体チップのいずれか2つの半導体チップのパッドがその上部の半導体チップと平面的に重なってしまう半導体装置に適用して効果的である。このように、パッドが平面的に重なるような積層構造とすることにより半導体装置の小型化もしくは高密度実装化を図ることができる。
【0064】
また、本実施の形態においては、2つの半導体チップ3A、3Bを積層したが、さらに、スペーサチップを介して半導体チップを積層してもよく、その場合のスペーサチップや半導体チップの接着にはフィルム状の熱可塑性を有する樹脂を用いる。
【0065】
(実施の形態2)
図16〜図27は、本実施の形態の半導体装置の製造工程を示す要部断面図である。以下、これらの図を参照しながら本実施の形態を説明する。なお、実施の形態1と同一の部材には同一もしくは関連する符号を付し、その繰り返しの説明は省略する。また、実施の形態1と同様の工程(処理)についても繰り返しの説明を省略する。
【0066】
まず、本実施の形態の半導体装置の構成について説明する。なお、後述する本実施の形態の半導体装置の製造工程の説明において構造がより明確となるため、ここでは主要な構成についてのみ説明する。
【0067】
最終工程図である図27に示すように、本実施の形態の半導体装置は、実装基板1の主面上に、2個の半導体チップ3A、3Bが搭載されている。また、これらの間には、スペーサチップ5が配置されている。
【0068】
ここで、実施の形態1と異なる構成は、半導体チップ3Aとスペーサチップ5とが、接着材7Bを介して固定されていることである。この接着材7Bおよび7Aは、例えば主として熱硬化性を有する樹脂である。また、この接着材7Aおよび7Bの厚さは、5〜50μm程度である。なお、スペーサチップ5と半導体チップ3Bとは、接着材9を介して固定されている。この接着材9は、例えば熱可塑性を有する樹脂である。
【0069】
このように、本実施の形態によれば、実装基板1上に搭載される半導体チップ3Aの接着材と、この半導体チップ3Aの上方に位置する半導体チップ3Bの接着材とを異なるものとしたのでこれらの接着性を良くすることができる。
【0070】
次いで、本実施の形態の半導体装置の製造方法(組立工程)を図16〜図27を参照しながら説明する。
【0071】
図16に示すように、実装基板1上の半導体チップ搭載領域に接着材7Aを塗布する。この接着材7Aは、ペースト状の樹脂であり、主として熱硬化性を有する樹脂よりなる。次いで、接着材7A上に半導体チップ3Aを搭載し、さらに、図17に示すように、半導体チップ3Aのスペーサチップ搭載領域に接着材7Bを塗布する。この接着材7A、7Bの特性や具体的な組成例は、実施の形態1の接着材7と同様である。
【0072】
次いで、図18に示すように、実装基板1に例えば100〜200℃の熱処理を施すことにより接着材7A、7Bを硬化させる。その結果、実装基板1上に半導体チップ3Aが固定され、半導体チップ3A上にスペーサチップ5が固定される。実装基板1上の半導体チップ搭載領域の外周には、パッドP1が露出し、また、半導体チップ3Aのスペーサチップ搭載領域の外周には、パッドPAが露出している。
【0073】
ここで、実装基板1を放置し、常温まで自然冷却する。この際、実装基板1、半導体チップ3Aやスペーサチップ5がそれぞれ収縮するが、個々にα値が異なるため、その収縮度合いが異なる。その結果、図19に示すように、実装基板1等が凸型に反った形状となる。
【0074】
次いで、図20に示すように、実装基板1上のパッドP1と半導体チップ3AのパッドPAとをワイヤ11Aで接続(第1ワイヤボンディング)する。この第1ワイヤボンディングは、実施の形態1の第1ワイヤボンディングと同様に行う。
【0075】
次いで、実装基板1を放置し、常温まで自然冷却すると、図21に示すように、再び、実装基板1等が凸型に反った形状となる。
【0076】
次いで、図22に示すように、スペーサチップ5上に接着材9を貼り付け、その上部に半導体チップ3Bを実施の形態1と同様に熱圧着する。即ち、実装基板1を加熱ステージ上に搭載し、約100〜250℃程度で加熱しつつ、半導体チップ3Bを接着材9(スペーサチップ5)上に押圧する。
【0077】
ここで、接着材9は、熱可塑性を有する樹脂である。また、フィルム状の樹脂である。この接着材9の特性や具体的な組成例は、実施の形態1の接着材9A、9Bと同様である。
【0078】
次いで、常温まで自然冷却すると、図23に示すように、実装基板1等が凸型に反った形状となる。なお、半導体チップ3Bの外周部からはパッドPBが露出している。
【0079】
次いで、図24に示すように、実装基板1上のパッドP1と半導体チップ3BのパッドPBとをワイヤ11Bで接続(第2ワイヤボンディング)する。この第2ワイヤボンディングは、実施の形態1の第2ワイヤボンディングと同様に行う。
【0080】
次いで、図25に示すように、実施の形態1と同様に、半導体チップ3A、3Bやワイヤ11A、11B等の周囲をモールド樹脂13によって封止した後、図26に示すように、実施の形態1と同様にバンプ電極15を形成する。その後、バンプ電極15の形成面を下側とし(図27)、本実施の形態の半導体装置が略完成する。
【0081】
このように、本実施の形態によれば、実施の形態1と同様に、実装基板の直上にはペースト状の熱硬化性を有する樹脂を用いてその上部の半導体チップの接着(固定)を行い、上記樹脂の硬化のための熱処理の後に積層される半導体チップの接着の際には、フィルム状の熱可塑性を有する樹脂を用いることとしたので、個々のチップの接着性を向上させることができる。また、半導体装置の信頼性や歩留まりを向上することができる。
【0082】
即ち、本実施の形態においては、スペーサチップを固定した後に第1ワイヤボンディングを行ったので、スペーサチップの固定にもペースト状の熱硬化性を有する樹脂を用いることができる。従って、接着材のコストを低減できる。また、スペーサチップとその下層の半導体チップの固定のための熱処理を同時に行うことができ、工程の簡略化を図ることができる。
【0083】
但し、スペーサチップの端部と、その下層の半導体チップのパッドとの距離が小さい場合には、スペーサチップを固定した後においてはワイヤボンディングをし難いので、このような場合には、実施の形態1のように、第1ワイヤボンディングを行った後、スペーサチップを固定する方が望ましい。
【0084】
(実施の形態3)
実施の形態1および2においては、スペーサチップを用いたが、本実施の形態においては積層する半導体チップの形状を工夫することでスペーサチップを省略する。
【0085】
図28〜図32は、本実施の形態の半導体装置の製造工程を示す要部断面図である。以下、これらの図を参照しながら本実施の形態を説明する。なお、実施の形態1と同一の部材には同一もしくは関連する符号を付し、その繰り返しの説明は省略する。また、実施の形態1と同様の工程(処理)についても繰り返しの説明を省略する。
【0086】
まず、本実施の形態の半導体装置の構成について説明する。なお、後述する本実施の形態の半導体装置の製造工程の説明において構造がより明確となるため、ここでは主要な構成についてのみ説明する。
【0087】
最終工程図である図32に示すように、本実施の形態の半導体装置は、実装基板1の主面上に、2個の半導体チップ3A、23Bが搭載されている。このうち、半導体チップ23Bは、逆凸形状となっている。言い換えれば、半導体チップ23Bの下面(裏面、接着面、素子形成面と逆側の面)の中央部に凸部を有する。また、半導体チップ23Bの下面の外周部に切り欠き部を有する。この切り欠き部によって、半導体チップ3Aの外周部上に空間が確保され、ワイヤ11Aと半導体チップ23Bのショート(短絡)を防止している。この半導体チップ23Bの切り欠き部の横方向の長さD2は200〜500μm程度で、縦方向の長さD3は100〜300μm程度である。
【0088】
ここで、実装基板1と半導体チップ3Aとは、接着材7を介して固定されており、半導体チップ3Aと半導体チップ23Bとは、接着材9を介して固定されている。接着材7は、例えば主として熱硬化性を有する樹脂である。また、接着材9は、例えば熱可塑性を有する樹脂である。
【0089】
このように、本実施の形態によれば、実装基板1上に搭載される半導体チップ3Aの接着材と、この半導体チップ3A上の半導体チップ23Bの接着材とを異なるものとしたのでこれらの接着性を良くすることができる。
【0090】
また、逆凸形状の半導体チップ23Bを用いることにより、追って詳細に説明するように半導体装置の薄型化が図れ、また、製造工程の簡略化を図ることができる。また、スペーサチップを省略することができ、コストの低減を図ることができる。
【0091】
次いで、本実施の形態の半導体装置の製造方法(組立工程)を図28〜図32を参照しながら説明する。
【0092】
まず、実施の形態1において図1〜図4を参照しながら説明したように、実装基板1上の半導体チップ搭載領域に接着材7を介して半導体チップ3Aを固定する。即ち、実装基板1上に接着材7を塗布し、半導体チップ3Aを搭載した後、熱処理を施し、接着材7を硬化させる。この接着材7は、ペースト状の樹脂であり、主として熱硬化性を有する樹脂よりなる。また、接着材7の特性や具体的な組成例は、実施の形態1で説明した通りである。
【0093】
さらに、実施の形態1と同様に、実装基板1上のパッドP1と半導体チップ3AのパッドPAとをワイヤ11Aで接続(第1ワイヤボンディング)する(図5参照)。次いで、実装基板1を放置し、常温まで自然冷却すると、実施の形態1で説明したように、実装基板1等が凸型に反った形状となる(図6参照)。
【0094】
次いで、図28に示すように、半導体チップ3A上に接着材9を貼り付け、その上部に半導体チップ23Bを熱圧着する。この半導体チップ23Bは、前述した通り逆凸形状である。半導体チップ23Bの下面の凸部が半導体チップ3A上に接着される。なお、逆凸形状の半導体チップの形成方法については後述する。
【0095】
即ち、実施の形態1の半導体チップ3Bと同様に、実装基板1を加熱ステージ上に搭載し、約100〜250℃程度で加熱しつつ、半導体チップ23Bを接着材9(半導体チップ3A)上に押圧する。
【0096】
ここで、接着材9は、熱可塑性を有する樹脂である。また、フィルム状の樹脂である。この接着材9の特性や具体的な組成例は、実施の形態1の接着材9A、9Bと同様である。
【0097】
次いで、常温まで自然冷却すると、実装基板1等が凸型に反った形状となる。なお、半導体チップ23Bの外周部からはパッドPBが露出している。
【0098】
次いで、図29に示すように、実装基板1上のパッドP1と半導体チップ23BのパッドPBとをワイヤ11Bで接続(第2ワイヤボンディング)する。この第2ワイヤボンディングは、実施の形態1の第2ワイヤボンディングと同様に行う。
【0099】
次いで、図30に示すように、実施の形態1と同様に、半導体チップ3A、23Bやワイヤ11A、11B等の周囲をモールド樹脂13によって封止した後、図31に示すように、実施の形態1と同様にバンプ電極15を形成する。その後、バンプ電極15の形成面を下側とし(図32)、本実施の形態の半導体装置が略完成する。
【0100】
このように、本実施の形態によれば、実施の形態1と同様に、実装基板の直上にはペースト状の熱硬化性を有する樹脂を用いてその上部の半導体チップの接着(固定)を行い、上記樹脂の硬化のための熱処理の後に積層される半導体チップの接着の際には、フィルム状の熱可塑性を有する樹脂を用いることとしたので、個々のチップの接着性を向上させることができる。また、半導体装置の信頼性や歩留まりを向上することができる。
【0101】
また、本実施の形態によれば、逆凸形状の半導体チップを用いたので、実施の形態1もしくは2で説明したスペーサチップを省略することができる。従って、スペーサチップの接着工程を省略でき、製造工程の簡略化を図ることができる。
【0102】
また、スペーサチップの厚さに関わらず凸部の高さ(図32のD3)を調整することが可能であり、半導体装置の薄型化(小型化)を図ることができる。即ち、ワイヤ11Aのループ高さを考慮した必要最小限の凸部の高さとすることで、半導体装置の薄型化(小型化)を図ることができる。
【0103】
次いで、逆凸形状の半導体チップを形成する方法について図33〜図39を参照しながら説明する。
【0104】
まず、図33に示すように、半導体ウエハWを準備する。この半導体ウエハWは例えば略円形であり、矩形状のチップ領域CAが多数配置されている。各チップ領域はスクライブ領域SAによって区画され、通常、このスクライブ領域SAに沿ってダイシングすることにより複数の半導体チップ(ペレット)が形成される。なお、図33等においては約2個分の半導体チップに対応する領域しか表示していない。半導体ウエハWの主表面には図示しない半導体素子が形成され、その表面からはパッドPBが露出している。
【0105】
図34に示すように、パッドPB形成面にバックグラインド(BG)テープ31およびダイシングテープ33を順次貼り付け、テープ接着面を下側とし、裏面研磨(バックグラインド、BG)する。次いで、図35に示すように、スクライブ領域SAを含む幅W1の領域を幅広のダイシングソー35で半導体ウエハの途中まで(例えば100〜300μm程度)ダイシングする(第1ダイシング)。
【0106】
次いで、図36に示すように、幅W1の領域のほぼ中心部に位置するスクライブ領域SA(幅W2)を幅狭のダイシングソー37で半導体ウエハの表面までダイシングする(第2ダイシング)。幅W2は幅W1より小さい。
【0107】
次いで、図37に示すように、チップ領域CAをテープ接着面側から針等で押し上げるとともに、その上面を吸引コレット等を用いてピックアップ(pick up)する。その結果、図38に示すように、その裏面(図38においては上面)の中央部に凸部を有し、その外周部に切り欠きを有する半導体チップ23Bが形成される。なお、半導体装置内に積層される場合には図39に示すようにその凸部側が下側となるよう接着される。
【0108】
次いで、逆凸形状の半導体チップを形成する他の方法について図40〜図42を参照しながら説明する。
【0109】
図35に示す第1ダイシングが終わった後の半導体ウエハWのパッドPB形成面(表面)のバックグラインド(BG)テープ31およびダイシングテープ33を剥離し、図40に示すように半導体ウエハWの裏面にダイシングテープ33bを貼り付ける。
【0110】
次いで、図41に示すように、幅W1の領域のほぼ中心部に位置するスクライブ領域SA(幅W2)を幅狭のダイシングソー37でパッドPB形成面(表面)からダイシングする(第2ダイシング)。幅W2は幅W1より小さい。
【0111】
次いで、チップ領域CAをダイシングテープ33bの接着面側から針等で押し上げるとともに、その上面を吸引コレット等を用いてピックアップ(pick up)する。このような方法でも、図38を参照しながら説明した、裏面(図38においては上面)の中央部に凸部を有し、その外周部に切り欠きを有する半導体チップ23Bが形成される(図42)。
【0112】
なお、本実施の形態においては、切り欠き部がほぼ矩形状の半導体チップを例に説明したが、図43に示すように、切り欠き部をテーパー形状としてもよいし、また、図45に示すように、切り欠き部をアール形状としてもよい。このような形状の半導体チップは、例えば、幅広のダイシングソーの先端の形状を切り欠き部の形状に対応させることで形成することができる。なお、これらの形状の半導体チップの形成工程も、第2ダイシングをパッドPB形成面(表面)から行ってもよいし、また、裏面から行ってもよい(図41および図36参照)。なお、図43および図45は、他の逆凸形状の半導体チップを形成する方法を説明するため要部断面図である。
【0113】
また、図44は、切り欠き部をテーパー形状とした半導体チップを本実施の形態で説明した半導体チップ23Bとして用いた場合の要部断面図であり、図46は、切り欠き部をアール形状とした半導体チップを本実施の形態で説明した半導体チップ23Bとして用いた場合の要部断面図である。搭載する半導体チップの形状を除いては、その構成および製造工程は同様であるためその詳細な説明を省略する。なお、これらの図においては、モールド樹脂13およびバンプ電極15の表示を省略してある。
【0114】
(実施の形態4)
実施の形態1等においては、2個のほぼ同じ形状の半導体チップ3A、3Bを積層したが、以下に示すように、チップの形状に関わらず、下層の半導体チップのパッドの一部と重なるよう上層の半導体チップが配置される場合にも有効である。
【0115】
図47および図48は、本実施の形態の半導体装置を示す要部平面図で、図49は、本実施の形態の半導体装置を示す要部断面図ある。図49は、例えば図48のA−A断面部に対応する。
【0116】
図47に示す半導体チップ3A、23Bを、図48および図49に示すように積層する。半導体チップ3Aは23Bより僅かに大きく、また、半導体チップ23Bは実施の形態3で詳細に説明した逆凸形状である。このような構造の半導体装置においても半導体チップ3AのパッドPAと半導体チップ23Bとが重なっているため、上層の半導体チップ23Bの積層前に、ワイヤ11Aのボンディングを行う必要がある。即ち、積層前に、下層の半導体チップ3Aを樹脂によって固定するための熱処理を行う必要がある。
【0117】
従って、実施の形態3等で説明したように、実装基板1の直上にはペースト状の熱硬化性を有する樹脂(接着材7)を用いてその上部の半導体チップ3Aの接着(固定)を行い、上記樹脂の硬化のための熱処理の後に積層される半導体チップ23Bの接着の際には、フィルム状の熱可塑性を有する樹脂(接着材9)を用いることにより、個々のチップの接着性を向上させることができる。また、半導体装置の信頼性や歩留まりを向上することができる。
【0118】
なお、図49等に示す半導体装置の構成および製造方法は、実施の形態3の場合と同様であるため対応部位には同じ符号を付しその詳細な説明を省略する。また、本図においてはモールド樹脂13およびバンプ電極15の表示を省略してある。
【0119】
図50および図51は、本実施の形態の他の半導体装置を示す要部平面図で、図52は、本実施の形態の他の半導体装置を示す要部断面図ある。図52は、例えば図51のB−B断面部に対応する。
【0120】
図50に示す半導体チップ3A、23Bを、図51および図52に示すように積層する。半導体チップ3Aおよび23Bはそれぞれの長手方向が交差する方向に配置され、半導体チップ3AのパッドPAの一部と半導体チップ23Bとが重なるよう配置されている。また、半導体チップ23Bは実施の形態3で詳細に説明した逆凸形状である。
【0121】
このような構造の半導体装置においても上層の半導体チップ23Bの積層前に、ワイヤ11Aのボンディングを行う必要がある。即ち、積層前に、下層の半導体チップ3Aを樹脂によって固定するための熱処理を行う必要がある。
【0122】
従って、実施の形態3等で説明したように、実装基板1の直上にはペースト状の熱硬化性を有する樹脂(接着材7)を用いてその上部の半導体チップ3Aの接着(固定)を行い、上記樹脂の硬化のための熱処理の後に積層される半導体チップ23Bの接着の際には、フィルム状の熱可塑性を有する樹脂(接着材9)を用いる。なお、図52等に示す半導体装置の構成および製造方法は、実施の形態3の場合と同様であるため対応部位には同じ符号を付しその詳細な説明を省略する。また、本図においてはモールド樹脂13およびバンプ電極15の表示を省略してある。
【0123】
但し、半導体チップ23Bの裏面の接着面積が小さい場合には、下層の半導体チップ3Aの反りの影響が小さくなるため、例えば接着面積の長手方向の長さが5mm以下の場合には、半導体チップ23Bの接着にペースト状の熱硬化性を有する樹脂(接着材7)を用いてもよい。逆に、接着面積の長手方向の長さが5mmを超える場合には、半導体チップ23Bの接着にはフィルム状の熱可塑性を有する樹脂(接着材9)を用いることが望ましい。
【0124】
なお、本実施の形態においては、上層の半導体チップを逆凸形状としたが、実施の形態1や2に示すスペーサチップを用いてもよい。
【0125】
(実施の形態5)
実施の形態3においては、2個の半導体チップ3A、23Bを積層したが、さらに、多くの半導体チップを積層してもよい。
【0126】
図53は、本実施の形態の半導体装置を示す要部断面図である。なお、本図においてはモールド樹脂13およびバンプ電極15の表示を省略してある。図示するように、半導体チップ23Bの上層には、半導体チップ23Cが、さらにその上層には半導体チップ23Dが積層されている。また、各半導体チップ表面のパッド(PA、PB、PC、PD)は、実装基板1の表面のパッドP1とそれぞれワイヤ(11A、11B、11C、11D)を介して接続されている。また、各半導体チップのパッド(PA、PB、PC、PD)は、それぞれ上層の半導体チップと平面的に重なって配置されているため、順次ワイヤボンディングを行う必要がある。従って、半導体チップ3Aは、ペースト状の熱硬化性を有する樹脂(接着材7)を用いて接着され、他の半導体チップ(23B、23C、23D)は、フィルム状の熱可塑性を有する樹脂(接着材9A、9B、9C)を用いて接着される。
【0127】
なお、本実施の形態の半導体装置の半導体チップ23Bより下層の構成および製造方法は、実施の形態3と同様であるため対応部位には同じ符号を付しその詳細な説明を省略する。
【0128】
また、半導体チップ23B、23C、23Dは、実施の形態3の半導体チップ23Bと同様に下層の半導体チップ上にフィルム状の熱可塑性を有する樹脂を用いて固定されるため、その詳細な説明を省略する。
【0129】
なお、本実施の形態においては、上層の半導体チップを逆凸形状としたが、実施の形態1や2に示すスペーサチップを用いてもよい。
【0130】
(実施の形態6)
実施の形態5においては、半導体チップ23B、23C、23Dを逆凸形状としたが、最下層の半導体チップ3Aも逆凸形状としてもよい。
【0131】
図54は、本実施の形態の半導体装置を示す要部断面図である。その構成および製造方法は、最下層の半導体チップ23Aの形状が逆凸形状であることを除いては実施の形態5の場合と同じであるためその詳細な説明を省略する。なお、本図においてはモールド樹脂13およびバンプ電極15の表示を省略してある。
【0132】
特に、本実施の形態においては、実装基板1の直上の半導体チップ23Aを逆凸形状としたので、以下に説明する効果を奏する。なお、この効果は単層の半導体チップを搭載した場合も同様であるため図55および図56を参照しながら説明する。図55は、本実施の形態の他の半導体装置を示す要部断面図であり、図56は、本実施の形態の効果を説明するための半導体装置を示す要部断面図である。
【0133】
図55に示すように、半導体チップ23Aを逆凸形状とした場合、実装基板1と半導体チップ23Aの裏面の対向面積が小さくなる。例えば、図56に示すように、PS1の大きさの半導体チップ33Aを搭載した場合、実装基板1と半導体チップ33Aの裏面の対向面積が大きくなり、応力により実装基板1中にクラックが生じやすくなる。特に、半導体チップ33Aの端部近傍では応力が集中しやすく、クラック39が生じやすい。また、クラックが発生しなくても、実装基板1中の複数の配線層が応力により断線しやすくなる。
【0134】
これに対して、半導体チップ23Aを逆凸形状とすると対向面積が小さくなり、応力を緩和できる。言い換えれば、見かけ上PS2(<PS1)の大きさの半導体チップが搭載されている場合と同様の応力となる。従って、実装基板1中のクラックの発生を防止できる。また、応力の緩和により半導体チップ23Aの平坦性が向上し、その後の製造工程が容易となる。特に、半導体チップを積層する場合には、上層の半導体チップの接着性を向上することができる。また、半導体装置の完成後における温度サイクル試験(Tサイクル試験)時に熱負荷が加わっても応力を緩和することができる。従って、Tサイクル特性を向上させることができる。
【0135】
また、切り欠き部にペースト状の熱硬化性を有する樹脂(接着材7)が充填されるため、半導体チップ23Aの端部からの樹脂のはみ出し量を低減でき、パッドP1上まで樹脂が流れ込むことを防止できる。
【0136】
(実施の形態7)
実施の形態6の図54においては、常に上層の半導体チップが下層の半導体チップのパッドと平面的に重なっているが、本実施の形態で示すように、下層の半導体チップより小さい半導体チップを積層してもよい。
【0137】
図57は、本実施の形態の半導体装置を示す要部断面図である。その構成および製造方法は、半導体チップ33B、33Cの形状を除いては実施の形態6の場合と同様であるためその詳細な説明を省略する。なお、本図においてはモールド樹脂13およびバンプ電極15の表示を省略してある。
【0138】
この場合、半導体チップ23Aの上部には、半導体チップ33Bが固定されているが、半導体チップ33Bは23Aより一回り小さく、半導体チップ33B搭載後もパッドPAは露出している。
【0139】
同様に半導体チップ33Bの上部にも一回り小さい半導体チップ33Cが固定され、半導体チップ33C搭載後もパッドPBは露出している。
【0140】
従って、この場合、半導体チップ23A、33Bおよび33Cを順次ペースト状の熱硬化性を有する樹脂(接着材7A、7B、7C)を介して接着し、熱処理により3つの半導体チップを同時に固定した後、ワイヤ11A、11B、11Cのボンディングを行うことができる。このようにチップの接着工程をはさまずに、連続してボンディングを行った場合には、ボンディング回数は1回と考える。
【0141】
従って、少なくとも半導体チップ23Dの固定をフィルム状の熱可塑性を有する樹脂(接着材9)を用いて接着すればよい。
【0142】
もちろん、半導体チップ33Bおよび33Cの固定にフィルム状の熱可塑性を有する樹脂(接着材9)を用いてもよい。
【0143】
また、図57においては、実施の形態6で説明したように半導体チップ23Aが逆凸形状となっている。
【0144】
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0145】
特に、矛盾しない限り各実施の形態の構成を適宜組み合わせることが可能である。また、前記実施の形態によれば、実装基板上に半導体チップを積層する場合について説明したが、この他、リードフレーム上に半導体チップを搭載する場合など、半導体チップとα値の異なる部材上に半導体チップを積層する場合に広く適用可能である。また、前記実施の形態においては、実装基板等が凸型に反る場合について説明したが、これに限られるものではない。
【0146】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【0147】
複数のチップを有する半導体装置の信頼性を向上することができる。また、歩留まりを向上することができる。
【0148】
また、複数の半導体チップを有する半導体装置の小型化もしくは高密度実装化を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1である半導体装置の製造工程を示す要部断面図である。
【図2】本発明の実施の形態1である半導体装置の製造工程を示す要部断面図である。
【図3】本発明の実施の形態1である半導体装置の製造工程を示す要部断面図である。
【図4】本発明の実施の形態1である半導体装置の製造工程を示す要部断面図である。
【図5】本発明の実施の形態1である半導体装置の製造工程を示す要部断面図である。
【図6】本発明の実施の形態1である半導体装置の製造工程を示す要部断面図である。
【図7】本発明の実施の形態1である半導体装置の製造工程を示す要部断面図である。
【図8】本発明の実施の形態1である半導体装置の製造工程を示す要部断面図である。
【図9】本発明の実施の形態1である半導体装置の製造工程を示す要部断面図である。
【図10】本発明の実施の形態1である半導体装置の製造工程を示す要部断面図である。
【図11】本発明の実施の形態1である半導体装置の製造工程を示す要部断面図である。
【図12】本発明の実施の形態1である半導体装置の製造工程を示す要部断面図である。
【図13】本発明の実施の形態1である半導体装置の製造工程を示す要部断面図である。
【図14】本発明の実施の形態1の効果を示すための半導体装置の製造方法を示す要部断面図である。
【図15】本発明の実施の形態1の効果を示すための半導体装置の製造方法を示す要部断面図である。
【図16】本発明の実施の形態2である半導体装置の製造工程を示す要部断面図である。
【図17】本発明の実施の形態2である半導体装置の製造工程を示す要部断面図である。
【図18】本発明の実施の形態2である半導体装置の製造工程を示す要部断面図である。
【図19】本発明の実施の形態2である半導体装置の製造工程を示す要部断面図である。
【図20】本発明の実施の形態2である半導体装置の製造工程を示す要部断面図である。
【図21】本発明の実施の形態2である半導体装置の製造工程を示す要部断面図である。
【図22】本発明の実施の形態2である半導体装置の製造工程を示す要部断面図である。
【図23】本発明の実施の形態2である半導体装置の製造工程を示す要部断面図である。
【図24】本発明の実施の形態2である半導体装置の製造工程を示す要部断面図である。
【図25】本発明の実施の形態2である半導体装置の製造工程を示す要部断面図である。
【図26】本発明の実施の形態2である半導体装置の製造工程を示す要部断面図である。
【図27】本発明の実施の形態2である半導体装置の製造工程を示す要部断面図である。
【図28】本発明の実施の形態3である半導体装置の製造工程を示す要部断面図である。
【図29】本発明の実施の形態3である半導体装置の製造工程を示す要部断面図である。
【図30】本発明の実施の形態3である半導体装置の製造工程を示す要部断面図である。
【図31】本発明の実施の形態3である半導体装置の製造工程を示す要部断面図である。
【図32】本発明の実施の形態3である半導体装置の製造工程を示す要部断面図である。
【図33】本発明の実施の形態3に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。
【図34】本発明の実施の形態3に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。
【図35】本発明の実施の形態3に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。
【図36】本発明の実施の形態3に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。
【図37】本発明の実施の形態3に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。
【図38】本発明の実施の形態3に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。
【図39】本発明の実施の形態3に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。
【図40】本発明の実施の形態3に用いられる逆凸形状の半導体チップを形成する他の方法を示す要部断面図である。
【図41】本発明の実施の形態3に用いられる逆凸形状の半導体チップを形成する他の方法を示す要部断面図である。
【図42】本発明の実施の形態3に用いられる逆凸形状の半導体チップを形成する他の方法を示す要部断面図である。
【図43】本発明の実施の形態3に用いられる他の逆凸形状の半導体チップを形成する方法を示す要部断面図である。
【図44】切り欠き部をテーパー形状とした半導体チップを用いた半導体装置の要部断面図である。
【図45】本発明の実施の形態3に用いられる他の逆凸形状の半導体チップを形成する方法を示す要部断面図である。
【図46】切り欠き部をアール形状とした半導体チップを用いた半導体装置の要部断面図である。
【図47】本発明の実施の形態4である半導体装置を示す要部平面図である。
【図48】本発明の実施の形態4である半導体装置を示す要部平面図である。
【図49】本発明の実施の形態4である半導体装置を示す要部断面図である。
【図50】本発明の実施の形態4である他の半導体装置を示す要部平面図である。
【図51】本発明の実施の形態4である他の半導体装置を示す要部平面図である。
【図52】本発明の実施の形態4である他の半導体装置を示す要部断面図である。
【図53】本発明の実施の形態5である半導体装置を示す要部断面図である。
【図54】本発明の実施の形態6である半導体装置を示す要部断面図である。
【図55】本発明の実施の形態6である他の半導体装置を示す要部断面図である。
【図56】本発明の実施の形態6の効果を説明するための半導体装置を示す要部断面図である。
【図57】本発明の実施の形態7である半導体装置を示す要部断面図である。
【符号の説明】
1 実装基板
3A 半導体チップ
3B 半導体チップ
5 スペーサチップ
7、7A、7B、7C 接着材
9、9A、9B、9C 接着材
11A 、11B、11C、11D ワイヤ
13 モールド樹脂
15 バンプ電極
17 加熱ステージ
23A 半導体チップ
23B 半導体チップ
23C 半導体チップ
23D 半導体チップ
31 バックグラインドテープ
33 ダイシングテープ
33A 半導体チップ
33B 半導体チップ
33C 半導体チップ
33b ダイシングテープ
35 ダイシングソー
37 ダイシングソー
39 クラック
CA チップ領域
D1 半導体チップの端部とスペーサチップの端部との距離
D2 半導体チップの切り欠き部の横方向の長さ
D3 半導体チップの切り欠き部の縦方向の長さ
P1 パッド
PA、PB、PC、PD パッド
PS1、PS2 半導体チップの大きさ
SA スクライブ領域
W 半導体ウエハ
W1、W2 幅

Claims (10)

  1. (a)実装基板上に第1接着材を介して第1半導体チップを搭載する工程と、
    (b)前記(a)工程の後、熱処理によって前記第1接着材を硬化させることにより前記実装基板上に前記第1半導体チップを固定する工程と、
    (c)前記(b)工程の後、前記第1半導体チップの表面の第1パッドと前記実装基板の表面の第2パッドとをワイヤを用いて接続する工程と、
    (d)前記(c)工程の後、前記実装基板および前記第1半導体チップに熱を加えつつ、第2接着材を介して前記第1半導体チップ上にスペーサチップを接着する工程と、
    )前記()工程の後、前記実装基板、前記第1半導体チップおよび前記スペーサチップに熱を加えた状態で、第3接着材を介して前記スペーサチップ上に第2半導体チップを接着する工程と、を有し、
    前記()工程では、前記第2半導体チップは、前記第1半導体チップの前記第1パッドと平面的に重なるよう配置され、
    前記実装基板は、前記第1半導体チップとは異なる材料から成ることを特徴とする半導体装置の製造方法。
  2. 前記第1接着材は、主として熱硬化性を有する樹脂であり、前記第2接着材は、熱可塑性を有する樹脂であることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記第2接着材は、フィルム状の樹脂であることを特徴とする請求項1記載の半導体装置の製造方法。
  4. 前記第1半導体チップの熱膨張係数の値は、前記実装基板の熱膨張係数の値よりも低いことを特徴とする請求項1記載の半導体装置の製造方法。
  5. 前記実装基板はガラス・エポキシ樹脂から成り、前記第1半導体チップはシリコンから成ることを特徴とする請求項1記載の半導体装置の製造方法。
  6. (a)実装基板上に第1接着材を介して第1半導体チップを搭載する工程と、
    (b)前記(a)工程の後、前記第1半導体チップ上に第2接着材を介してスペーサチップを搭載する工程と、
    (c)前記(b)工程の後、熱処理によって前記第1接着材および前記第2接着材を硬化させることにより前記実装基板上に前記第1半導体チップを固定し、前記第1半導体チップ上に前記スペーサチップを固定する工程と、
    (d)前記(c)工程の後、前記第1半導体チップの表面の第1パッドと前記実装基板の表面の第2パッドとをワイヤを用いて接続する工程と、
    (e)前記(d)工程の後、前記実装基板、前記第1半導体チップおよび前記スペーサチップに熱を加えつつ、第3接着材を介して前記スペーサチップ上に第2半導体チップを接着する工程と、を有し、
    前記()工程では、前記第2半導体チップは、前記第1半導体チップの前記第1パッドと平面的に重なるよう配置され、
    前記実装基板は、前記第1半導体チップとは異なる材料から成ることを特徴とする半導体装置の製造方法。
  7. 前記第1半導体チップの熱膨張係数の値は、前記実装基板の熱膨張係数の値よりも低いことを特徴とする請求項記載の半導体装置の製造方法。
  8. 前記実装基板はガラス・エポキシ樹脂から成り、前記第1半導体チップはシリコンから成ることを特徴とする請求項記載の半導体装置の製造方法。
  9. (a)実装基板上に第1接着材を介して第1半導体チップを搭載する工程と、
    (b)前記(a)工程の後、熱処理によって前記第1接着材を硬化させることにより前記実装基板上に前記第1半導体チップを固定する工程と、
    (c)前記(b)工程の後、前記第1半導体チップの表面の第1パッドと前記実装基板の表面の第2パッドとをワイヤを用いて接続する工程と、
    (d)前記(c)工程の後、前記実装基板および前記第1半導体チップに熱を加えつつ、その裏面の外周部に切り欠き部を有し、前記裏面の中央部が凸部となっている第2半導体チップの前記凸部を、第2接着材を介して前記第1半導体チップ上に接着する工程と、を有し、
    前記(d)工程では、前記第2半導体チップは、前記第1半導体チップの前記第1パッドと平面的に重なるよう配置され、
    前記実装基板は、前記第1半導体チップとは異なる材料から成ることを特徴とする半導体装置の製造方法。
  10. 前記第2半導体チップの前記切り欠き部は、前記第1半導体チップの前記第1パッドと平面的に重なるよう配置されることを特徴とする請求項記載の半導体装置の製造方法。
JP2003154840A 2003-05-30 2003-05-30 半導体装置の製造方法 Expired - Fee Related JP4705748B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003154840A JP4705748B2 (ja) 2003-05-30 2003-05-30 半導体装置の製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003154840A JP4705748B2 (ja) 2003-05-30 2003-05-30 半導体装置の製造方法
TW093110452A TWI339888B (en) 2003-05-30 2004-04-15 A method of manufacturing a semiconductor device
CN2008101341027A CN101312162B (zh) 2003-05-30 2004-05-14 一种制造半导体器件的方法
CNB2004100379936A CN100414703C (zh) 2003-05-30 2004-05-14 一种制造半导体器件的方法
US10/855,382 US7148081B2 (en) 2003-05-30 2004-05-28 Method of manufacturing a semiconductor device
KR1020040038119A KR20040103780A (ko) 2003-05-30 2004-05-28 반도체장치 및 반도체장치의 제조방법

Publications (3)

Publication Number Publication Date
JP2004356529A JP2004356529A (ja) 2004-12-16
JP2004356529A5 JP2004356529A5 (ja) 2006-07-13
JP4705748B2 true JP4705748B2 (ja) 2011-06-22

Family

ID=33447868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003154840A Expired - Fee Related JP4705748B2 (ja) 2003-05-30 2003-05-30 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7148081B2 (ja)
JP (1) JP4705748B2 (ja)
KR (1) KR20040103780A (ja)
CN (2) CN101312162B (ja)
TW (1) TWI339888B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP4406335B2 (ja) * 2004-08-11 2010-01-27 株式会社東芝 積層型半導体装置の製造方法および製造装置
US7224075B2 (en) * 2004-08-13 2007-05-29 Intel Corporation Methods and systems for attaching die in stacked-die packages
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
JP4643341B2 (ja) * 2005-04-08 2011-03-02 株式会社東芝 半導体装置
JP4620515B2 (ja) * 2005-04-11 2011-01-26 ルネサスエレクトロニクス株式会社 インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
US7163839B2 (en) * 2005-04-27 2007-01-16 Spansion Llc Multi-chip module and method of manufacture
US8586413B2 (en) * 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
US7244636B2 (en) * 2005-10-19 2007-07-17 Texas Instruments Incorporated Semiconductor assembly for improved device warpage and solder ball coplanarity
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
JP4844168B2 (ja) 2006-02-28 2011-12-28 パナソニック株式会社 部品接合方法および部品積層方法
US20070231970A1 (en) * 2006-03-31 2007-10-04 Tsuyoshi Fukuo Cured mold compound spacer for stacked-die package
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
US7824960B2 (en) * 2007-05-22 2010-11-02 United Test And Assembly Center Ltd. Method of assembling a silicon stack semiconductor package
US8143102B2 (en) * 2007-10-04 2012-03-27 Stats Chippac Ltd. Integrated circuit package system including die having relieved active region
JP4981625B2 (ja) * 2007-11-08 2012-07-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5167779B2 (ja) * 2007-11-16 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5284257B2 (ja) * 2009-12-24 2013-09-11 ラピスセミコンダクタ株式会社 半導体装置
JP5673423B2 (ja) * 2011-08-03 2015-02-18 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
JP2013214611A (ja) 2012-04-02 2013-10-17 Elpida Memory Inc 半導体装置
JP2014007228A (ja) * 2012-06-22 2014-01-16 Ps4 Luxco S A R L 半導体装置及びその製造方法
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
US9059241B2 (en) 2013-01-29 2015-06-16 International Business Machines Corporation 3D assembly for interposer bow
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
US9362256B2 (en) * 2014-10-08 2016-06-07 Dyi-chung Hu Bonding process for a chip bonding to a thin film substrate
US9570488B2 (en) * 2014-09-19 2017-02-14 Microsoft Technology Licensing, Llc Image sensor bending by induced substrate swelling

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953899B2 (ja) 1993-02-17 1999-09-27 松下電器産業株式会社 半導体装置
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
TW434854B (en) * 1999-11-09 2001-05-16 Advanced Semiconductor Eng Manufacturing method for stacked chip package
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
US6503776B2 (en) * 2001-01-05 2003-01-07 Advanced Semiconductor Engineering, Inc. Method for fabricating stacked chip package
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
KR100407472B1 (ko) * 2001-06-29 2003-11-28 삼성전자주식회사 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법
US6759745B2 (en) * 2001-09-13 2004-07-06 Texas Instruments Incorporated Semiconductor device and manufacturing method thereof
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US6867500B2 (en) * 2002-04-08 2005-03-15 Micron Technology, Inc. Multi-chip module and methods

Also Published As

Publication number Publication date
JP2004356529A (ja) 2004-12-16
CN1574346A (zh) 2005-02-02
CN100414703C (zh) 2008-08-27
US7148081B2 (en) 2006-12-12
CN101312162A (zh) 2008-11-26
KR20040103780A (ko) 2004-12-09
US20040241907A1 (en) 2004-12-02
TW200503235A (en) 2005-01-16
TWI339888B (en) 2011-04-01
CN101312162B (zh) 2010-06-02

Similar Documents

Publication Publication Date Title
US20160254247A1 (en) Fan-out WLP with package
US8383456B2 (en) Semiconductor device and manufacturing method therefor
TWI499022B (zh) Laminated semiconductor device and manufacturing method thereof
US8642393B1 (en) Package on package devices and methods of forming same
US9263426B2 (en) PoP structure with electrically insulating material between packages
US8313982B2 (en) Stacked die assemblies including TSV die
US8222738B2 (en) Semiconductor device, and manufacturing method therefor
TW501208B (en) Semiconductor device and manufacturing method of the same
JP4078033B2 (ja) 半導体モジュールの実装方法
US6900551B2 (en) Semiconductor device with alternate bonding wire arrangement
KR100472286B1 (ko) 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지
US6781241B2 (en) Semiconductor device and manufacturing method thereof
KR100776867B1 (ko) 전자 장치 및 그 제조 방법
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US6462412B2 (en) Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
US5622590A (en) Semiconductor device and method of manufacturing the same
US7229850B2 (en) Method of making assemblies having stacked semiconductor chips
US6489181B2 (en) Method of manufacturing a semiconductor device
US6991965B2 (en) Production method for manufacturing a plurality of chip-size packages
KR100652242B1 (ko) 플립칩형 반도체장치, 이의 제조를 위한 제조방법 및 이런 플립칩형 반도체장치를 사용하여 전자제품을 제조하기 위한 제조방법
US8227264B2 (en) Reworkable electronic device assembly and method
US6690089B2 (en) Semiconductor device having multi-chip package
KR100868419B1 (ko) 반도체장치 및 그 제조방법
JP3819851B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090114

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110314

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees