KR20100032309A - 반도체 디바이스의 제조 방법 - Google Patents

반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20100032309A
KR20100032309A KR1020090084456A KR20090084456A KR20100032309A KR 20100032309 A KR20100032309 A KR 20100032309A KR 1020090084456 A KR1020090084456 A KR 1020090084456A KR 20090084456 A KR20090084456 A KR 20090084456A KR 20100032309 A KR20100032309 A KR 20100032309A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
resin
main surface
semiconductor
Prior art date
Application number
KR1020090084456A
Other languages
English (en)
Inventor
와타루 다카마츠
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20100032309A publication Critical patent/KR20100032309A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

반도체 디바이스의 제조 방법에서, 메인 표면 상에 제 1 전극을 갖는 기판 및 제 1 메인 표면 상에 제 2 전극을 갖는 반도체 칩을, 기판의 메인 표면과 반도체 칩의 제 1 메인 표면을 서로 대향하도록 배치하고 제 1 전극 및 제 2 전극을 접속시켜 기판과 반도체 칩이 전기적으로 접속된다. 반도체 칩은 기판과 접속된 반도체 칩의 제 1 메인 표면에 대향하는 제 2 메인 표면을 연삭함으로써 박형화된다. 박형화된 반도체 칩의 측면들과 제 2 메인 표면은 수지로 밀봉된다.
기판, 반도체 칩, 범프, 수지

Description

반도체 디바이스의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
1. 발명의 분야
본 발명은, 수지 밀봉형 (resin sealed type) 반도체 디바이스의 제조 방법에 관한 것이다.
2. 종래 기술의 설명
다핀형 (multi-pin type) 반도체 디바이스 및 그 우수한 전자 특성을 실현하기 위한 BGA (Ball Grid Array) 패키지에서, 패키지의 두께는 그 패키지에 할당된 반도체 칩의 두께에 의존하여 결정된다. 반도체 칩이 어느 정도의 두께를 갖지 않으면, 반도체 디바이스의 조립시의 다이싱 (dicing) 단계에서 크랙 (crack) 과 같은 결함이 발생할 수도 있기 때문에, 패키지는 소정 두께를 갖는다. 그러나, 제한된 공간에 고성능 칩을 탑재하기 위해서, 패키지의 추가적인 박형화 (thinning) 는 필요한 기술이다.
패키지 박형화 기술을 이용하여 반도체 디바이스를 제조하는 방법은, 일본 특허 공개 공보 제2004-158739호에 기재되어 있다. 이 방법은, 도 3a 내지 도 3f 에 나타나 있다. 도 3a 는 반도체 칩의 접합 단계 (bonding step) 를 나타낸다. 도 3a 에 도시된 바와 같이, 표면 상에 Au 로 이루어진 전극들을 갖는 폴리이미드 기판과 같은 기판 (1) 및 표면 상에 Au 로 이루어진 범프 (3) 를 갖는 반도체 칩 (4) 이 준비된다. 기판 (1) 의 표면과 반도체 칩의 표면들이 직면하는 방식으로 반도체 칩 (4) 을 배치함으로써, 기판 (1) 의 전극을 범프 (3) 와 접속하여 반도체 칩 (4) 을 기판 (1) 에 접합시킨다. 그후, 상부의 범프 (3) 에 직면하는 기판 (1) 의 표면, 반도체 칩 (4) 의 측면, 및 반도체 칩 (4) 의 이면은 에폭시 수지 (5) 로 몰딩된다.
다음으로, 도 3b 에 도시된 바와 같이, 그라인더 (6) 에 의해 반도체 칩 (4) 의 이면상의 에폭시 수지 (5) 를 연삭함으로써, 반도체 칩 (4) 의 이면이 노출된다. 그후, 도 3c 에 도시된 바와 같이, 반도체 칩 (4) 은 예를 들어 약 50㎛ 로 얇아진다. 이 단계에 따르면, 반도체 칩 (4) 의 이면 및 수지 (5) 의 표면은 동일 평면상에 형성된다.
그후, 도 3d 에 도시된 바와 같이, 도전성 필름으로서, 금속층 (7) 이 반도체 칩 (4) 의 이면 및 반도체 칩 (4) 각각의 양측부의 수지 (5) 의 표면상에 형성된다. 이 금속층 (7) 은, 밀착성을 유지하기 위해, 100㎛ 이하의 TiN 층 및 약 50㎛ 의 Au 층을 갖는 적층 구조물을 갖도록 형성된다. 또한, 금속층 (7) 은 다른 금속 또는 금속 화합물로 이루어질 수도 있고, 수지층이 금속층 (7) 대신에 형성될 수도 있다.
마지막으로, 도 3e 에 도시된 바와 같이, 다이싱 쏘우 (8; dicing saw) 를 이용하여 반도체 칩들 사이의 공간을 연삭함으로써, 도 3f 에 도시된 바와 같이, 수지 밀봉형 반도체 디바이스가 개별적으로 다이싱된다. 이 다이싱 단계에 의해 다이싱된 수지 밀봉형 반도체 디바이스에서, 반도체 칩 (4) 의 어떤 면도 노출되지 않는다.
그러나, 이러한 방법에 따르면, 도 3d 에 도시된 바와 같이, 금속층 (7) 은 수지 (5) 와 반도체 칩 (4) 을 연삭한 후에 형성되어야만 한다. 이 경우, 수지 밀봉형 반도체 디바이스의 온도 변화에 의해 야기된 응력때문에, 금속층 (7) 과 수지 (5) 사이의 열 팽창 계수의 차이가 반도체 칩 (4) 과 그들의 주변 부분의 밀착성의 문제를 수반할 수도 있다.
따라서, 본 발명의 목적은, 반도체 칩과 반도체 칩을 밀봉하는 수지 사이의 밀착성이 개선될 수 있는 수지 밀봉형 반도체 디바이스를 제조하는 방법을 제공하는 것이다.
본 발명의 일 양태에서, 반도체 디바이스를 제조하는 방법은 메인 표면 상에 제 1 전극을 갖는 기판 및 제 1 메인 표면 상에 제 2 전극을 갖는 반도체 칩을, 기판의 메인 표면과 반도체 칩의 제 1 메인 표면이 서로 대향하도록 배치하고 제 1 전극 및 제 2 전극을 접속시켜 기판과 반도체 칩을 전기적으로 접속하는 단계; 및 기판과 접속된 반도체 칩의 제 1 메인 표면에 대향하는 제 2 메인 표면을 연삭함으로써 반도체 칩을 박형화하는 단계; 박형화된 반도체 칩의 측면들과 제 2 메인 표면을 수지로 밀봉하는 단계에 의해 달성된다.
본 발명의 다른 양태에서, 반도체 디바이스를 제조하는 방법은, 소정의 두께를 갖는 반도체 칩이 기판과 전기적으로 접속되도록 기판 위에 반도체 칩을 탑재하는 단계; 그 소정의 두께보다 얇은 두께로 반도체 칩을 연삭하는 단계; 기판의 메인 표면과 반도체 칩을 커버하기 위해 기판과 반도체 칩을 수지로 밀봉하는 단계에 의해 달성된다.
본 발명에 따르면, 반도체 칩의 다이싱 이후에 금속 필름이 형성된 수지 밀 봉형 반도체 디바이스를 제조하는 종래의 방법과 비교하여, 반도체 칩과 수지 사이의 밀착성이 개선될 수 있다. 또한, 본 발명에 따르면, 금속층을 형성하는 종래 단계는 생략될 수 있고, 이는, 수지 밀봉형 반도체 디바이스의 제조 방법을 간략화하는 것을 가능하게 한다.
본 발명의 전술한 목적과 다른 목적, 이점 및 특징은 첨부된 도면과 관련하여 취해진 특정 실시형태의 후술하는 설명으로부터 더욱 명백해질 것이다.
바람직한 실시형태의 설명
이하, 본 발명에 따른 수지 밀봉형 반도체 디바이스를 제조하는 방법이 첨부된 도면을 참조하여 설명될 것이다.
도 1 은 본 발명의 일 실시형태에 따른 수지 밀봉형 반도체 디바이스 (10) 의 구조를 나타내는 단면도이다. 도 1 에 도시된 바와 같이, 본 실시형태에 따른 수지 밀봉형 반도체 디바이스 (10) 에는 기판 (1), 언더필 (2), 범프 (3), 반도체 칩 (4), 및 수지 (5) 가 제공된다.
Au 로 이루어진 제 1 전극 (12) 은 폴리이미드 기판과 같은 기판 (1) 의 표면 (메인 표면) 상에 형성된다. 또한, 제 2 전극 (11) 은 반도체 칩 (4) 의 표면 (제 1 메인 표면) 상에 형성되고, Au 로 이루어진 범프 (3) 는 제 2 전극 (12) 상에 형성된다. 반도체 칩 (4) 의 제 1 메인 표면 및 기판 (1) 의 메인 표면은 서로 대면하도록 배치된다. 또한, 기판 (1) 및 반도체 칩 (4) 은 수지와 같은 언더필 (2) 을 통해서 서로 접합되고, 기판 (1) 의 제 1 전극 (12) 과 제 2 전극 (11) 은 범프 (3) 를 통해서 접속된다. 즉, 반도체 칩 (4) 은 기판 (1) 상에 페이스다운 (facedown) 탑재된다.
에폭시 수지 (5) 가 반도체 칩 (4) 을 커버하기 위해 기판 (1) 의 메인 표면 (범퍼 (3) 부분 상의 표면) 상에 형성된다. 즉, 기판 (1) 의 메인 표면, 반도체 칩 (4) 의 측면들 및 이면 (제 2 메인 표면) 은 수지 (5) 로 몰딩된다. 또한, 반도체 칩 (4) 은 예를 들어 약 50㎛ 까지 얇게 된다.
여기서, 도 2a 내지 도 2f 를 참조하여, 본 발명의 실시형태에 따른 수지 밀봉형 반도체 디바이스 (10) 를 제조하는 방법이 설명될 것이다. 도 2a 내지 도 2f 는 본 실시형태에 따른 수지 밀봉형 반도체 디바이스 (10) 의 제조 방법의 단면도들이다. 이 경우, 2 개의 반도체 칩들 (4) 이 기판 (1) 상에 서로 접합된 예시가 도시된다.
도 2a 는 반도체 칩의 접합 단계를 나타낸다. 도 2a 에 도시된 바와 같이, 먼저, 표면 상에 제 1 전극 (12) 을 갖는 기판 (1) 및 제 2 전극 (11) 상에 범프 (3) 를 갖는 반도체 칩 (4) 이 준비된다. 반도체 칩 (4) 각각은 소정의 두께를 갖는다. 다음으로, 반도체 칩 (4) 들의 표면이 기판 (1) 의 표면과 대면하는 방식으로 반도체 칩 (4) 을 배치함으로써, 기판 (1) 의 제 1 전극 (12) 은 범프 (3) 를 통해서 제 2 전극 (11) 에 접속된다. 이에 따라, 소정의 두께를 갖는 반도체 칩이 기판 (1) 상에 탑재된다. 그후, 기판 (1) 과 각각의 반도체 칩 (4) 사이의 갭에 언더필 (2) 을 형성함으로써 반도체 칩 (4) 이 기판 (1) 에 접합된다.
다음으로, 도 2b 에 도시된 바와 같이, 그라인더 (6) 를 사용하여 반도체 칩 (4) 의 이면을 연삭함으로써, 도 2c 에 도시된 바와 같이 전술한 소정의 두께보다 반도체 칩 (4) 이 더 얇게 박형화된다 (thinned). 예를 들어, 반도체 칩 (4) 은 예를 들어 약 50㎛ 까지 박형화된다.
후속으로, 도 2d 에 도시된 바와 같이, 수지 (5) 는 복수의 반도체 칩 (4) 을 커버하도록 형성된다. 이 단계에 기초하여, 반도체 칩들 (4) 의 측면들 및 이면들이 수지 (5) 로 커버되어, 반도체 칩 (4) 의 어떤 면도 노출되지 않는다. 즉, 기판 (1) 과 접속된 면을 제외한 반도체 칩 (4) 의 면들은 수지 (5) 로 커버된다. 또한, 기판 (1) 의 표면 상에 반도체 칩 (4) 으로 커버되지 않은 영역도 수지 (5) 로 커버된다.
최종적으로, 도 2e 에 도시된 바와 같이 다이싱 쏘우 (8) 를 사용하여 반도체 칩들 (4) 사이의 갭을 연삭함으로써, 도 2f 에 도시된 바와 같이, 수지 밀봉형 반도체 디바이스 (10) 는 개별적으로 다이싱된다. 이 다이싱 단계 이후에도, 수지 밀봉형 반도체 디바이스 (10) 각각에서, 반도체 칩 (4) 의 임의의 면들이 수지 (5) 로 커버되어, 이들은 노출되지 않는다.
이 방식으로, 본 발명에 따른 수지 밀봉형 반도체 디바이스 (10) 는, 반도체 칩 (4) 들이 기판 (1) 에 접합되도록 구성되고, 반도체 칩 (4) 을 다이싱한 후에, 반도체 칩 (4) 의 임의의 면들이 수지 (5) 로 커버되어 반도체 칩 (4) 의 어떤 면도 노출되지 않는다. 따라서, 반도체 칩 (4) 을 다이싱한 후에 다른 필름을 형성할 필요는 없고, 반도체 칩 (4) 은 수지 (5) 로 총체적으로 커버될 수 있다. 이는, 수지 (5) 와 다른 층 사이에 어떤 경계면 (boundary face) 도 존재하지 않고, 수지 그 자체가 종래의 경우와는 달리 반도체 칩에 대해 우수한 밀착성을 갖는 효과를 제공한다.
전술한 바와 같이, 본 발명에 따르면, 반도체 칩의 다이싱 이후에 금속 필름이 형성된 수지 밀봉형 반도체 디바이스를 제조하는 종래의 방법과 비교하여, 반도체 칩과 수지 사이의 밀착성이 개선될 수 있다. 또한, 본 발명에 따르면, 금속층을 형성하는 종래 단계는 생략될 수 있고, 이는, 수지 밀봉형 반도체 디바이스의 제조 방법을 간략화하는 것을 가능하게 한다.
본 발명이 앞서 몇몇 실시형태에 관련하여 설명되었지만, 이러한 실시형태들은 단지 본 발명을 설명하기 위해 제공되었으며, 제한하는 의미로 첨부된 청구범위를 파악하는 것으로 해석해서는 안된다는 것이 당업자에게는 명백하다.
도 1 은 본 발명의 실시형태에 따른 수지 밀봉형 반도체 디바이스의 구조를 나타내는 도면.
도 2a 내지 도 2f 는 본 발명의 실시형태에 따른 수지 밀봉형 반도체 디바이스의 제조 방법을 나타내는 단면도.
도 3a 내지 도 3f 는 수지 밀봉형 반도체 디바이스의 종래의 제조 방법을 나타내는 단면도.
※ 도면의 주요 부분에 대한 부호의 설명
1 : 기판 2 : 언더필
3 : 범프 4 : 반도체 칩
5 : 에폭시 수지 6 : 그라인더
7 : 금속층 8 : 다이싱 쏘우
11 : 제 2 전극 12 : 제 1 전극

Claims (5)

  1. 메인 표면 ( main surface) 상에 제 1 전극들을 갖는 기판과 제 1 메인 표면 상에 제 2 전극들을 갖는 반도체 칩을, 상기 기판의 상기 메인 표면과 상기 반도체 칩의 상기 제 1 메인 표면이 서로 대향하도록 배치하고, 상기 제 1 전극들과 상기 제 2 전극들을 접속시켜 상기 기판과 상기 반도체 칩을 전기적으로 접속하는 단계;
    상기 기판과 접속된 상기 반도체 칩의 상기 제 1 메인 표면에 대향하는 제 2 메인 표면을 연삭함으로써 상기 반도체 칩을 박형화하는 단계; 및
    상기 박형화된 반도체 칩의 측면들 및 상기 제 2 메인 표면을 수지로 밀봉하는 단계를 포함하는, 반도체 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    복수의 상기 반도체 칩들이 상기 기판에 접속되어 있고,
    상기 반도체 디바이스의 제조 방법은:
    상기 수지로 상기 복수의 반도체 칩들을 밀봉한 후에 상기 복수의 반도체 칩들을 개별적으로 다이싱 (dicing) 하는 단계를 더 포함하는, 반도체 디바이스의 제조 방법.
  3. 제 1 항에 있어서,
    상기 기판의 상기 메인 표면과 상기 반도체 칩의 상기 제 1 메인 표면 사이 의 공간에 언더필 (underfill) 을 형성하는 단계를 더 포함하는, 반도체 디바이스의 제조 방법.
  4. 제 2 항에 있어서,
    상기 기판의 상기 메인 표면과 상기 복수의 반도체 칩들 각각의 상기 제 1 메인 표면 사이의 공간에 언더필을 형성하는 단계를 더 포함하는, 반도체 디바이스의 제조 방법.
  5. 소정의 두께를 갖는 반도체 칩이 기판과 전기적으로 접속되도록 상기 반도체 칩을 상기 기판 위에 탑재하는 단계;
    상기 소정의 두께보다 더 얇은 두께로 상기 반도체 칩을 연삭하는 단계; 및
    상기 기판의 메인 표면과 상기 반도체 칩을 커버하기 위해 상기 기판과 상기 반도체 칩을 수지로 밀봉하는 단계를 포함하는, 반도체 디바이스의 제조 방법.
KR1020090084456A 2008-09-17 2009-09-08 반도체 디바이스의 제조 방법 KR20100032309A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008238103A JP2010073803A (ja) 2008-09-17 2008-09-17 半導体装置の製造方法
JPJP-P-2008-238103 2008-09-17

Publications (1)

Publication Number Publication Date
KR20100032309A true KR20100032309A (ko) 2010-03-25

Family

ID=42007586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090084456A KR20100032309A (ko) 2008-09-17 2009-09-08 반도체 디바이스의 제조 방법

Country Status (5)

Country Link
US (1) US20100068853A1 (ko)
JP (1) JP2010073803A (ko)
KR (1) KR20100032309A (ko)
CN (1) CN101685784A (ko)
TW (1) TW201013859A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064883B2 (en) 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
JP6482454B2 (ja) * 2015-12-18 2019-03-13 Ｔｏｗａ株式会社 電子部品の製造方法ならびに電子部品製造装置
US20200294914A1 (en) * 2019-03-13 2020-09-17 Rahul Agarwal Fan-out packages with warpage resistance

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3996315B2 (ja) * 2000-02-21 2007-10-24 松下電器産業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2010073803A (ja) 2010-04-02
US20100068853A1 (en) 2010-03-18
TW201013859A (en) 2010-04-01
CN101685784A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
US8058717B2 (en) Laminated body of semiconductor chips including pads mutually connected to conductive member
US9111896B2 (en) Package-on-package semiconductor device
US6459152B1 (en) Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
US7655503B2 (en) Method for fabricating semiconductor package with stacked chips
US8860215B2 (en) Semiconductor device and method of manufacturing the same
US20070176275A1 (en) Stack of semiconductor chips
US20110074037A1 (en) Semiconductor device
US20120268899A1 (en) Reinforced fan-out wafer-level package
JP2002368190A (ja) 半導体装置およびその製造方法
JP2009099697A (ja) 半導体装置及びその製造方法
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
CN100448003C (zh) 半导体器件
TW201411782A (zh) 半導體封裝件及其製法與中介板結構
US20110227222A1 (en) Surface-mounted electronic component
US9786609B2 (en) Stress shield for integrated circuit package
TW200531241A (en) Manufacturing process and structure for a flip-chip package
US20110124157A1 (en) Method for encapsulating electronic components on a wafer
US20100102438A1 (en) Semiconductor device and method of manufacturing the same
US20100044880A1 (en) Semiconductor device and semiconductor module
JP2002270720A (ja) 半導体装置およびその製造方法
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
KR20100032309A (ko) 반도체 디바이스의 제조 방법
US8872318B2 (en) Through interposer wire bond using low CTE interposer with coarse slot apertures
US8072069B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP3547303B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application