JP2010135565A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】脆弱な低比誘電率層間絶縁膜を備えた半導体素子を有する半導体装置では、半導体素子の周縁部において層間隔離が生じる虞があった。
【解決手段】半導体素子１の主面には、回路素子が形成されており、また、比誘電率が２．５以下である絶縁層６を一層以上含む積層膜４が存在している。半導体素子１の周縁では、積層膜４が形成されておらず、積層膜４の下に位置する半導体基板２が露出している。半導体基板２の上面２ａのうち積層膜４から露出する部分には、切り欠き部３３が設けられている。
【選択図】図１

Description

本発明は、半導体素子が搭載された半導体装置およびその製造方法に関するものである。本発明は、とりわけ、半導体の回路微細化に伴い、脆弱な低比誘電率の層間絶縁膜を備えた半導体素子を搭載した半導体装置およびその製造方法に関するものである。

従来の半導体装置の製造において、半導体装置は、個片化された半導体素子を銅製のリードフレームや配線基板に搭載して接続することにより、製造される。さらに、半導体装置は、外部回路と電気的接続をおこなうための電極を形成してパッケージングすることにより、製造される。

個片の半導体素子は、図７（ａ）に示すように通常一枚のシリコン等のウエハー２０に多数の半導体素子１を薄膜プロセスにより形成し、ウエハー２０を個片に分割して、製作されている。

多くの場合、半導体素子１の全体、すくなくとも素子形成面（主面）を封止用の樹脂により覆うことが行われる。これにより、外部からの力学的衝撃、電気、熱、水分などの影響による半導体素子１の劣化を防止している。

ウエハーを半導体素子に分割するには、次のような方法が取られる。

図７（ａ）に示すように、ダイヤモンド砥粒を結合させた薄い円形のダイシングブレード１９を円周方向に回転させ、ウエハー２０のダイシングラインに沿って研削することにより、ウエハー２０を切断し半導体素子１に個片化させる。

この場合、ウエハー厚分を全て切断するフルカットと、図７（ｂ）に示すように半導体素子チップの素子形成面表面のみを掘るハーフカットしてから図７（ｃ）に示すようにウエハーの裏面まで掘るカットとがある。

近年では、機械的加工のほか、YAGレーザー、炭酸ガスレーザーなどによりウエハー２０を切断する方法も実用化されつつある。

このようなダイシングブレードを用いた砥石によるウエハー２０の切断では、シリコンウエハーを大きな凹凸なく滑らかに、研削して切断し、半導体素子を個片化製造する。ここで半導体素子の端部はほぼ９０度に角部を全周にわたって形成される。

しかしながら、微視的には、切断面には、力学的なストレスによりミクロなクラックが存在する。そのため、ダイシング工程中に半導体素子にコーナー欠けが生じることもある。以上のようなコーナー欠けや膜剥れによって半導体素子の信頼性が低下するという問題があった。

半導体装置の形態としては、代表的には、図８に示すようなQFP（Quad Flat Package）および図９に示すようなBGA（Ball Grid Array ）と呼ばれるパッケージ構造にて、半導体素子１の全体を封止樹脂１０によって覆うという構造が従来から多くとられている。両方の半導体装置において、半導体素子１は周囲をエポキシ系などの封止樹脂１０により覆われる。

ここで、QFPでは、例えば図８に示すように、ダイパッド２１の上にダイアタッチ材２２を介して半導体素子１が固定されており、半導体素子１はボンディングワイヤー２４を介してリードフレーム２３に電気的に接続されている。半導体素子１の主面には積層膜４が存在している。

また、BGAでは、例えば図９に示すように、配線基板２５の上面にダイアタッチ材２２を介して半導体素子１が固定されており、半導体素子１はボンディングワイヤー２４を介して配線基板２５に電気的に接続されている。配線基板２５の下面には複数のはんだボール２６が設けられている。

半導体素子のパッケージングにより、半導体素子、封止樹脂、配線基板やリードフレームらの構成物の熱膨張係数の差により、半導体素子の全ての表面とボディとに応力が発生している。

外力などの応力は、図１０に示すように、半導体素子の端面にかけて大きくなる。そのため、半導体素子の周縁では、半導体素子の多層積層膜の界面における剥離や、場合によってはシリコン基材そのものが破壊することが生じる。特に剥離は、端面に小さな凹凸やマイクロクラックなどが存在する場合であっても、その小さな凹凸やマイクロクラックなどに応力が集中し、クラックをもたらす。一度わずかでもクラックが入ると、そこを起点として、クラックが進展し、次々とクラックの進行方向における先端部に新たに応力が集中していく。そのため、大きな剥離が生じてしまうことになる。

さらに、図１１に示すような半導体素子１の回路形成面（主面）と配線基板２５の上面とを対面させ、バンプ（突起状の電極）２７を用いて半導体素子１と配線基板２５とを接続するフリップチップ実装という実装方式も多く採用されている。配線基板２５の下面には複数のボール２６が形成され、ボール２６を介して外部回路と電気的接続をとっている。

また、フリップチップ工法で半導体素子と配線基板とを接続させたFCBGA（Flipchip Ball Grid Array）では、多くの場合、封止用の樹脂であるアンダーフィル樹脂により半導体素子１の素子形成面のみが覆われており、半導体素子１の端面３１（ダイシング時に切断された面）は露出していることが多い。そのため、アンダーフィル樹脂が濡れ広がり、樹脂フィレットを形成する。このフィレットラインが、半導体素子１のシリコン材の切断面３１に位置するために、外力による応力集中がおこる。さらに露出したアンダーフィル樹脂の強力な収縮力のために、半導体素子１の端面から亀裂が生じるという不具合があった。

従来では、図７に示すようなダイシングブレードにより半導体素子に分割していた。これだけでは、半導体素子のコーナー部（頂点）への応力集中が生じる。加えて脆弱な積層膜の端部もコーナー部に近いため、高い応力集中が生じる。さらにダイシングブレードはSiのような硬いものの切断には向いているが、ダイシングブレードを用いて積層膜を切断すると、図１２に示すように、積層膜４には、ダイシングによるストレスのため、クラック３５が生じ、それを起点として容易に亀裂進展し破壊してしまう。

ここで、図１３に示すように、通常四角板形状に切り出される半導体素子１の角部のうち、応力が集中しやすいコーナー部を除去することも提案されている。

さらに、特許文献１では、シリコンフリップチップ実装の半導体素子において、シリコンアンダーフィル側のチップ端面のコーナー部をあらかじめ除去している。このコーナー部は、ダイシング前に、レーザーを用いて除去される。

また、前述のように、半導体素子の回路形成において脆弱な低誘電率膜の積層膜を形成した半導体素子の場合、樹脂封止した半導体パッケージであって、シリコン基板は破壊に至らずとも、素子周辺部に加わる応力により、積層膜４に亀裂または剥離が生じる。積層膜４を構成する層間絶縁膜６の一部が僅かでも剥離しだすと、その亀裂部に応力が集中し、そこを起点として全体へ剥離が進行する。

この層間隔離を防止するため、図１３に示すように、半導体素子１の周縁部の一部分の積層膜４を除去するという技術が提案されている。さらに特許文献２の発明によれば、図１４に示すように、半導体素子１の周縁部の一部分の積層膜４を、半導体基板２の表面に形成された酸化膜３が露出する深さまで（レーザーにて）除去する技術が開発されている。この技術では、半導体素子１の周縁部の積層膜４を除去して半導体素子１の周縁部の半導体基板２の表面を露出し、半導体素子１の周縁部をシリコン等の半導体若しくはその酸化膜とすることができ、かつ半導体基板２を彫り封止樹脂１０との接着強度を高めようとするものである。
特開２００６−２９４６８８号公報 特開２００５−３１１３４５号公報

積層膜のマイクロクラックの発生問題に関しては、図１５に示すようにレーザーを用いるダイシング法を利用することで、積層膜４の切断面３６では積層膜４が溶融して固着することによりマイクロクラックを修復できることがわかった。

しかしながら、一方で、レーザーを用いた切除により、実は半導体基板にも熱ダメージが蓄積される問題があることがわかった。そのため、特に半導体基板の側面に封止樹脂の端面がくる場合では特に、半導体基板の表層近傍で半導体基板の側面からクラックが入ってしまう不具合がある。

具体的には、半導体素子の端面において積層膜を除去するために、レーザー光線による加熱がおこなわれる。このため、図１４に示すように、半導体基板２には、熱ダメージ部３２が形成される。また、図１６に示すように、フリップチップ実装では、この熱ダメージがとくに問題となり、熱ダメージ部３２に起因するクラック３５の対策が急務である。

本発明は、上記問題点を解決し、脆弱な低比誘電率層間絶縁膜を備えた半導体素子を有する半導体装置であって、半導体素子の周縁部における層間隔離を防止することができる、信頼性の高い半導体装置及びその製造方法を提供することにある。

上記課題を解決するために、本発明は、次のような手段を用いるものである。

応力集中の起こりやすい半導体素子周囲において、脆弱な低比誘電率層間絶縁膜が除去されているとともに、積層膜の切断面は、レーザーなどの加熱ビームにより溶融されて固着される。

また、半導体基板は、上記加熱ビームにより熱ダメージをうけるため、熱ダメージをうけた領域部分が切除された形状を有している。

具体的には、本発明の半導体装置は、回路素子が形成された主面に、比誘電率が２．５以下である絶縁層を一層以上含む積層膜を有する半導体素子を備えている。半導体素子の周縁では、積層膜が形成されておらず、積層膜の下に位置する半導体基板が露出している。半導体基板は、一部分が積層膜から露出する上面と、上面のうち積層膜から露出する部分に設けられた切り欠き部とを有する。

このような構成では、積層膜の端面にマイクロクラックが発生することを防止できるので、積層膜の破壊を防止することができる。

また、上記構成では、半導体基板にはほとんど熱ダメージが形成されていないので、半導体素子の周縁において剥離が発生することを防止することができる。

後述の好ましい実施形態では、本発明の半導体装置は、半導体素子に設けられた第１の接続パッドと、第２の接続パッドを有する配線基板とをさらに備え、第１の接続パッドと第２の接続とを互いに対面させて半導体素子と配線基板とが互いに電気的に接続されたフェイスダウン構造を有し、半導体素子と配線基板との間には封止樹脂が設けられており、半導体素子の端面の少なくとも一部分は、封止樹脂から露出している。

後述の好ましい実施形態では、半導体素子の主面には、回路素子と、配線基板に電気的に接続される第１の接続パッドとが形成されており、切り欠き部は、半導体基板の下面の少なくとも１つの頂点とは反対側に設けられており、上面における切り欠き部の形状は、矩形である。後述の別の好ましい実施形態では、半導体素子の主面には、回路素子と、配線基板に電気的に接続される第１の接続パッドとが形成されており、切り欠き部は、半導体基板の下面の少なくとも１つの頂点とは反対側に設けられており、上面に対して傾く斜面部を有している。後述のまた別の好ましい実施形態では、切り欠き部は、半導体基板の下面の少なくとも１つの辺とは反対側に設けられており、上面に対して傾く斜面部を有している。

本発明の半導体装置では、積層膜の端面は、加熱溶融されて固着されたものであることが好ましい。

本発明の半導体装置の製造方法は、半導体基板の上に、比誘電率が２．５以下である絶縁層を一層以上含む積層膜を有する半導体素子を形成する工程（ａ）と、積層膜の周縁に熱エネルギーを照射させ、半導体基板を露出させる工程（ｂ）と、工程（ｂ）の後で、メカニカルダイシング工法により半導体基板のうち積層膜から露出する部分の一部分を除去する工程（ｃ）とを備えている。また、工程（ｃ）の代わりに、プラズマエッチング法により半導体基板のうち積層膜から露出する部分の一部分を除去する工程（ｆ）を備えていてもよい。

これにより、積層膜の端部においてマイクロクラックが発生することを防止できるので、積層膜の破壊を防止することができる。

それだけでなく、半導体基板のうち積層膜から露出する部分に形成された熱ダメージ部を除去することができるので、半導体基板のうち積層膜から露出する部分において剥離または破壊の発生を防止することができる。

本発明によれば、半導体素子の周縁での微細拡散プロセスにおける脆弱な低誘電率膜部の破壊、および半導体素子の表面からのその低誘電率膜の剥離を防止でき、かつ、半導体素子の基材である半導体基板においても、コーナー部の応力集中によるクラックを防止できる。これにより、半導体素子の信頼性を高めることができる。

以下、本発明の実施形態を、図面を参照して説明する。なお、本発明は、以下に示す実施形態に限定されない。

（第１の実施形態）
図１および図２は、本発明の第１の実施形態にかかる半導体装置における半導体素子の端部構造の一形態を示す断面図であり、図３および図４は、本発明の一実施形態に係わる半導体装置における半導体素子の端部構造の一形態を示す斜視図である。

本実施形態にかかる半導体素子１では、シリコン基板（半導体基板）２の上に酸化膜３が形成されており、図示していないが通常半導体の回路が形成されている。酸化膜３の上には積層膜４が形成されており、積層膜４は配線層５と層間絶縁膜（絶縁層）６とを交互に重ねたものである。積層膜４の端面３１は、ウエハー２０を切断して半導体素子１を個片化させたときの切断面である。

積層膜４の層間絶縁膜６は比誘電率が２．５以下である低誘電率層であり、このような積層膜４は半導体素子１の回路素子が形成された主面に存在している。また、積層膜４は、半導体素子１の周縁、具体的には、半導体素子１の端面から少なくとも１０μｍ以上離れた領域において形成されておらず、その領域では、半導体基板２が露出している。

本実施形態にかかる半導体素子１の第一のポイントは、積層膜４の切断面３６（端面）が加熱溶融されて固着されたものであるということである。これにより、積層膜４の切断面３６にマイクロクラックが発生することを防止できるので、マイクロクラックを起点とする亀裂の進行を防止でき、よって、積層膜４の破壊を抑制することができる。

本実施形態にかかる半導体素子１の第二のポイントは、半導体基板２では、上面２ａのうち積層膜４から露出する部分には、切り欠き部が形成されているということである。積層膜４の切断面３６を加熱溶融させると、半導体基板２の上面２ａのうち積層膜４から露出する部分には熱ダメージ部３２が形成される。半導体基板２に熱ダメージ部３２が存在していると、熱ダメージ部３２に起因するクラックが発生する虞があり、半導体基板２の割れなどを招来する。そのため、熱ダメージ部３２を半導体基板２から除去することが好ましい。そこで、本実施形態にかかる半導体素子１では、熱ダメージ部３２の大部分を半導体基板２から除去しており、その結果、半導体基板２の上面２ａのうち積層膜４から露出する部分には切り欠き部が形成されている。これにより、本実施形態における半導体基板２には熱ダメージ部３２がほとんど存在していないので、熱ダメージ部３２の形成に起因して半導体基板２にクラックが発生することを防止でき、半導体素子１の信頼性の向上を図ることができる。

以下に、切り欠き部の形状を具体的に説明する。

上面および下面ともに矩形の半導体基板から上面の頂点を含む立体（その形状は直方体または立方体）を除去すると、図１に示す第１の切り欠き部３３が形成される。よって、第１の切り欠き部３３は、半導体基板２の下面の頂点とは反対側に設けられており、半導体基板２の上面２ａの隅に設けられている。また、第１の切り欠き部３３の形状は直方体または立方体であるので、半導体基板２の上面２ａ、第１の側面および第２の側面（第１の側面と第２の側面とは互いに垂直）における第１の切り欠き部３３の形状は矩形である。

熱ダメージ部３２を広範囲に亘って除去するためには、第１の切り欠き部３３が大きい方が好ましい。具体的には、上面および下面ともに矩形の半導体基板から上面を構成する辺を含む立体（その形状は直方体または立方体）を除去することにより、第１の切り欠き部３３を形成することが好ましい。別の言い方をすると、第１の切り欠き部３３は、半導体基板２の下面を構成する辺とは反対側に設けられていることが好ましく、半導体基板２の上面２ａの周縁において半導体基板２の周方向に亘って設けられていることが好ましい。

また、上面および下面ともに矩形の半導体基板から上面の頂点を含む立体を除去するように上面から下面に対して斜めにダイシングブレードを入れると、図２および図３に示す第２の切り欠き部３４が形成される。よって、第２の切り欠き部３４は、半導体基板２の下面の頂点とは反対側に設けられており、半導体基板２の上面２ａの隅に設けられている。また、第２の切り欠き部３４は、半導体基板２の上面２ａから下面の頂点へ向かって傾く斜面部３４ａを有している。半導体基板２が第２の切り欠き部３４を有していれば、半導体基板２が第１の切り欠き部３３を有している場合に比べて、応力集中をさらに低減させることができる。

熱ダメージ部３２を広範囲に亘って除去するためには、第２の切り欠き部３４が大きい方が好ましい。具体的には、上面および下面ともに矩形の半導体基板に対して上面から下面へ向かって斜めにダイシングブレードを入れることにより、第２の切り欠き部３４を形成することが好ましい。別の言い方をすると、第２の切り欠き部３４は、半導体基板２の下面を構成する辺とは反対側に設けられていることが好ましく、半導体基板２の上面２ａの周縁において半導体基板２の周方向に亘って設けられていることが好ましい。

（第２の実施形態）
図５は、本発明の第２の実施形態にかかる半導体装置の概略構成を示す断面図である。

本実施形態における半導体素子１は、第１の接続パッド２８を積層膜４の表面に有しており、本実施形態における配線基板１１は、第２の接続パッド２９を表面に有している。本実施形態にかかる半導体装置では、第１の接続パッド２８と第２の接続パッド２９とが互いに対面するように半導体素子１と配線基板１１とが配置されており、このようなフェイスダウン構造では、第１の接続パッド２８はバンプ２７を介して第２の接続パッド２９に電気的に接続されている。また、半導体素子１と配線基板１１との間にはアンダーフィル樹脂９が設けられており、バンプ２７などはアンダーフィル樹脂９に封止されているが、半導体素子１の切断面３１はアンダーフィル樹脂９から露出している。

一般に、フリップチップ工法では、封止用の樹脂であるアンダーフィルにより半導体素子の素子形成面のみを覆い、半導体素子の端面を露出させる。また、アンダーフィル樹脂のフィレットラインが、半導体素子を個片化させる際の切断端面に位置する。それにより、半導体基板の頂点に著しい応力集中がおこる。しかし、本実施形態における半導体基板２は図３に示す第２の切り欠き部３４を有しているので、この半導体素子１では応力集中がおこると予想される半導体基板２の頂点が除去されている。また、積層膜４の切断面３６は半導体素子１の周縁から離れた位置に配置されているため、積層膜４の切断面３６に生じる応力を低減させることができる。よって、半導体基板２および積層膜４のいずれも破壊を抑止できるものである。

以上の半導体装置の製造方法を図６（ａ）〜（ｄ）を用いて説明する。

まず、半導体素子に個片化させる前のウエハーを作製した後、そのウエハーを個片化させて図６（ａ）に示すチップを作製する。ウエハーの作製方法としては、具体的には、まず半導体基板２の上に酸化膜３を形成し、次に層間絶縁膜６および配線層５の順に交互に形成して酸化膜３の上に積層膜４を形成する（工程（ａ）または工程（ｄ））。なお、半導体素子に個片化させる前のウエハーを用いて以下に示す工程を行っても良い。

次に、積層膜４の周縁に熱エネルギー１８を照射して、積層膜４のうち熱エネルギー１８が照射された部分を除去する。これにより、積層膜４の新たな端面が形成される。この新たな端面は、加熱溶融された後に固化されて形成されたものである。これにより、図６（ｂ）に示すように、半導体素子１の周縁では、積層膜４が除去され（工程（ｂ）または工程（ｅ））、半導体基板２には熱ダメージ部３２が形成される。

ここで、熱エネルギー１８は、レーザービームであることが好ましく、例えばYAGレーザーまたはCO₂レーザーだけでなくその他の赤外線ビームなど局所的な加熱源であればよい。

続いて、機械的なダイシング工法によって、半導体基板２の上面２ａのうち積層膜４から露出する部分の一部分を半導体基板２から切り落とす（工程（ｃ））。このとき、半導体基板２の上面２ａの頂点を取り除くように上面２ａから下面に対して斜めにダイシングブレードを入れると、図６（ｃ）に示すように半導体基板２に第２の切り欠き部３４を形成することができる。これにより、図６（ｂ）に示す工程において形成された熱ダメージ部３２を半導体基板２から除去することができる。よって、熱ダメージ部３２の形成に起因する半導体基板２の破壊を防止することができる。

ここで、図６（ｃ）に示す工程では、プラズマエッチングによって、半導体基板２の少なくとも頂点を含む立体を半導体基板２から除去しても良い（工程（ｆ））。ダイヤモンドブレードによるダイシングを行うと、切断面には１μｍレベルの凹凸が残る。これに比べ、プラズマエッチングによる除去を行えば、切断面における凹凸のレベルを１μｍよりも下げることができるので、半導体基板の端面を平滑な面に処理することができる。そのため、半導体基板の周縁部に形成された微細な凹凸にかかる応力集中を低減することができる。その結果、積層膜の剥離および半導体基板の頂点における欠けを防止することができる。さらには、とりわけ厳しいFCBGAのフリップチップ実装の場合においても、半導体基板の破壊を防止することができる。

なお、本実施形態では、図３に示す第２の切り欠き部３４を半導体基板２に形成する方法を説明したが、同一の方法に従って、上記第１の実施形態で説明した第１の切り欠き部３３および図４に示す第２の切り欠き部３４を半導体基板２に形成することができる。

また、上記第１および第２の実施形態では、半導体基板の材料としてシリコンを挙げたが、GaAsなどのシリコン以外の材料を用いても同様な効果が得られるものである。

以上説明したように、本発明は、脆弱な低比誘電率層間絶縁膜を備えた半導体素子においてその周縁部における層間隔離を防止することができるので、回路微細化が要求された半導体素子および半導体装置について有用である。

本発明の一実施形態に係わる半導体装置における半導体素子の端部構造の一形態を示す断面図 本発明の一実施形態に係わる半導体装置における半導体素子の端部構造の一形態を示す断面図 本発明の一実施形態に係わる半導体装置における半導体素子の端部構造の一形態を示す斜視図 本発明の一実施形態に係わる半導体装置における半導体素子の端部構造の一形態を示す斜視図 本発明の一実施形態に係わる半導体装置の端部構造の一形態を示す断面図 本発明の半導体装置の製造方法を示す断面図 従来の半導体素子の製造一工程を示す斜視図および断面図 従来の半導体装置の概略構成を示す断面図 従来の半導体装置の概略構成を示す断面図 従来の半導体装置の半導体素子面の応力分布を示す断面図。 従来の半導体装置の概略構成を示す断面図 従来の半導体装置における半導体素子の端部構造の一形態を示す断面図 従来の半導体装置における半導体素子の端部構造の一形態を示す断面図 従来の半導体装置における半導体素子の端部構造の一形態を示す断面図 従来の半導体装置における半導体素子の端部構造の一形態を示す断面図 従来の半導体装置が抱える問題を示す断面図

符号の説明

１ 半導体素子
２ 半導体基板
２ａ 上面
３ 酸化膜
４ 積層膜
５ 配線層
６ 層間絶縁膜
９ アンダーフィル樹脂
１０ 封止樹脂
１１ 配線基板
１８ 熱エネルギー
１９ ダイシングブレード
２０ ウエハー
２１ ダイパッド
２２ ダイアタッチ材
２３ リードフレーム
２４ ボンディングワイヤー
２５ 配線基板
２６ ボール
２７ バンプ
２８ 第１の接続パッド
２９ 第２の接続パッド
３１ 切断面
３２ 熱ダメージ部
３３ 第１の切り欠き部
３４ 第２の切り欠き部
３４ａ 斜面部
３５ クラック
３６ 切断面

Claims (8)

1. 回路素子が形成された主面に、比誘電率が２．５以下である絶縁層を一層以上含む積層膜を有する半導体素子を備え、
   前記半導体素子の周縁では、前記積層膜が形成されておらず、前記積層膜の下に位置する半導体基板が露出しており、
   前記半導体基板は、一部分が前記積層膜から露出する上面と、前記上面のうち前記積層膜から露出する部分に設けられた切り欠き部とを有することを特徴とする半導体装置。
2. 前記半導体素子に設けられた第１の接続パッドと、
   第２の接続パッドを有する配線基板とをさらに備え、
   前記第１の接続パッドと前記第２の接続とを互いに対面させて前記半導体素子と前記配線基板とが互いに電気的に接続されたフェイスダウン構造を有し、
   前記半導体素子と前記配線基板との間には封止樹脂が設けられており、
   前記半導体素子の端面の少なくとも一部分は、前記封止樹脂から露出していることを特徴とする請求項１に記載の半導体装置。
3. 前記半導体素子の前記主面には、前記回路素子と、配線基板に電気的に接続される第１の接続パッドとが形成されており、
   前記切り欠き部は、前記半導体基板の下面の少なくとも１つの頂点とは反対側に設けられており、
   前記上面における前記切り欠き部の形状は、矩形であることを特徴とする請求項１または２に記載の半導体装置。
4. 前記半導体素子の前記主面には、前記回路素子と、配線基板に電気的に接続される第１の接続パッドとが形成されており、
   前記切り欠き部は、前記半導体基板の下面の少なくとも１つの頂点とは反対側に設けられており、前記上面に対して傾く斜面部を有することを特徴とする請求項１または２に記載の半導体装置。
5. 前記切り欠き部は、前記半導体基板の下面の少なくとも１つの辺とは反対側に設けられており、前記上面に対して傾く斜面部を有することを特徴とする請求項１または２に記載の半導体装置。
6. 前記積層膜の端面は、加熱溶融されて固着されたものであることを特徴とする請求項１から５の何れか一つに記載の半導体装置。
7. 半導体基板の上に、比誘電率が２．５以下である絶縁層を一層以上含む積層膜を有する半導体素子を形成する工程（ａ）と、
   前記積層膜の周縁に熱エネルギーを照射させ、前記半導体基板を露出させる工程（ｂ）と、
   前記工程（ｂ）の後で、メカニカルダイシング工法により前記半導体基板のうち前記積層膜から露出する部分の一部分を除去する工程（ｃ）とを備えていることを特徴とする半導体装置の製造方法。
8. 半導体基板の上に、比誘電率が２．５以下である絶縁層を一層以上含む積層膜を有する半導体素子を形成する工程（ｄ）と、
   前記積層膜の周縁に熱エネルギーを照射させ、前記半導体基板を露出させる工程（ｅ）と、
   前記工程（ｅ）の後で、プラズマエッチング法により前記半導体基板のうち前記積層膜から露出する部分の一部分を除去する工程（ｆ）とを備えていることを特徴とする半導体装置の製造方法。

Images