JP2011258870A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2011258870A
JP2011258870A JP2010133961A JP2010133961A JP2011258870A JP 2011258870 A JP2011258870 A JP 2011258870A JP 2010133961 A JP2010133961 A JP 2010133961A JP 2010133961 A JP2010133961 A JP 2010133961A JP 2011258870 A JP2011258870 A JP 2011258870A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode terminals
resin layer
resin
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010133961A
Other languages
English (en)
Other versions
JP5546363B2 (ja
Inventor
Kazunori Fuji
和則 富士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010133961A priority Critical patent/JP5546363B2/ja
Publication of JP2011258870A publication Critical patent/JP2011258870A/ja
Application granted granted Critical
Publication of JP5546363B2 publication Critical patent/JP5546363B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 半導体装置の生産性の向上を図ることができる半導体装置の製造方法を提供すること。
【解決手段】 互いに離間する複数の電極端子3を基材に形成する工程と、上記基材に複数の半導体素子2を配置する工程と、複数の電極端子3のうち隣接する2つの電極端子3a,3bに挟まれた隙間721に配置された部位を有し、且つ、複数の半導体素子3を覆う樹脂層74を上記基材に形成する工程と、レーザ77を照射し隙間721を通る第1の溝741を樹脂層74に形成することにより、樹脂層74を、複数の半導体素子2のいずれかを各々が覆う複数の樹脂部1に分離する工程と、を備える。
【選択図】 図14B

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
近年、基材上に半導体装置における半導体素子を搭載した後エリア毎に一括封止を行い(MAP(Mold Area Package)方式)、その後、切断して個々の電子部品を製造することが増えてきている。特許文献1に、このような技術に関連する情報が記載されている。
従来の半導体装置の製造方法では、まず、複数の電極端子および複数の導電板を基材に形成する。次に、各導電板に複数の半導体素子を配置する。次に、半導体素子および電極端子をワイヤで接続する。次に、半導体素子および複数の電極端子などを樹脂層にて一括して覆う。次に、ダイシングブレードを用いて樹脂層を切断することにより、半導体素子ごとに樹脂で覆われた個片を、個々の半導体装置として取り出す。
ダイシングブレードを用いて樹脂層を切断する場合には水を使用する。この場合には、樹脂層を切断後に水を乾燥させる手間を要するため、半導体装置の生産性を向上させることのできる方法の開発が望まれている。
特開2008−218469号公報
本発明は、上記した事情のもとで考え出されたものであって、半導体装置の生産性の向上を図ることができる半導体装置の製造方法を提供することをその主たる課題とする。
本発明の第1の側面によって提供される半導体装置の製造方法は、互いに離間する複数の電極端子を基材に形成する工程と、上記基材に複数の半導体素子を配置する工程と、上記複数の電極端子のうち隣接する2つの電極端子に挟まれた隙間に配置された部位を有し、且つ、上記複数の半導体素子を覆う樹脂層を上記基材に形成する工程と、レーザを照射し上記隙間を通る溝を上記樹脂層に形成することにより、上記樹脂層を、上記複数の半導体素子のいずれかを各々が覆う複数の樹脂部に分離する工程と、を備える。
本発明の好ましい実施の形態においては、上記分離する工程においては、上記溝として、上記2つの電極端子が離間する方向である第1方向と交差する第2方向に延びるものを形成する。
本発明の好ましい実施の形態においては、上記溝の上記第1方向における寸法は、上記2つの電極端子の上記第1方向における離間距離より大きい。
本発明の好ましい実施の形態においては、上記分離する工程においては、上記レーザを、上記樹脂層を除去し且つ上記複数の電極端子を除去させない波長で照射する。
本発明の好ましい実施の形態においては、上記分離する工程においては、上記2つの電極端子をそれぞれ、上記複数の樹脂部のいずれかから露出させる。
本発明の好ましい実施の形態においては、上記分離する工程においては、上記複数の電極端子のいずれをも上記複数の樹脂部のいずれかから露出させる。
本発明の好ましい実施の形態においては、上記複数の電極端子を基材に形成する工程においては、上記複数の電極端子を上記基材に当接させる。
本発明の好ましい実施の形態においては、上記分離する工程においては、上記第1方向と上記第2方向とに交差する上記樹脂層の厚み方向のうち上記樹脂層から上記複数の電極端子に向かう方向に、上記レーザを照射する。
本発明の好ましい実施の形態においては、上記分離する工程においては、上記第1方向と上記第2方向とに交差する上記樹脂層の厚み方向のうち上記複数の電極端子から上記樹脂層に向かう方向に、上記レーザを照射する。
本発明の好ましい実施の形態においては、上記複数の半導体素子を配置する工程の前に、上記基材に複数の導電板を形成する工程を更に備え、上記複数の半導体素子を配置する工程においては、各半導体素子を上記複数の導電板のいずれかに配置する。
本発明の好ましい実施の形態においては、上記複数の半導体素子を配置する工程においては、各半導体素子を上記複数の導電板のいずれかに導通させる。
本発明の好ましい実施の形態においては、上記分離する工程の前に、上記樹脂層から上記基材を取り除く工程を更に備える。
本発明の好ましい実施の形態においては、上記取り除く工程においては、上記複数の電極端子を上記樹脂層から露出させる。
本発明の好ましい実施の形態においては、上記分離する工程においては、レーザ退避溝を有する真空吸引ステージに上記樹脂層を配置し、且つ、上記樹脂層のうち上記2つの電極端子に挟まれた部位を、上記レーザ退避溝に対向させる。
本発明の第2の側面によって提供される半導体装置は、半導体素子と、上記半導体素子に導通する複数の電極端子と、上記半導体素子および上記複数の電極端子を覆い、且つ、上記半導体素子を囲む側面および上記側面につながる底面を有する樹脂部と、を備え、上記複数の電極端子の各々は、上記底面に沿って広がる平板状であり、且つ、上記底面から露出する第1露出面を有し、上記側面は全体にわたって、上記底面の高低差より大きい高低差を有する粗面である。
本発明の好ましい実施の形態においては、上記樹脂部は、上記側面の全体にわたって上記側面にて露出する球状のシリカを複数含む。
本発明の好ましい実施の形態においては、上記複数の電極端子はそれぞれ、上記側面から露出する第2露出面を有する。
本発明の好ましい実施の形態においては、上記複数の電極端子のいずれかは、上記側面から突出する突出部を含む。
本発明の好ましい実施の形態においては、上記側面は、上記底面と鋭角をなすように上記底面と垂直である方向に対し傾斜し、上記樹脂部は、上記側面になだらかにつながり且つ上記底面と反対側を向く主面を有する。
本発明の好ましい実施の形態においては、上記側面は、上記底面と鈍角をなすように上記底面と垂直である方向に対し傾斜し、且つ、上記底面となだらかにつながる。
本発明の好ましい実施の形態においては、上記樹脂部は、上記側面とつながり且つ上記底面と反対側を向く主面を有し、上記樹脂部は、上記側面にて上記突出部から上記主面に向かって、上記突出部が突出する方向に隆起する帯状の隆起部を含む。
本発明の好ましい実施の形態においては、上記複数の電極端子はいずれも、上記第1露出面を底面とする錐台状である。
本発明の好ましい実施の形態においては、上記複数の電極端子は、上記第1露出面を構成する第1メッキ層と、上記第1メッキ層と異なる導体よりなり且つ上記第1メッキ層に積層された中間層と、上記中間層と異なる導体よりなり且つ上記中間層に積層された第2メッキ層と、を含む。
本発明の好ましい実施の形態においては、上記半導体素子が配置され且つ上記樹脂部に覆われた導電板を更に備え、上記導電板は、上記底面に沿って延びる平板状であり、且つ、上記底面から露出している。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第1実施形態にかかる半導体装置の斜視図である。 本発明の第1実施形態にかかる半導体装置の斜視図である。 本発明の第1実施形態にかかる半導体装置の正面図である。 図3に示した半導体装置の底面図である。 図3に示した半導体装置の左側面図である。 図3に示した半導体装置の平面図(一部透視化)である。 図6のVII−VII線に沿う断面図である。 図6のVIII−VIII線に沿う断面図である。 図7に示した半導体装置の部分拡大断面図である。 本発明の第1実施形態にかかる半導体装置の製造工程における電極端子および導電板を形成する工程を示す要部平面図である。 図10AのB−B線に沿う要部断面図である。 図10AのC−C線に沿う要部断面図である。 図10Aに続く半導体素子およびワイヤを形成する工程を示す要部平面図である。 図11AのB−B線に沿う要部断面図である。 図11AのC−C線に沿う要部断面図である。 図11Aに続く樹脂層を形成する工程を示す要部平面図(一部透視化)である。 図12AのB−B線に沿う要部断面図である。 図12AのC−C線に沿う要部断面図である。 図12Aに続く基材を除去する工程を示す要部平面図(一部透視化)である。 図13AのB−B線に沿う要部断面図である。 図13AのC−C線に沿う要部断面図である。 図12Aに続く基材を除去する工程を示す要部底面図である。 図13Aに続く樹脂層を樹脂部へ分離する工程を示す要部平面図(一部透視化)である。 図14AのB−B線に沿う要部断面図である。 図14AのC−C線に沿う要部断面図である。 図13Aに続く樹脂層を樹脂部へ分離する工程を示す要部底面図である。 樹脂層と同一材料からなる物をダイシングブレードで切断したときの切断面と、樹脂層と同一材料からなる物をレーザを照射することにより切断したときの切断面とを示す写真である。 電極端子および導電板の変形例を示すための半導体装置の断面図である。 電極端子および導電板の変形例を示すための半導体装置の断面図である。 電極端子および導電板の変形例を示すための半導体装置の断面図である。 第2露出面と樹脂部の側面とが面一である半導体装置の断面図である。 本発明の第1実施形態の変形例にかかる半導体装置の斜視図である。 本発明の第1実施形態の変形例にかかる半導体装置の斜視図である。 本発明の第1実施形態の変形例にかかる半導体装置の平面図(一部透視化)である。 本発明の第2実施形態にかかる半導体装置の斜視図である。 本発明の第2実施形態にかかる半導体装置の斜視図である。 本発明の第2実施形態にかかる半導体装置の正面図である。 図25に示した半導体装置の底面図である。 図25に示した半導体装置の左側面図である。 図25に示した半導体装置の平面図(一部透視化)である。 図28のXXIX−XXIX線に沿う断面図である。 図28のXXX−XXX線に沿う断面図である。 本発明の第2実施形態にかかる半導体装置の製造工程における、樹脂層を樹脂部32分離する工程を示す要部平面図である。 図31AのB−B線に沿う要部断面図である。 図31AのC−C線に沿う要部断面図である。 本発明の第2実施形態にかかる半導体装置の製造工程における、樹脂層を樹脂部へ分離する工程を示す要部底面図(一部透視化)である。 本発明の第2実施形態の変形例にかかる半導体装置の斜視図である。 本発明の第2実施形態の変形例にかかる半導体装置の斜視図である。 本発明の第2実施形態の変形例にかかる半導体装置の平面図(一部透視化)である。
以下、本発明の実施の形態につき、図面を参照して具体的に説明する。
図1〜図15を用いて本発明の第1実施形態について説明する。図1、図2は、本実施形態にかかる半導体装置の斜視図である。図3は、本実施形態にかかる半導体装置の正面図である。図4は、図3に示した半導体装置の底面図である。図5は、図3に示した半導体装置の左側面図である。図6は、図3に示した半導体装置の平面図(一部透視化)である。図7は、図6のVII−VII線に沿う断面図である。図8は、図6のVIII−VIII線に沿う断面図である。図9は、図7の領域88の部分拡大断面図である。
これらの図に示す半導体装置A1は、樹脂部1と、半導体素子2と、4つの電極端子3と、導電板4と、4本のワイヤ5と、を備える。半導体装置A1は、たとえばMAP(Mold Area Package)タイプの構造を有する。半導体装置A1の方向xにおける寸法は、数mm(たとえば1mm〜2mm)程度である。半導体装置A1の方向yにおける寸法は、数mm(たとえば1mm〜2mm)程度である。半導体装置A1の方向zにおける寸法は、たとえば、0.5〜0.85mm程度である。
図7に示すように、樹脂部1は、半導体素子2と、電極端子3と、導電板4と、ワイヤ5とを覆っている。樹脂部1は、半導体素子2と、電極端子3と、導電板4と、ワイヤ5とを保護するためのものである。樹脂部1は、たとえば、エポキシ樹脂よりなる。図9に示すように、本実施形態では、樹脂部1は、球状のシリカ11を複数含む。図7に示すように、樹脂部1は、主面13と、側面14と、底面15とを有する。
主面13および底面15はいずれも平面状であり、互いに反対側を向く。図6によく表れているように、側面14は、方向z視において、半導体素子2を囲んでいる。図7に示すように、側面14は、主面13および底面15につながる。本実施形態において、側面14は、主面13となめらかにつながる。側面14は、底面15と鋭角をなすように方向zに対しわずかに傾斜するテーパ状である。側面14のうち底面15から主面13に至る部位の方向xにおける寸法L1は、たとえば、10μm〜20μmである。側面14は全体にわたって、底面15の高低差より大きい高低差を有する粗面である。本実施形態においてはさらに、側面14では全体にわたって、球状のシリカ11が複数露出している(図9参照)。各シリカ11の直径は、たとえば、5μm〜40μmである。側面14において、たとえば、縦が0.5mm、横が0.5mm(0.5mm角)の領域当たり、40〜80個のシリカ11が露出している。
半導体素子2は、レギュレータICなどのICチップである。半導体素子2には、図示しない複数の電極が形成されている。半導体素子2の方向x,方向yにおける寸法はそれぞれ、たとえば、0.55mm程度である。半導体素子2の方向zにおける寸法は、たとえば、0.23mm程度である。
図7によく表れているように、各電極端子3は、半導体装置A1を回路基板81に実装する際の実装電極として機能する。各電極端子3は、底面15に沿って広がる平板状である。各電極端子の方向x,方向y,方向zにおける寸法は、それぞれ、たとえば、200μm,200μm,30〜200μmである。
各電極端子3は、第1露出面31と第2露出面32とを有する。第1露出面31は、底面15から露出している。第1露出面31は底面15と面一となっている。各電極端子3は、第1露出面31を底面とする錐台状となっている。なお、各電極端子3の形状は、錐台状である必要は必ずしもなく、直方体状(図16参照)、逆錐台状(図17参照)、もしくは、くさび状(図18参照)であってもよい。第2露出面32は、側面14から露出している。第2露出面32は、側面14から露出していれば側面14と面一(図19参照)であってもかまわない。本実施形態において各電極端子3は、側面14から突出する突出部34を含む。電極端子3の側面14からの突出寸法、すなわち、突出部34の方向xにおける寸法L2は、たとえば、10μm〜30μmである。
各電極端子3は、第1メッキ層36と、中間層37と、第2メッキ層38とを含む。各電極端子3は、第1メッキ層36、中間層37、および第2メッキ層38が積層された積層構造を有する。第1メッキ層36、中間層37、および第2メッキ層38はいずれも、導電性材料よりなる。第1メッキ層36は、第1露出面31を構成している。第1メッキ層36は、後述の半導体装置A1を製造する工程において、中間層37が取り除かれるのを防止するために形成されている。第2メッキ層38は、中間層37が酸化されるのを防止するために形成されている。第2メッキ層38はさらに、ワイヤ5がボンディングされる際にワイヤ5との接合性を向上させるために、形成されている。第1メッキ層36を構成する材料と、中間層37を構成する材料とは、互いに異なる。また、第2メッキ層38を構成する材料と、中間層37を構成する材料とは、互いに異なる。第1メッキ層36、中間層37、第2メッキ層38を構成する材料の一例としては、それぞれ、Ag、Cu、Agが挙げられる。もしくは、第1メッキ層36、中間層37、および、第2メッキ層38を構成する材料の一例としては、それぞれ、Ni/Ag、Cu、Ni/Auが挙げられる。
なお、各図において、複数の電極端子3の各々を、電極端子3a,3b,3c,3dとしている。
図7によく表れているように、導電板4は、底面15に沿って広がる平板状である。導電板4の方向x,方向y,方向zにおける寸法は、それぞれ、たとえば、600μm,600μm,30〜200μmである。同図にて方向z視における導電板4の大きさは半導体素子2の大きさとほぼ同程度であるが、方向z視における導電板4は、半導体素子2より小さくても、もしくは、大きくてもよい。
図7によく表れているように、導電板4は、露出面41を有する。露出面41は底面15から露出している。露出面41は底面15と面一となっている。導電板4は、露出面41を底面とする錐台状となっている。なお、導電板4の形状は、錐台状である必要は必ずしもなく、直方体状(図16参照)、逆錐台状(図17参照)、もしくは、くさび状であってもよい。導電板4には半導体素子2が配置されている。半導体素子2にて発生した熱は、導電板4に伝わる。導電板4と半導体素子2との間には、導電性の接着層(図示略)が介在していてもよい。
導電板4は、各電極端子3と同様の積層構造を有する。すなわち、導電板4は、第1メッキ層46、中間層47、および第2メッキ層48とが積層された積層構造を有する。第1メッキ層46は第1メッキ層36と、中間層47は中間層37と、第2メッキ層48は第2メッキ層38と同様であるから、第1メッキ層46、中間層47、および第2メッキ層48の説明を省略する。
複数のワイヤ5はそれぞれ、半導体素子2に形成された図示しない電極と、電極端子3とにボンディングされている。これにより、ワイヤ5は、半導体素子2と各電極端子3とを導通させている。ワイヤ5は、たとえば、Au、Cu、Alよりなる。
図7に示すように、半導体装置A1は、ハンダ82を用いて、回路基板81に実装される。ハンダ82は第1露出面31のみならず第2露出面32にも付着する。そのため、ハンダ82には、同図上側から視認されやすいフィレット821が形成されている。また、導電板4と回路基板81との間にハンダ82を形成してもよい。このようにすることで、半導体素子2にて発生した熱が導電板4とハンダ82とを通り回路基板81に伝わる。そのため、半導体素子2にて発生した熱を、速やかに半導体装置A1の外部に放出できる。さらに、半導体素子2が裏面導通をとる場合、回路基板81と電気的接続も可能となる。
次に、半導体装置A1の製造方法について、図10A〜図14Dを参照しつつ説明する。
<電極端子および導電板の形成>
図10Aは、電極端子および導電板を形成する工程を示す要部平面図である。図10Bは、図10AのB−B線に沿う要部断面図である。図10Cは、図10AのC−C線に沿う要部断面図である。
まず、これらの図に示す基材71を用意する。基材71は、たとえば、Cuもしくはステンレスよりなる。次に、基材71に、複数の電極端子3および複数の導電板4を形成する。基材71上にて、複数の電極端子3および複数の導電板4は、互いに離間している。より具体的には、基材71上にて、電極端子3a,3bは、互いに離間しつつ、方向xに沿って交互に配列される。基材71上にて、電極端子3c,3dは、互いに離間しつつ、方向xに沿って交互に配列される。一方、基材71上にて、電極端子3a,3cは、互いに離間しつつ、方向yに沿って交互に配列される。基材71上にて、電極端子3b,3dは、互いに離間しつつ、方向yに沿って交互に配列される。さらに、基材71上にて、各導電板4は、電極端子3a,3b,3c,3dに囲まれるように、配置される。電極端子3a,3b,3c,3dおよび導電板4はいずれも、基材71に当接している。
図10A、図10Bに示すように、基材71上にて、方向xに離間する電極端子3a,3bに挟まれた隙間721が形成されている。隙間721を挟む電極端子3a,3bは、距離w1だけ離間している。同様に、基材71上にて、方向xに離間する電極端子3c,3dに挟まれた同図に示す隙間722が形成されている。隙間722を挟む電極端子3c,3dは、距離w1だけ離間している。距離w1は、たとえば、20μm〜40μmである。図10A、図10Cに示すように、基材71上にて、方向yに離間する電極端子3a,3cに挟まれた同図に示す隙間723が形成されている。隙間723を挟む電極端子3a,3cは、距離w2だけ離間している。基材71上にて、方向yに離間する電極端子3b,3dに挟まれた同図に示す隙間724が形成されている。隙間724を挟む電極端子3b,3dは、距離w2だけ離間している。距離w2は、たとえば、120μm〜160μmである。
複数の電極端子3および複数の導電板4の基材71への形成は、電鋳法を用いる。電鋳法を用いる際、基材71は、電流を流すための導体として機能する。複数の電極端子3および複数の導電板4は電鋳法を用いて形成されるため、いずれも、基材71の側の面を底面とする錐台状となるのが一般的であるが、種々の断面形状となりうる。上述のように、各電極端子3は、第1メッキ層36と、中間層37と、第2メッキ層38が互いに積層された積層構造を有する。同様に、各導電板4は、第1メッキ層46と、中間層47と、第2メッキ層48が互いに積層された積層構造を有する。第1メッキ層36と第1メッキ層46、中間層37と中間層47、第2メッキ層38と第2メッキ層48は、それぞれ、同一の材料よりなる。第1メッキ層36および第1メッキ層46は、同時に形成される。中間層37および中間層47は同時に形成される。第2メッキ層38および第2メッキ層48は同時に形成される。
<半導体素子およびワイヤの形成>
図11Aは、図10Aに続く半導体素子およびワイヤを形成する工程を示す要部平面図である。図11Bは、図11AのB−B線に沿う要部断面図である。図11Cは、図11AのC−C線に沿う要部断面図である。
次に、図11A〜図11Cに示すように、基材71に複数の半導体素子2を配置する。より具体的には、各導電板4に複数の半導体素子2を一つずつ接合する。半導体素子2を導電板4に接合するには、たとえば導電性の接着剤を用いることができる。次に、半導体素子2に形成された図示しない電極と、隣接する電極端子3とに、ワイヤ5をボンディングする。
<樹脂層の形成>
図12Aは、図11Aに続く樹脂層を形成する工程を示す要部平面図(一部透視化)である。図12Bは、図12AのB−B線に沿う要部断面図である。図12Cは、図12AのC−C線に沿う要部断面図である。
次に、図12A〜図12Cに示すように、基材71に樹脂層74を形成する。樹脂層74は、半導体素子2と、複数の電極端子3と、複数の導電板4とを覆っている。また、樹脂層74は、隙間721〜724に配置された部位を有する。樹脂層74は、xy平面視において、たとえば数百〜数千個の半導体素子2を覆う程度の大きさである。
<基材の除去>
図13Aは、図12Aに続く基材を除去する工程を示す要部平面図(一部透視化)である。図13Bは、図13AのB−B線に沿う要部断面図である。図13Cは、図13AのC−C線に沿う要部断面図である。図13Dは、基材を除去する工程を示す要部底面図である。
次に、図13A〜図13Dに示すように、樹脂層74から基材71を取り除く。基材71を取り除くには、基材71を構成する材料のみを選択的に取り除くエッチング処理を行う。図13Bに示すように、基材71と中間層37との間には、それぞれ、第1メッキ層36が介在している。そのため、基材71および中間層37を構成する材料が同一であっても、第1メッキ層36がエッチングに対するバリアとなり、中間層37が除去されない。同様に、基材71および中間層47を構成する材料が同一であっても、第1メッキ層46がエッチングに対するバリアとなり、中間層47が除去されない。基材71を取り除くことにより、複数の電極端子3および複数の導電板4が樹脂層から露出する。このようにして、複数の電極端子3および複数の導電板4が樹脂層74から露出した中間体76を得ることができる。
<樹脂部への分離>
図14Aは、図13Aに続く樹脂層を樹脂部へ分離する工程を示す要部平面図(一部透視化)である。図14Bは、図14AのB−B線に沿う要部断面図である。図14Cは、図14AのC−C線に沿う要部断面図である。図14Dは、樹脂層を樹脂部へ分離する工程を示す要部底面図である。
次に、図14A〜図14Dに示すように、樹脂層74を、複数の樹脂部1に分離する。樹脂層74を複数の樹脂部1に分離するには、レーザ77を樹脂層74に照射する。レーザ77を樹脂層74に照射する際、図13A〜図13Dに示した中間体76を、真空吸引ステージ78(図14A、図14Dでは省略)に保持させる。中間体76は、複数の電極端子3が露出している側を真空吸引ステージ78に向けて配置される。真空吸引ステージ78には、複数のレーザ退避溝781と、図示しない複数の吸引孔とが形成されている。中間体76が真空吸引ステージ78に保持された状態では、レーザ退避溝781は、方向z視において隙間721〜724と重なる。レーザ退避溝781は、レーザ77が真空吸引ステージ78に照射されても、真空吸引ステージ78の表面が損傷しないようにするためのものである。
本実施形態において、レーザ77を照射する方向は、図14B、図14Cの上側から下側に向かう方向、すなわち、方向zのうち樹脂層74から複数の電極端子3に向かう方向である。レーザ77の波長は、樹脂層74を除去し且つ電極端子3を除去させない範囲に属する。当該範囲は、たとえば、532〜1064nmである。このような波長のレーザ77としては、YAGレーザや半波長のグリーンレーザが挙げられる。レーザ77のスポット径は、たとえば、20μm〜30μmである。
レーザ77を樹脂層74に照射することにより、樹脂層74に、複数の第1の溝741と複数の第2の溝742とが形成される。各第1の溝741は、方向yに沿って延び、且つ、隙間721,722を通る。一方、各第2の溝742は、方向xに沿って延び、且つ、隙間723,724を通る。レーザ77を1回ないし複数回(たとえば4、5回)ほど走査させると、第1の溝741および第2の溝742が樹脂層74を貫通する。複数の第1の溝741および複数の第2の溝742が樹脂層74を貫通することにより、樹脂層74が複数の樹脂部1に分離される。
各第1の溝741の方向xにおける最小の寸法W1は、距離w1より大きいことが好ましい。寸法W1は、たとえば、40μm〜70μmである。寸法W1を距離w1より大きくすることで、複数の電極端子3はいずれも、側面14から露出することとなる。また、電極端子3には、樹脂部1の側面14から突出する突出部34が形成される。一方、各第2の溝742の方向yにおける最小の寸法W2は、距離w2より小さい。
樹脂部1の側面14は、レーザ77が照射され樹脂層74の一部が除去されることにより形成されたものである。そのため、上述のように(図9参照)、側面14は全体にわたって、底面15の高低差より大きい高低差を有する粗面となりやすい。本実施形態では、樹脂層74を構成する材料には、シリカが含まれている。レーザ77が照射されることにより、樹脂層74を構成する材料に含まれるシリカが溶融し、複数の球状のシリカ11として側面14にて露出する。図15の91は、樹脂層74と同一材料からなる物をダイシングブレードで切断したときの切断面、図15の92は、樹脂層74と同一材料からなる物をレーザを照射することにより切断したときの切断面を示す。同図に示すように、92に示す切断面は、91に示す切断面に比べ、凹凸を有する。
本実施形態においては、レーザ77を照射する方向は、図14B、図14Cの上側から下側に向かう方向である。そのため、上述のように(図7参照)、側面14は、主面13となめらかにつながりやすい。また、側面14は、底面15と鋭角をなすように方向zに対しわずかに傾斜するテーパ状となりやすい。
以上のように、半導体装置A1を製造する。
次に、本実施形態の作用効果について説明する。
本実施形態においては、図14B、図14Cに示したように、レーザ77を照射し第1の溝741および第2の溝742を形成することにより、樹脂層74を複数の樹脂部1に分離している。本実施形態では、樹脂層74を複数の樹脂部1に分離するために、ダイシングブレードを用いていない。ダイシングブレードを用いた場合には、水を使用するため、水を乾燥させる手間を要する。また、水流圧や乾燥時の遠心力、空気の吹きつけ力で、樹脂部1が飛散しないように、強固に保持する必要がある。一方、本実施形態によると、樹脂層74を複数の樹脂部1に分離するのにレーザ77を照射するため、水を必要としない。そのため、樹脂層74を複数の樹脂部1に分離した後に水分を乾燥させる手間を省け、分離させる際の外力がほとんど加わらないので保持力が少なくて済む。したがって本実施形態にかかる方法は、半導体装置A1の生産性の向上を図ることができ、かつ、樹脂部1に対する保持力が確保困難な非常に小さい製品に対して有効性が高い。
本実施形態かかる製造方法は、電極端子3にバリが発生するのを防止しつつ、且つ、実装状態を容易に把握できる半導体装置を製造するのに適する。その理由はつぎのとおりである。
本実施形態においては、電極端子3は電鋳法を用いて形成されているため、もともとバリが発生していない。また、レーザ77を用いて樹脂層74を複数の樹脂部1に分離しており、ダイシングブレードを用いていない。そのため、電極端子3にバリが発生しない。
レーザ77を樹脂層74に照射することにより第1の溝741を形成すると、樹脂層74にて形成される第1の溝741の位置が、所望の位置からわずかにずれることがある。また、レーザ77を樹脂層74に照射することにより第1の溝741を形成すると、第1の溝741の方向xにおける幅が、所望の幅からずれることがある。そのため、本実施形態では、これらのずれを考慮して、第1の溝741の方向xにおける幅が距離w1より大きい値となるように、各第1の溝741を形成している。これにより、第1の溝741の位置が所望の位置からずれても、もしくは、第1の溝741の方向xにおける幅が所望の幅からずれても、第1の溝741の方向xにおける幅が距離w1より大きくすることが可能となっている。実際、図14Aに示すように、第1の溝741の方向xにおける幅は、距離w1より大きい寸法W1となっている。その結果、より確実に電極端子3を側面14から露出させることが可能となる。電極端子3が側面14から露出していると、図7に示すように、ハンダ82には同図上側から視認されやすいフィレット821を形成できる。したがって、本実施形態にかかる製造方法は、実装状態を容易に把握できる半導体装置を製造するのに適する。
以上より、本実施形態かかる製造方法は、電極端子3にバリが発生するのを防止しつつ、且つ、実装状態を容易に把握できる半導体装置を製造するのに適する。
従来のように、ダイシングブレードを用いて樹脂層74をダイシングする場合には、電極端子3にバリが発生するのを抑制するため、樹脂層74の方向yに沿う切断速度が制限される。そのため、従来では、バリがほとんど発生しない程度の遅い切断速度で、樹脂層74をダイシングしていた。しかしながら、本実施形態では、樹脂層74を複数の樹脂部1に分離するためにはレーザ77を照射するため、そもそもバリが発生しない。よって、樹脂層74の方向yに沿う切断速度は、電極端子3に生じうるバリの発生の有無に関係なく、決定することができる。そのため、本実施形態にかかる方法は、方向yに沿う樹脂層74の切断速度を向上させるのに適する。したがって、本実施形態にかかる方法は、半導体装置の生産性の向上を図るのに適する。
本実施形態では、レーザ77を照射する方向は、方向zのうち樹脂層74から複数の電極端子3に向かう方向である。このようにレーザ77を照射する場合、図7に示した寸法L1の値の変動幅は大きいが、寸法W1(電極端子3に近接する部位の第1の溝741の寸法)の変動幅はさほど大きくない。そのため、寸法L1の値より寸法W1の値の方がコントロールしやすい。したがって、本実施形態にかかる方法によれば、電極端子3が側面14から露出している半導体装置A1を製造しやすい。
本実施形態においては、各電極端子3は第1露出面31を底面とする錐台状である。ハンダ82は各電極端子3の第2露出面32にも付着するため、図7の上側からハンダフィレット821が見えやすい。
次に、図20〜図22を用いて、本実施形態の変形例について説明する。図20、図21は、本実施形態の変形例にかかる半導体装置の斜視図である。図22は、本実施形態の変形例にかかる半導体装置の平面図(一部透視化)である。
これらの図に示す半導体装置A11は、4つの電極端子3a,3b,3c,3dに加え、さらに4つの電極端子3を備える点において、上述の半導体装置A1と異なる。側面14のうち方向xを向く面のみでなく、側面14のうち方向yを向く面からも電極端子3が突出している。半導体装置A11は、第1実施形態にて述べた製造方法と同様の方法により製造できる。半導体装置A11によっても、半導体装置A1に関して述べたのと同様に、視認性の高いハンダフィレットを各電極端子3に付着させることができる。
次に、図23〜図31Dを用いて、本発明の第2実施形態について説明する。これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図23は、本発明の第2実施形態にかかる半導体装置の斜視図である。図24は、本発明の第2実施形態にかかる半導体装置の斜視図である。図25は、本発明の第2実施形態にかかる半導体装置の正面図である。図26は、図25に示した半導体装置の底面図である。図27は、図25に示した半導体装置の左側面図である。図28は、図25に示した半導体装置の平面図(一部透視化)である。図29は、図28のXXIX−XXIX線に沿う断面図である。図30は、図28のXXX−XXX線に沿う断面図である。
本実施形態は、樹脂層74を複数の樹脂部1に分離する工程における、樹脂層74に対しレーザ77を照射する方向が、第1実施形態と反対となっている。
本実施形態にかかる半導体装置A2は、樹脂部1と、半導体素子2と、4つの電極端子3と、導電板4と、4本のワイヤ5と、を備える。半導体素子2、電極端子3、導電板4、ワイヤ5の各構成は、第1実施形態における構成と同様であるから、説明を省略する。
図29に示すように、樹脂部1は、半導体素子2と、電極端子3と、導電板4と、ワイヤ5とを覆っている。樹脂部1は、半導体素子2と、電極端子3と、導電板4と、ワイヤ5とを保護するためのものである。樹脂部1は、たとえば、エポキシ樹脂よりなる。本実施形態では、樹脂部1は、球状のシリカ11を複数含む(図9参照、本実施形態では図示略)。樹脂部1は、主面13と、側面14と、底面15とを有する。
主面13および底面15はいずれも平面状であり、互いに反対側を向く。図28によく表れているように、側面14は、方向z視において、半導体素子2を囲んでいる。図29に示すように、側面14は、主面13および底面15につながる。本実施形態において、側面14は、底面15となめらかにつながる。側面14は、底面15と鈍角をなすように方向zに対しわずかに傾斜するテーパ状である。側面14のうち主面13から底面15に至る部位の方向xにおける寸法L4(図25参照)は、たとえば、10μm〜20μmである。側面14は全体にわたって、底面15の高低差より大きい高低差を有する粗面である。本実施形態においてもさらに、側面14では全体にわたって、球状のシリカ11が複数露出している(図9参照、本実施形態では図示略)。
本実施形態において樹脂部1は、帯状の複数の隆起部16a,16b,16c,16dを含む。図25に示すように、隆起部16aは、側面14にて電極端子3aの突出部34から主面13にわたって、電極端子3aの突出部34が突出する方向に隆起する形状である。同様に、隆起部16bは、側面14にて電極端子3bの突出部34から主面13にわたって、電極端子3bの突出部34が突出する方向に隆起する形状である。同様に、隆起部16cは、側面14にて電極端子3cの突出部34から主面13にわたって、電極端子3cの突出部34が突出する方向に隆起する形状である。同様に、隆起部16dは、側面14にて電極端子3dの突出部34から主面13にわたって、電極端子3dの突出部34が突出する方向に隆起する形状である。なお、図では隆起部16a,16b,16c,16dを模式的に示している。隆起部16a,16b,16c,16dの角は図示したように尖っておらず、曲面状であってもよい。
次に、半導体装置A2の製造方法について、図31A〜図31Dを参照しつつ説明する。本実施形態では、第1実施形態と同様に基材71を取り除く工程まで行い、図13A〜図13Dに示した中間体76を製造する。
<樹脂部への分離>
図31Aは、樹脂層を樹脂部へ分離する工程を示す要部平面図である。図31Bは、図31AのB−B線に沿う要部断面図である。図31Cは、図31AのC−C線に沿う要部断面図である。図31Dは、樹脂層を樹脂部へ分離する工程を示す要部底面図(一部透視化)である。
次に、図31A〜図31Dに示すように、樹脂層74を、複数の樹脂部1に分離する。樹脂層74を複数の樹脂部1に分離するには、レーザ77を樹脂層74に照射する。レーザ77を樹脂層74に照射する際、中間体76を、真空吸引ステージ78に保持させる。中間体76は、複数の電極端子3が露出している側の反対側を真空吸引ステージ78に向けて配置される。真空吸引ステージ78には、複数のレーザ退避溝781と、図示しない複数の吸引孔とが形成されている。中間体76が真空吸引ステージ78に保持された状態では、レーザ退避溝781は、方向z視において隙間721〜724と重なる。
本実施形態において、レーザ77を照射する方向は、図31B、図31Cの上側から下側に向かう方向、すなわち、方向zのうち複数の電極端子3から樹脂層74に向かう方向である。レーザ77の波長は、樹脂層74を除去し且つ電極端子3を除去させない範囲に属する。当該範囲は、たとえば、532〜1064nmである。このような波長のレーザ77としては、YAGレーザや半波長のグリーンレーザが挙げられる。レーザ77のスポット径は、たとえば、20μm〜30μmである。
レーザ77を樹脂層74に照射することにより、樹脂層74に、複数の第3の溝743と複数の第4の溝744とが形成される。各第3の溝743は、方向yに沿って延び、且つ、隙間721,722を通る。一方、各第4の溝744は、方向xに沿って延び、且つ、隙間723,724を通る。レーザ77を1回ないし複数回(たとえば4、5回)ほど走査させると、第3の溝743および第4の溝744が樹脂層74を貫通する。複数の第3の溝743および複数の第4の溝744が樹脂層74を貫通することにより、樹脂層74が複数の樹脂部1に分離される。
各第3の溝743の方向xにおける最小の寸法W3は、距離w1より大きいことが好ましい。寸法W3は、たとえば、40μm〜70μmである。寸法W3を距離w1より大きくすることで、複数の電極端子3はいずれも、側面14から露出することとなる。また、電極端子3には、樹脂部1の側面14から突出する突出部34が形成される。一方、各第4の溝744の方向yにおける最小の寸法W4は、距離w2より小さい。
樹脂部1の側面14は、レーザ77が照射され樹脂層74の一部が除去されることにより形成されたものである。そのため、上述のように、側面14は全体にわたって、底面15の高低差より大きい高低差を有する粗面となりやすい。また、本実施形態においては、レーザ77を照射する方向は、方向zのうち複数の電極端子3から樹脂層74に向かう方向である。そのため、図29に示すように、側面14は、底面15となめらかにつながりやすい。また、側面14は、底面15と鈍角をなすように方向zに対しわずかに傾斜するテーパ状となりやすい。本実施形態では、レーザ77が突出部34に遮断され樹脂層74の一部が除去されず、樹脂部1には帯状の複数の隆起部16a,16b,16c,16dが形成される。本実施形態ではさらに、樹脂層74を構成する材料には、シリカが含まれている。レーザ77が照射されることにより、樹脂層74を構成する材料に含まれるシリカが溶融し、複数の球状のシリカ11として側面14にて露出する(図9参照、本実施形態では図示略)。
以上のように、半導体装置A2を製造する。
次に、本実施形態の作用効果について説明する。
本実施形態においては、図31B、図31Cに示したように、レーザ77を照射し第3の溝743および第4の溝744を形成することにより、樹脂層74を複数の樹脂部1に分離している。本実施形態では、樹脂層74を複数の樹脂部1に分離するために、ダイシングブレードを用いていない。ダイシングブレードを用いた場合には、水を使用するため、水を乾燥させる手間を要する。また、水流圧や乾燥時の遠心力、空気の吹きつけ力で、樹脂部1が飛散しないように、強固に保持する必要がある。一方、本実施形態によると、樹脂層74を複数の樹脂部1に分離するのにレーザ77を照射するため、水を必要としない。そのため、樹脂層74を複数の樹脂部1に分離した後に水分を乾燥させる手間を省け、分離させる際の外力がほとんど加わらないので保持力が少なくて済む。したがって本実施形態にかかる方法は、半導体装置A2の生産性の向上を図ることができ、かつ、樹脂部1に対する保持力が確保困難な非常に小さい製品に対して有効性が高い。
第1実施形態において上述したのと同様の理由により、本実施形態かかる製造方法は、電極端子3にバリが発生するのを防止しつつ、且つ、実装状態を容易に把握できる半導体装置を製造するのに適する。
第1実施形態において上述したのと同様の理由により、本実施形態によると、樹脂層74の方向yに沿う切断速度を向上させることができる。したがって、本実施形態にかかる方法は、半導体装置の生産性の向上を図るのに適する。
次に、図32〜図34を用いて、本実施形態の変形例について説明する。図32、図33は、本実施形態の変形例にかかる半導体装置の斜視図である。図34は、本実施形態の変形例にかかる半導体装置の平面図(一部透視化)である。
これらの図に示す半導体装置A21は、4つの電極端子3a,3b,3c,3dに加え、さらに4つの電極端子3を備える点において、上述の半導体装置A2と異なる。側面14のうち方向xを向く面のみでなく、側面14のうち方向yを向く面からも電極端子3が突出している。また、半導体装置A21において樹脂部1は、側面14のうち方向yを向く面にて隆起する複数の隆起部16を含む。半導体装置A21は、第2実施形態にて述べた製造方法と同様の方法により製造できる。半導体装置A21によっても、半導体装置A2に関して述べたのと同様に、視認性の高いハンダフィレットを各電極端子3に付着させることができる。
本発明の範囲は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
基材に各電極端子を形成するのに、電鋳法を用いなくてもよい。たとえば、金属箔積層法や、金属ナノペースト印刷や、描画法を用いて、各電極端子を基材に形成してもよい。この場合、電極端子は、錐台状、直方体状、逆錐台状、あるいは、くさび状のような形状になる。
A1,A11,A2,A21 半導体装置
1 樹脂部
11 シリカ
13 主面
14 側面
15 底面
16,16a,16b,16c,16d 隆起部
2 半導体素子
3,3a,3b,3c,3d 電極端子
31 第1露出面
32 第2露出面
34 突出部
36 第1メッキ層
37 中間層
38 第2メッキ層
4 導電板
41 露出面
46 第1メッキ層
47 中間層
48 第2メッキ層
5 ワイヤ
71 基材
721〜724 隙間
74 樹脂層
741 第1の溝
742 第2の溝
743 第3の溝
744 第4の溝
76 中間体
77 レーザ
78 真空吸引ステージ
781 レーザ退避溝
81 回路基板
82 ハンダ
821 フィレット
L1,L2,L4 寸法
W1,W2,W3,W4 寸法
w1,w2 距離

Claims (24)

  1. 互いに離間する複数の電極端子を基材に形成する工程と、
    上記基材に複数の半導体素子を配置する工程と、
    上記複数の電極端子のうち隣接する2つの電極端子に挟まれた隙間に配置された部位を有し、且つ、上記複数の半導体素子を覆う樹脂層を上記基材に形成する工程と、
    レーザを照射し上記隙間を通る溝を上記樹脂層に形成することにより、上記樹脂層を、上記複数の半導体素子のいずれかを各々が覆う複数の樹脂部に分離する工程と、を備える、半導体装置の製造方法。
  2. 上記分離する工程においては、上記溝として、上記2つの電極端子が離間する方向である第1方向と交差する第2方向に延びるものを形成する、請求項1に記載の半導体装置の製造方法。
  3. 上記溝の上記第1方向における寸法は、上記2つの電極端子の上記第1方向における離間距離より大きい、請求項2に記載の半導体装置の製造方法。
  4. 上記分離する工程においては、上記レーザを、上記樹脂層を除去し且つ上記複数の電極端子を除去させない波長で照射する、請求項3に記載の半導体装置の製造方法。
  5. 上記分離する工程においては、上記2つの電極端子をそれぞれ、上記複数の樹脂部のいずれかから露出させる、請求項4に記載の半導体装置の製造方法。
  6. 上記分離する工程においては、上記複数の電極端子のいずれをも上記複数の樹脂部のいずれかから露出させる、請求項4に記載の半導体装置の製造方法。
  7. 上記複数の電極端子を基材に形成する工程においては、上記複数の電極端子を上記基材に当接させる、請求項1ないし6のいずれかに記載の半導体装置の製造方法。
  8. 上記分離する工程においては、上記第1方向と上記第2方向とに交差する上記樹脂層の厚み方向のうち上記樹脂層から上記複数の電極端子に向かう方向に、上記レーザを照射する、請求項7に記載の半導体装置の製造方法。
  9. 上記分離する工程においては、上記第1方向と上記第2方向とに交差する上記樹脂層の厚み方向のうち上記複数の電極端子から上記樹脂層に向かう方向に、上記レーザを照射する、請求項7に記載の半導体装置の製造方法。
  10. 上記複数の半導体素子を配置する工程の前に、上記基材に複数の導電板を形成する工程を更に備え、
    上記複数の半導体素子を配置する工程においては、各半導体素子を上記複数の導電板のいずれかに配置する、請求項1ないし9のいずれかに記載の半導体装置の製造方法。
  11. 上記複数の半導体素子を配置する工程においては、各半導体素子を上記複数の導電板のいずれかに導通させる、請求項10に記載の半導体装置の製造方法。
  12. 上記分離する工程の前に、上記樹脂層から上記基材を取り除く工程を更に備える、請求項1ないし11のいずれかに記載の半導体装置の製造方法。
  13. 上記取り除く工程においては、上記複数の電極端子を上記樹脂層から露出させる、請求項12に記載の半導体装置の製造方法。
  14. 上記分離する工程においては、レーザ退避溝を有する真空吸引ステージに上記樹脂層を配置し、且つ、上記樹脂層のうち上記2つの電極端子に挟まれた部位を、上記レーザ退避溝に対向させる、請求項1ないし13のいずれかに記載の半導体装置の製造方法。
  15. 半導体素子と、
    上記半導体素子に導通する複数の電極端子と、
    上記半導体素子および上記複数の電極端子を覆い、且つ、上記半導体素子を囲む側面および上記側面につながる底面を有する樹脂部と、を備え、
    上記複数の電極端子の各々は、上記底面に沿って広がる平板状であり、且つ、上記底面から露出する第1露出面を有し、
    上記側面は全体にわたって、上記底面の高低差より大きい高低差を有する粗面である、半導体装置。
  16. 上記樹脂部は、上記側面の全体にわたって上記側面にて露出する球状のシリカを複数含む、請求項15に記載の半導体装置。
  17. 上記複数の電極端子はそれぞれ、上記側面から露出する第2露出面を有する、請求項15または16に記載の半導体装置。
  18. 上記複数の電極端子のいずれかは、上記側面から突出する突出部を含む、請求項17に記載の半導体装置。
  19. 上記側面は、上記底面と鋭角をなすように上記底面と垂直である方向に対し傾斜し、
    上記樹脂部は、上記側面になだらかにつながり且つ上記底面と反対側を向く主面を有する、請求項18に記載の半導体装置。
  20. 上記側面は、上記底面と鈍角をなすように上記底面と垂直である方向に対し傾斜し、且つ、上記底面となだらかにつながる、請求項18に記載の半導体装置。
  21. 上記樹脂部は、上記側面とつながり且つ上記底面と反対側を向く主面を有し、
    上記樹脂部は、上記側面にて上記突出部から上記主面に向かって、上記突出部が突出する方向に隆起する帯状の隆起部を含む、請求項20に記載の半導体装置。
  22. 上記複数の電極端子はいずれも、上記第1露出面を底面とする錐台状である、請求項15ないし21のいずれかに記載の半導体装置。
  23. 上記複数の電極端子は、上記第1露出面を構成する第1メッキ層と、上記第1メッキ層と異なる導体よりなり且つ上記第1メッキ層に積層された中間層と、上記中間層と異なる導体よりなり且つ上記中間層に積層された第2メッキ層と、を含む、請求項15ないし22のいずれかに記載の半導体装置。
  24. 上記半導体素子が配置され且つ上記樹脂部に覆われた導電板を更に備え、
    上記導電板は、上記底面に沿って延びる平板状であり、且つ、上記底面から露出している、請求項15ないし23のいずれかに記載の半導体装置。
JP2010133961A 2010-06-11 2010-06-11 半導体装置および半導体装置の製造方法 Active JP5546363B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010133961A JP5546363B2 (ja) 2010-06-11 2010-06-11 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010133961A JP5546363B2 (ja) 2010-06-11 2010-06-11 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011258870A true JP2011258870A (ja) 2011-12-22
JP5546363B2 JP5546363B2 (ja) 2014-07-09

Family

ID=45474693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010133961A Active JP5546363B2 (ja) 2010-06-11 2010-06-11 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5546363B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130277817A1 (en) * 2012-04-20 2013-10-24 Shinko Electric Industries Co., Ltd. Lead frame, semiconductor package, and manufacturing method of the same
JP7388911B2 (ja) 2019-12-23 2023-11-29 ローム株式会社 半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2008160148A (ja) * 2002-04-29 2008-07-10 Unicef (Mauritius) Holdings Ltd 電子パッケージの形成方法
JP2009055055A (ja) * 2002-12-27 2009-03-12 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
JP2009141180A (ja) * 2007-12-07 2009-06-25 Sumitomo Metal Mining Co Ltd 半導体装置製造用基板とその製造方法
WO2009148768A2 (en) * 2008-06-04 2009-12-10 National Semiconductor Corporation Foil based semiconductor package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2008160148A (ja) * 2002-04-29 2008-07-10 Unicef (Mauritius) Holdings Ltd 電子パッケージの形成方法
JP2009055055A (ja) * 2002-12-27 2009-03-12 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
JP2009141180A (ja) * 2007-12-07 2009-06-25 Sumitomo Metal Mining Co Ltd 半導体装置製造用基板とその製造方法
WO2009148768A2 (en) * 2008-06-04 2009-12-10 National Semiconductor Corporation Foil based semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130277817A1 (en) * 2012-04-20 2013-10-24 Shinko Electric Industries Co., Ltd. Lead frame, semiconductor package, and manufacturing method of the same
US8853841B2 (en) * 2012-04-20 2014-10-07 Shinko Electric Industries Co., Ltd. Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same
JP7388911B2 (ja) 2019-12-23 2023-11-29 ローム株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5546363B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
US20070226996A1 (en) Hybrid integrated circuit device and method of manufacturing the same
JP4495916B2 (ja) 半導体チップの製造方法
JP2013161903A (ja) 半導体装置およびその製造方法
KR101590541B1 (ko) 릴리프된 활성 영역을 가지는 다이를 포함하는 집적 회로 패키지 시스템
TWI567894B (zh) 晶片封裝
TW201737430A (zh) 引線框架、半導體裝置及引線框架的製造方法
JP5546363B2 (ja) 半導体装置および半導体装置の製造方法
JP7144157B2 (ja) 半導体装置およびその製造方法
JP2012028511A (ja) 回路基板およびその製造方法、回路装置およびその製造方法、絶縁層付き導電箔
CN108781502B (zh) 多连片布线基板、布线基板
TWI412113B (zh) 單元集合中的單元及其製造方法
KR20140081544A (ko) 돌출부를 구비하는 반도체 칩, 이의 적층 패키지 및 적층 패키지의 제조 방법
JP4577788B2 (ja) 電子部品パッケージの製造方法ならびに電子部品パッケージの製造に用いられるウェハおよび基礎構造物
US9196590B2 (en) Perforated electronic package and method of fabrication
KR20150046117A (ko) 장치 및 그 제조 방법
JP2010021194A (ja) 積層型半導体装置、及び積層型半導体装置の製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2010135565A (ja) 半導体装置及びその製造方法
JP2010283204A (ja) 半導体装置の製造方法
JP2022034898A (ja) 半導体装置の製造方法および半導体装置
JP2014090117A (ja) 半導体装置、半導体装置の実装構造、および半導体装置の製造方法
JP2005286010A (ja) 積層型半導体パッケージ用の多層基板およびその製造方法、ならびに積層型半導体パッケージおよびその製造方法
JP2004228142A (ja) 半導体素子およびマルチチップパッケージ
TWI544582B (zh) 製造半導體晶片的方法,用於垂直安裝到電路載體上的安裝方法及半導體晶片
JP2013055244A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R150 Certificate of patent or registration of utility model

Ref document number: 5546363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250