JP2013161903A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013161903A
JP2013161903A JP2012021740A JP2012021740A JP2013161903A JP 2013161903 A JP2013161903 A JP 2013161903A JP 2012021740 A JP2012021740 A JP 2012021740A JP 2012021740 A JP2012021740 A JP 2012021740A JP 2013161903 A JP2013161903 A JP 2013161903A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
molded body
resin
flange portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012021740A
Other languages
English (en)
Inventor
Masato Yoshida
正人 吉田
Toshio Fukumoto
壽夫 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012021740A priority Critical patent/JP2013161903A/ja
Publication of JP2013161903A publication Critical patent/JP2013161903A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】実施形態は、樹脂封止型パッケージにおける樹脂の密着性を高め信頼性を向上させた半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、半導体素子と、前記半導体素子を封じた樹脂からなり、方形の上面と、前記上面につながる４つの側面と、を有する成形体と、前記４つの側面の内の少なくとも１つの前記側面から延出したフランジ部と、を備える。前記成形体は、前記上面とは反対側の裏面に設けられ前記半導体素子に電気的に接続された電極パッドを有し、前記フランジ部は、その裏面および端面に露出したリードフレームを含む。
【選択図】図１

Description

実施形態は、半導体装置およびその製造方法に関する。
半導体装置の小型化、低コスト化のために、半導体素子を樹脂封止した表面実装型パッケージが用いられる。これらの半導体装置は、例えば、ハンダペーストを印刷したプリント基板の上に載置され、リフロー方式を用いてハンダ付けされる。そして、半導体装置が実装基板に正常に固着されたか否かを判断する材料として、パッケージの側面に形成されるハンダフィレットの有無が検査される。すなわち、パッケージの側面に露出したリードフレームの端面におけるハンダが這い上がりにより、ハンダの濡れ性を判定し、実装の良否を判断することができる。
しかしながら、例えば、リードフレームと、樹脂と、の間に隙間があると、リードフレームの端面を這い上がったハンダやフラックスがその隙間に入り込み、半導体装置の信頼性を低下させることがある。そこで、樹脂封止型パッケージにおけるリードフレームと、封止樹脂と、の間の密着性を高め、信頼性を向上させることが可能な半導体装置、および、その製造方法が必要である。
特開２０１１−１３４９１８号公報
実施形態は、樹脂封止型パッケージにおける樹脂の密着性を高め信頼性を向上させた半導体装置を提供する。
実施形態に係る半導体装置は、半導体素子と、前記半導体素子を封じた樹脂を有し、方形の上面と、前記上面につながる４つの側面と、を有する成形体と、前記４つの側面の内の少なくとも１つの前記側面から延出したフランジ部と、を備える。前記成形体は、前記上面とは反対側の裏面に設けられ前記半導体素子に電気的に接続された電極パッドを有し、前記フランジ部は、その裏面および端面に露出したリードフレームを含む。
第１実施形態に係る半導体装置を表す模式図である。 第１実施形態の変形例に係る半導体装置を表す模式図である。 第１実施形態に係る半導体装置の実装過程を模式的に表す斜視図である。 第１実施形態に係る半導体装置の製造過程を表す模式断面図である。 第１実施形態に係る半導体装置の製造方法を表す模式図である。 第１実施形態に係る半導体装置の特性を表す模式図である。 第１実施形態の別の変形例に係る半導体装置を表す模式図である。 第１実施形態の別の変形例に係る半導体装置の製造方法を表す模式図である。 第２実施形態に係る半導体装置を表す模式図である。 第２実施形態の変形例に係る半導体装置を表す模式図である。 第３実施形態に係る半導体装置を表す模式断面図である。 第４実施形態に係る半導体装置を表す模式図である。 第４実施形態に係る半導体装置の製造方法を表す模式図である。
以下、実施形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。また、図中に示したＸＹ直交座標を適宜参照して説明する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置１００を表す模式図である。図１（ａ）は、半導体装置１００の平面図であり、図１（ｂ）は、Ａ−Ａ線に沿った断面図である。
図１（ａ）に示すように、半導体装置１００は、半導体素子１０と、それを封じた樹脂を有する成形体２０を備える。成形体２０は、半導体素子１０に対向する方形の上面２０ａと、上面２０ａにつながる４つの側面２０ｂ、２０ｃ、２０ｄおよび２０ｅを有する。さらに、半導体装置１００は、４つの側面のうちの側面２０ｄおよび２０ｅからそれぞれ延出したフランジ部３０を備える。
半導体素子１０は、例えば、半導体発光素子であり、リードフレーム２に固着される。具体的には、半導体素子１０は、例えば、発光ダイオード（Light Emitting Diode：ＬＥＤ）である。そして、その裏面を介してリードフレーム２に電気的に接続される。一方、半導体素子１０の上面には電極１０ａが設けられ、金属ワイヤ１３を介してリードフレーム３に電気的に接続される。
図１（ｂ）に示すように、リードフレーム２は、リードフレーム３から離間して配置される。そして、リードフレーム２の半導体素子１０が固着された表面２ａ、および、リードフレーム３の金属ワイヤ１３がボンディングされた表面３ａを覆う成形体２０が設けられる。
成形体２０の上面２０ａとは反対側の裏面には、リードフレーム２の裏面２ｂと、リードフレーム３の裏面３ｂとが露出し、それぞれ電極パッドとして機能する。すなわち、半導体装置１００は、半導体素子１０を封じた樹脂を有する成形体２０と、その裏面に設けられた電極パッドを有する表面実装型パッケージを備える。
さらに、本実施形態では、成形体２０の側面２０ｄおよび２０ｅからそれぞれ延出する２つのフランジ部３０を備える。リードフレーム２および３は、成形体２０からそれぞれのフランジ部３０に延在し、フランジ部３０の裏面および端面３０ｆに露出する。
図２（ａ）および図２（ｂ）は、第１実施形態の変形例に係る半導体装置２００を表す模式図である。図２（ａ）は平面図、図２（ｂ）は断面図である。
半導体装置２００は、２つフランジ部３０にそれぞれ延在するリードフレーム２の表面２ａ、および、リードフレーム３の表面３ａを覆う樹脂３３を有する点で、半導体装置１００と相違する。すなわち、フランジ部３０の裏面および端面を除いた部分において、リードフレーム２および３は、成形体２０につながる樹脂３１および３３に覆われる。これにより、リードフレーム２の表面２ａ、および、リードフレーム３の表面３ａを保護することができる。なお、成形体２０は、例えば、数ミリメートルの厚さを有し、樹脂３３は、厚さ０．１〜０．２ｍｍの薄膜である。
本実施形態では、成形体２０の中に封止られるリードフレームと、フランジ部３０に含まれるリードフレームが一体につながった例を示したが、後述するように、それぞれが分離されても良い。
図３は、実施形態に係る半導体装置１００の実装過程を模式的に表す斜視図である。図３（ａ）は、半導体装置１００をプリント基板４０に載置する過程を示し、図３（ｂ）は、プリント基板４０の上にハンダ付された半導体装置１００を示す。
図３（ａ）に示すように、プリント基板４０の上には、ランドパターン４２および４３が設けられる。ランドパターン４２および４３の表面には、例えば、クリームハンダが塗布される。また、ランドパターン４２および４３には、外部回路につながる配線（図示しない）が接続される。
半導体装置１００は、その裏面の電極パッドをランドパターン４２および４３に合わせてプリント基板４０の上に載置される。すなわち、リードフレーム２の裏面２ｂをランドパターン４２の位置に合わせ、リードフレーム３の裏面３ｂをランドパターン４３の位置に合わせる。
次に、半導体装置１００を載置したプリント基板４０をリフロー炉に入れ、ランドパターン４２および４３のそれぞれに塗布されたクレームハンダを溶融させる。続いて、プリント基板４０をリフロー炉から取り出し冷却することにより、半導体装置１００をプリント基板４０にハンダ付する。
半導体装置１００は、リードフレーム２とランドパターン４２との間、リードフレーム３とランドパターン４３との間に介在するハンダにより、プリント基板４０の上に固定される。そして、図３（ｂ）に示すように、フランジ部３０の端面３０ｆに露出したリードフレーム３の端面にハンダが這い上がりフィレット４７が形成される。リードフレーム２の図示しない端面においても同様である。
このように、表面実装型パッケージの側面にリードフレームの端面を露出させることにより、実装後にフィレットを形成させることが可能となる。これにより、ハンダの濡れ性を確認することができる。例えば、抜き取り試験で確認されるダイシェア強度と、半導体装置１００のフィレットの有無と、を基準として品質管理を実施することにより、プリント基板４０の信頼性を向上することができる。
次に、図４および図５を参照して、半導体装置１００の製造方法を説明する。図４（ａ）および図４（ｂ）は、半導体装置１００の製造過程を表す模式断面図である。図５は、半導体装置１００の製造に用いられるリードフレームシート５０を示す平面図である。
リードフレームシート５０には、複数のリードフレーム２および３が設けられる（図５参照）。半導体装置１００の製造過程では、リードフレームシート５０の上に、複数の半導体素子１０が固着され、ワイヤボンディングされる。すなわち、リードフレーム２となる部分に半導体素子１０がダイボンディングされ、半導体素子１０と、リードフレーム３となる部分と、の間に金属ワイヤ１３がボンディングされる。
次に、リードフレームシート５０の上に、半導体素子１０を封じた樹脂層２３を形成する。続いて、樹脂層２３を選択的に薄層化し、第１の方向に延在するストライプ状の第１の薄層部Ｆ１を形成する。
例えば、図４（ａ）に示すように、ダイシングブレード５３を用いて、第１の方向に樹脂層２３を研削する。これにより、成形体２０から延出するフランジ部３０となる第１の薄層部Ｆ１が形成される。
例えば、樹脂層２３をリードフレームシート５０に達する深さまで研削することにより、半導体装置１００が製造される。また、リードフレームシート５０の上に、樹脂層２３の薄膜を残すことにより、半導体装置２００を製造することができる。
本実施形態の方法では、ダイシングピッチを変更することにより、半導体装置のサイズに合わせて第１の薄層部Ｆ１を形成することができる。すなわち、半導体装置ごとに金型を準備する必要がないため、製造方法としての自由度が大きく製造コストを低減することができる。すなわち、別の方法として、例えば、射出成型法により、樹脂層２３を第１の薄層部Ｆ１を有する形状に成形することもできる。
次に、ダイシングブレード５５を用いて、樹脂層２３およびリードフレームシート５０を切断し、個々の半導体装置１００を分離すると共にそのパッケージを形成する。
図４（ｂ）に示すように、第１の薄層部Ｆ１では、薄層化された樹脂層２３と、リードフレームシート５０と、を第１の方向に沿って切断する。ダイシングブレード５５のブレード幅は、ダイシングブレード５３のブレード幅よりも狭い。したがって、成形体２０から延出するフランジ部３０を残して、第１の薄層部Ｆ１を切断することができる。
次に、図５を参照して、リードフレームシート５０の切断方法を具体的に説明する。
図５に示すように、例えば、リードフレームシート５０には、複数のリードフレーム２および３が設けられる。そして、それぞれのリードフレームをつなぐ吊ピン５０ａおよび５０ｂが設けられる。
リードフレーム２および３は、第１の方向であるＸ方向にそれぞれ並列に配置される。一方、第１の方向に直交する第２の方向であるＹ方向には、リードフレーム２と、リードフレーム３とが、交互に配置される。
Ｘ方向に並んで配置されたリードフレーム２の間、および、リードフレーム３の間は、吊ピン５０ａにより接続される。一方、Ｙ方向に交互に配置されたリードフレーム２とリードフレーム３との間には、吊ピン５０ｂにより接続された部分と、リードフレーム２とリードフレーム３とが離間して配置された部分と、が設けられる。
リードフレーム２と、リードフレーム３と、が離間して設けられた部分には、半導体素子１０と、リードフレーム３と、の間に金属ワイヤ１３がボンディングされる。そして、リードフレーム２とリードフレーム３とを吊ピン５０ｂで接続した部分において、第１の薄層部Ｆ１が、Ｘ方向に延在するストライプ状に設けられる。
第１の薄層部Ｆ１をＸ方向に切断する際には、リードフレーム２および３のそれぞれの端を含むダイシング領域Ｄ１が切断される。これにより、リードフレーム２および３のそれぞれの端と、吊ピン５０ｂと、が除かれる。そして、そして、第１の薄層部Ｆ１の切断面には、リードフレーム２および３の端面が露出する。
さらに、Ｙ方向において並列に配置されたリードフレーム２の間、および、リードフレーム３の間の樹脂層２３を切断する。この場合も、例えば、ダイシングブレード５５を用いて、ダイシング領域Ｄ１と同じ幅のダイシング領域Ｄ２を切断する。
これにより、半導体素子１０に対向する方形の上面２０ａと、上面２０ａにつながる４つの側面と、を有した成形体２０と、成形体２０の側面から延出するフランジ部３０と、を有するパッケージを形成することができる。
上記の製造方法では、樹脂層２３が薄層化されているダイシング領域Ｄ１において、リードフレーム２および３の端が切断される。そして、樹脂層２３が厚いダイシング領域Ｄ２において、リードフレーム２および３が切断されることはなく、吊ピン５０ａが切断される。
また、リードフレームシート５０を切断する際には、図４（ｂ）に示すように、リードフレームシート５０の裏面側から切断する方法を用いても良いし、図４（ａ）に示す例のように、樹脂層２３の側から切断しても良い。
次に、図６を参照して、第１実施形態に係る半導体装置の特性を説明する。図６（ａ）は、半導体装置１００の断面を示し、図６（ｂ）は、半導体装置２００の断面を示す模式図である。図６（ｃ）は、比較例に係る半導体装置２５０の断面を示している。
図６（ｃ）に示す半導体装置２５０では、成形体９０から延出するフランジ部が設けられない。すなわち、リードフレーム２および３は、厚い樹脂層と共に切断される。そして、このダイシング工程において樹脂層に加わる応力により、リードフレーム２および３と、成形体９０と、が剥離することがある。その結果、リードフレーム２および３と、成形体９０と、の界面に、パッケージの端面から内部に向かって微細な間隙９２が生成される。
例えば、半導体装置２５０をプリント基板４０に実装する場合、リフローの過程において、ハンダがリードフレーム２の端面２ｆおよびリードフレーム３の端面３ｆに這い上がる。そして、この微細な間隙９２に侵入することがある。ハンダやそれに含まれるフラックスは、毛細管現象によりパッケージ端から内部へさらに浸透する。このため、例えば、金属ワイヤ１３が、リードフレーム３の表面から剥離し電気的特性が得られなくなるなどの不具合が生じることがある。また、半導体素子１０の電気的特性を劣化させることがある。
これに対し、例えば、図６（ａ）に示す半導体装置１００では、フランジ部３０において、リードフレーム２の表面２ａおよびリードフレーム３の表面３ａの上の樹脂が除かれている。このため、リードフレームシート５０を切断する際に、樹脂層２３に応力が加わることがなく、成形体２０のリードフレーム２および３からの剥離を抑制できる。さらに、リードフレーム２および３の端面と、成形体２０と、の間隔ＷＦを広く設けることにより、フランジ部３０がハンダの侵入防止スペースとなる。これにより、リフロー時に端面を這い上がるハンダやフラックスが成形体２０に到達せず、パッケージ内部への侵入を防止することが可能である。
また、図６（ｂ）に示す半導体装置２００では、フランジ部３０において、リードフレーム２の表面２ａおよびリードフレーム３の表面３ａの上の樹脂３３が薄いため、容易に変形する。このため、リードフレームシート５０を切断する際に、樹脂３３が剥離し応力を吸収する。これにより、成形体２０に加わる応力が低減され、リードフレーム２および３からの剥離を抑制することができる。そして、ハンダおよびフラックスのパッケージ内部への侵入を防止する。
次に、図７および図８を参照して、第１実施形態の変形例に係る半導体装置３００を説明する。図７（ａ）は、半導体装置３００を模式的に示す平面図であり、図７（ｂ）は、Ｂ−Ｂ線に沿った断面図である。図８は、半導体装置３００の製造に用いられるリードフレームシート６０を示す平面図である。
半導体装置３００は、半導体素子１０と、それを封じた樹脂を有する成形体２０を備える。成形体２０は、半導体素子１０に対向する方形の上面２０ａと、上面２０ａにつながる４つの側面２０ｂ、２０ｃ、２０ｄおよび２０ｅを有する。そして、側面２０ｄから延出したフランジ部３０を備える。
すなわち、半導体装置３００は、成形体２０から延出する１つのフランジ部３０を有し、フランジ部３０は、成形体２０から延在するリードフレーム６３を含む。一方、半導体素子１０が固着されたリードフレーム６２は、成形体２０に覆われ、その端面は露出せず、裏面６２ｂのみが電極パッドとして露出する。
フランジ部３０の裏面および端面には、リードフレーム６３の裏面６３ｂおよび端面６３ｆが露出する。例えば、半導体装置３００をプリント基板４０に実装した場合、フランジ部３０の端面に露出したリードフレーム６３の端面にフィレットが形成され、ハンダの濡れ性を判定することができる。そして、フランジ部３０を設けたことにより、成形体２０と、リードフレーム６３と、の界面に沿ったハンダやフラックスの侵入を抑制することができる。
図７（ｂ）に示す例では、フランジ部３０におけるリードフレーム６３の表面６３ａに樹脂３３が残されているが、これを除去してリードフレーム６３の表面６３ａを露出させても良い。
図８に示すように、リードフレームシート６０には、複数のリードフレーム６２および６３が設けられる。そして、それぞれのリードフレームをＸ方向につなぐ吊ピン６０ａと、Ｙ方向につなぐ吊ピン６０ｂおよび６０ｃと、が設けられる。
リードフレーム６２および６３は、Ｘ方向にそれぞれ並列に配置される。一方、Ｙ方向では、リードフレーム６２およびリードフレーム６３が、その相対位置を交互に反転させて配置される。
Ｘ方向に並んで配置されたリードフレーム６２の間、および、リードフレーム６３の間は、それぞれ吊ピン６０ａにより接続される。一方、Ｙ方向では、隣り合うリードフレーム６２が吊ピン６０ｂにより接続され、隣り合うリードフレーム６３が吊ピン６０ｃにより接続される。
Ｙ方向に配置されたリードフレーム６２およびリードフレーム６３は、相互に離間して配置される。そして、リードフレーム６２と、リードフレーム６３と、の間には、半導体素子１０とリードフレーム６３との間をつなぐ金属ワイヤ１３がボンディングされる。
リードフレームシート６０では、隣り合うリードフレーム６３を吊ピン６０ｃで接続した部分において、第１の薄層部Ｆ１が、Ｘ方向に延在するストライプ状に設けられる。第１の薄層部Ｆ１をＸ方向に切断する際には、隣り合うリードフレーム６３のそれぞれの端を含むダイシング領域Ｄ１が切断される。これにより、リードフレーム６３の端と、吊ピン６０ｃと、が除かれる。そして、第１の薄層部Ｆ１の両側の切断面には、リードフレーム６３の端面が露出する。
さらに、Ｘ方向において、隣り合うリードフレーム６２の間の樹脂層２３が、ダイシング領域Ｄ１に沿って切断される。また、Ｙ方向において、並列に配置されたリードフレーム２の間、および、リードフレーム３の間の樹脂層２３を切断する。
これにより、半導体素子１０に対向する方形の上面２０ａと、上面２０ａにつながる４つの側面と、を有した成形体２０と、成形体２０の１つの側面２０ｄから延出するフランジ部３０と、を有するパッケージを形成することができる。
（第２実施形態）
図９は、第２実施形態に係る半導体装置４００を表す模式図である。図９（ａ）は、半導体装置４００の平面図であり、図９（ｂ）は、Ｃ−Ｃ線に沿った断面図である。図９（ｃ）は、半導体装置４００をプリント基板４０に実装した状態を示す断面図である。
図９（ａ）および図９（ｂ）に示す半導体装置４００は、半導体素子１０と、それを封じた樹脂を有する成形体２０を備える。成形体２０は、半導体素子１０に対向する方形の上面２０ａと、上面２０ａにつながる４つの側面２０ｂ、２０ｃ、２０ｄおよび２０ｅを有する。さらに、４つの側面のうちの側面２０ｄおよび２０ｅからそれぞれ延出したフランジ部３０を備える。
半導体素子１０は、その裏面を介してリードフレーム２に電気的に接続される。一方、半導体素子１０の上面には電極１０ａが設けられ、金属ワイヤ１３を介してリードフレーム３に電気的に接続される。
図９（ｂ）に示すように、リードフレーム２は、リードフレーム３から離間して配置される。そして、リードフレーム２の半導体素子１０が固着された表面２ａ、および、リードフレーム３の金属ワイヤ１３がボンディングされた表面３ａを覆う成形体２０が設けられる。成形体２０の上面２０ａとは反対側の裏面には、リードフレーム２の裏面２ｂと、リードフレーム３の裏面３ｂとが露出し、それぞれ電極パッドとして機能する。
さらに、本実施形態では、２つのフランジ部３０は、それぞれリードフレーム５と、リードフレーム７と、を含む。リードフレーム５および７は、それぞれ、リードフレーム２および３から離間して設けられる。そして、リードフレーム５は、その裏面５ｂおよび端面５ｆを、成形体２０の側面２０ｅから延在するフランジ部３０の裏面および端面３０ｆに露出する。リードフレーム７は、その裏面７ｂおよび端面７ｆを、成形体２０の側面２０ｄから延在するフランジ部３０の裏面および端面３０ｆに露出する。
２つフランジ部３０には、それぞれに含まれるリードフレーム５の表面５ａ、および、リードフレーム７の表面７ａを覆う樹脂３３が残されている。すなわち、リードフレーム５および７は、フランジ部３０の裏面および端面を除いた部分において、成形体２０につながる樹脂３１および３３に覆われる。
図９（ｃ）に示すように、半導体装置４００をプリント基板４０に実装した場合、フランジ部３０の端面に露出したリードフレーム５の端面５ｆおよびリードフレーム７の端面７ｆに、それぞれフィレット４７が形成される。そして、端面を這い上がったハンダは、樹脂３３と、リードフレーム５および７と、の間のそれぞれの界面に侵入する。しかしながら、リードフレーム５と、リードフレーム２と、が離間しているため、ハンダやフラックスが、リードフレーム２まで侵入することはない。リードフレーム７と、リードフレーム３と、の間においても同様である。
このように、本実施形態では、フランジ部３０に含まれるフィレット形成用のリードフレーム５および７を、リードフレーム２およびリードフレーム３から離間して設けることにより、リフロー時の半田やフラックスの浸入を抑制する。これにより、半導体装置４００の信頼性を向上させることができる。
図１０は、第２実施形態の変形例に係る半導体装置５００を表す模式図である。図１０（ａ）は、半導体装置５００の平面図であり、図１０（ｂ）は、その断面図である。
半導体装置５００では、リードフレーム２と、リードフレーム５との間、および、リードフレーム３と、リードフレーム７との間が、吊ピン５０ｅにより接続されている。これにより、フランジ部３０におけるリードフレーム５および７の密着性が補強され、例えば、ダイシング過程におけるフランジ部３０からの脱落を防ぐことができる。
これにより、例えば、リードフレーム５および７がフランジ部３０の内部に含まれ、それぞれ吊ピン５０ｅにより成形体２０の内部に含まれるリードフレーム２および３とつながった構造とすることができる。また、リードフレーム５および７のそれぞれが、フランジ部３０から成形体２０の中へ延在する構造としても良い。
一方、吊ピン５０ｅのＸ方向における幅は、リードフレーム５および７のＸ方向における幅よりも狭い。これにより、リードフレーム５表面と、樹脂３３と、の間に侵入したハンダやフラックスが、リードフレーム２への浸透することを抑制する。リードフレーム７と、リードフレーム３と、の間においても同様である。
（第３実施形態）
図１１は、第３実施形態に係る半導体装置６００、７００および８００を表す模式断面図である。
図１１（ａ）に示す半導体装置６００では、成形体２０から延出するフランジ部３０が、上部へ屈曲した構造となっている。これにより、リフロー過程におけるリードフレーム２および３の端面へのハンダの這い上がりが抑制され、パッケージ内部へのハンダおよびフラックスの侵入を防止する。一方、フィレットは、屈曲したフランジ部３０の裏面に露出したリードフレーム２および３の裏面に沿って端面側にハンダが厚くなることにより形成される。
このようなフランジ部３０の屈曲は、例えば、リードフレームシート５０を裏面側からダイシングすることにより形成することができる。すなわち、ダイシングブレード５５がリードフレーム２および３の端部を押し込む応力により、フランジ部３０を成形体２０の側面の方向に屈曲させることができる。
図１１（ｂ）に示す半導体装置７００では、リードフレーム２および３の端部に凹凸が設けられている。そして、樹脂層２３を選択的に薄層化した時、その凹部の中に樹脂３４が残され、成形体２０から延出するフランジ部３０に含まれる。
これにより、リードフレーム２および３の端面を這い上がったハンダが、フランジ部３０の表面に沿って広がることを抑制する。すなわち、フランジ部３０に残された樹脂３４がストッパとなり、成形体２０へのハンダの広がりを防止する。
図１１（ｃ）に示す半導体装置８００では、フランジ部３０において、リードフレーム２および３が厚く設けられている。これにより、リードフレーム２および３の端面を這い上がったハンダが、成形体２０の内部へ達するまでの距離が長くなる。このため、ハンダやフラックスの成形体２０の内部への浸透を抑制することができる。
（第４実施形態）
図１２は、第４実施形態に係る半導体装置９００を表す模式図である。図１２（ａ）は、半導体装置９００の平面図であり、図１２（ｂ）は、Ｅ−Ｅ線に沿った断面図である。
図１２（ａ）に示すように、半導体装置９００は、半導体素子１０と、それを封じた樹脂を有する成形体２０を備える。そして、成形体２０は、半導体素子１０に対向する方形の上面２０ａと、上面２０ａにつながる４つの側面２０ｂ、２０ｃ、２０ｄおよび２０ｅを有する。さらに、４つの側面から延出したフランジ部３０を備える。
半導体素子１０は、その裏面を介してリードフレーム７２に電気的に接続される。一方、半導体素子１０の上面には電極１０ａが設けられ、金属ワイヤ１３を介してリードフレーム７３に電気的に接続される。
図１２（ｂ）に示すように、リードフレーム７２は、リードフレーム７３から離間して配置される。そして、リードフレーム７２の半導体素子１０が固着された表面２ａ、および、リードフレーム７３の金属ワイヤ１３がボンディングされた表面３ａを覆う成形体２０が設けられる。成形体２０の上面２０ａとは反対側の裏面には、リードフレーム７２の裏面７２ｂと、リードフレーム７３の裏面７３ｂとが露出し、それぞれ電極パッドとして機能する。フランジ部３０の表面には、樹脂３３が残される。
本実施形態では、フランジ部３０は、リードフレーム７２およびリードフレーム７３の端部を含む。そして、リードフレーム７２は、その裏面７２ｂおよび端面７２ｆを、フランジ部３０の裏面および端面３０ｆに露出する。リードフレーム７３は、その裏面７３ｂおよび端面７３ｆを、フランジ部３０の裏面および端面３０ｆに露出する。
フランジ部３０には、リードフレーム７２の表面７２ａ、および、リードフレーム７３の表面７３ａを覆う樹脂３３が残されている。すなわち、リードフレーム７２および７３は、フランジ部３０の裏面および端面を除いた部分において、成形体２０につながる樹脂３１および３３に覆われる。
次に図１３を参照して、半導体装置９００の製造方法を説明する。図１３は、半導体装置９００の製造に用いられるリードフレームシート７０の平面図である。
リードフレームシート７０には、複数のリードフレーム７２および７３が設けられる。そして、それぞれのリードフレームをつなぐ吊ピン７０ａおよび７０ｂが設けられる。
リードフレーム７２および７３は、Ｘ方向にそれぞれ並列に配置される。Ｙ方向には、リードフレーム７２と、リードフレーム７３とが、交互に配置される。
Ｘ方向に並んで配置されたリードフレーム７２の間、および、リードフレーム７３の間は、吊ピン７０ａにより接続される。一方、Ｙ方向に交互に配置されたリードフレーム７２とリードフレーム７３との間には、吊ピン７０ｂにより接続された部分と、リードフレーム７２とリードフレーム７３とが離間して配置された部分と、が設けられる。
リードフレーム７２と、リードフレーム７３と、が離間して設けられた部分では、半導体素子１０とリードフレーム３との間に金属ワイヤ１３がボンディングされる。そして、リードフレーム７２とリードフレーム７３とを吊ピン７０ｂで接続した部分において、第１の薄層部Ｆ１が、Ｘ方向に延在するストライプ状に設けられる。
一方、Ｘ方向において、隣り合うリードフレーム７２の間、および、隣り合うリードフレーム７３の間を吊ピン７０ａで接続した部分において、第２の薄層部Ｆ２が、Ｙ方向に延在するストライプ状に設けられる。
リードフレームシート７０を切断する際には、第１の薄層部Ｆ１をＸ方向に切断し、第２の薄層部Ｆ２をＹ方向に切断する。この時、対向するリードフレーム７２および７３のそれぞれの端と、吊ピン７０ｂを含むダイシング領域Ｄ１と、リードフレーム７２および７３のそれぞれの端と、吊ピン７０ａを含むダイシング領域Ｄ２と、を切断する。これにより、リードフレーム７２および７３のそれぞれの端と、吊ピン７０ａおよび７０ｂと、が除かれる。ダイシング領域Ｄ１の幅は、第１の薄層部Ｆ１の幅よりも狭く、ダイシング領域Ｄ２の幅は、第２の薄層部Ｆ２の幅よりも狭い。これにより、成形体２０の周りにフランジ部３０が形成される。そして、第１の薄層部Ｆ１の切断面、および、第２の薄層部Ｆ２の切断面、には、リードフレーム７２および７３の端面が露出する。
上記の方法により、半導体素子１０に対向する方形の上面２０ａと、上面２０ａにつながる４つの側面と、を有した成形体２０と、成形体２０の４つの側面から延出するフランジ部３０と、を有するパッケージを形成することができる。
半導体装置９００では、リードフレーム７２および７３の端で形成されるパッケージ端面よりも、成形体２０の４つの側面がパッケージの内側になるように形成される。これにより、プリント基板４０に実装する際に、リードフレーム７２および７３の端面を這い上がったハンダが、成形体２０の内部へ侵入することを抑制する。
また、リードフレームシート７０を切断する際に、成形体２０が、リードフレーム７２および７３から剥離し、その間に間隙が生じることを防止することができる。すなわち、ダイシングの際に、樹脂層２３に加わる応力は、フランジ部３０の表面に残された樹脂３３により吸収され、成形体２０に加わる応力が低減される。
本実施形態は、封止樹脂が単一の樹脂層である上記の例の他に、白樹脂を有する反射板と、透明樹脂に封止されたＬＥＤと、を備えた構造にも適用可能である。また、リードフレームに固着された半導体素子を樹脂封止する表面実装型のパッケージに限らず、例えば、エポキシ基板等の上に固着された半導体素子を樹脂封止する構造に適用しても良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２、３、５、７、６２、６３、７２、７３・・・リードフレーム、 ２ａ、３ａ、５ａ、７ａ、６３ａ、７２ａ、７３ａ・・・表面、 ２ｂ、３ｂ、５ｂ、７ｂ、６２ｂ、６３ｂ、７２ｂ、７３ｂ・・・裏面、 ２ｆ、３ｆ、５ｆ、７ｆ、６３ｆ、７２ｆ、７３ｆ・・・端面、 １０・・・半導体素子、 １０ａ・・・電極、 １３・・・金属ワイヤ、 ２０、９０・・・成形体、 ２０ａ・・・上面、 ２０ｂ、２０ｃ、２０ｄ、２０ｅ・・・側面、 ２３・・・樹脂層、 ３０・・・フランジ部、 ３０ｆ・・・端面、 ３１、３３、３４・・・樹脂、 ４０・・・プリント基板、 ４２、４３・・・ランドパターン、 ４７・・・フィレット、 ５０、６０、７０・・・リードフレームシート、 ５０ａ、５０ｂ、５０ｅ、６０ａ、６０ｂ、６０ｃ、７０ａ、７０ｂ・・・吊ピン、 ５３、５５・・・ダイシングブレード、 ９２・・・間隙、 １００〜９００・・・半導体装置、 Ｄ１、Ｄ２・・・ダイシング領域、 Ｆ１、Ｆ２・・・薄層部

Claims (6)

  1. 半導体素子と、
    前記半導体素子を封じた樹脂を有し、方形の上面と、前記上面につながる４つの側面と、を有する成形体と、
    前記４つの側面の内の少なくとも１つの前記側面から延出したフランジ部と、
    を備え、
    前記成形体は、前記上面とは反対側の裏面に設けられ前記半導体素子に電気的に接続された電極パッドを有し、
    前記フランジ部は、その裏面および端面に露出したリードフレームを含む半導体装置。
  2. 前記フランジ部の前記裏面および前記端面を除いた部分において、前記リードフレームは、前記成形体につながる前記樹脂に覆われた請求項１記載の半導体装置。
  3. 前記リードフレームは、前記電極パッドと一体につながった請求項１または２に記載の半導体装置。
  4. 半導体素子を封じた樹脂層を選択的に薄層化し、第１の方向に延在するストライプ状の第１の薄層部を形成する工程と、
    前記第１の薄層部を前記第１の方向に切断し、前記樹脂層を前記第１の方向に直交する第２の方向に切断し、方形の上面と、前記上面につながる４つの側面と、を有する成形体と、前記４つの側面の内の少なくとも１つの前記側面から延出したフランジ部と、を含むパッケージを形成する工程と、
    を備えた半導体装置の製造方法。
  5. 前記フランジ部は、その裏面および端面に露出したリードフレームを含む請求項４に記載の半導体装置の製造方法。
  6. 前記第２の方向に延在するストライプ状の第２の薄層部をさらに形成し、
    前記第１の薄層部を前記第１の方向に切断し、前記第２の薄層部を前記第２の方向に切断し、前記４つの側面から延出した前記フランジ部を有する前記パッケージを形成する請求項４または５に記載の半導体装置の製造方法。
JP2012021740A 2012-02-03 2012-02-03 半導体装置およびその製造方法 Pending JP2013161903A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012021740A JP2013161903A (ja) 2012-02-03 2012-02-03 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012021740A JP2013161903A (ja) 2012-02-03 2012-02-03 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2013161903A true JP2013161903A (ja) 2013-08-19

Family

ID=49173928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012021740A Pending JP2013161903A (ja) 2012-02-03 2012-02-03 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2013161903A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207705A (ja) * 2014-04-22 2015-11-19 株式会社デンソー 電子装置およびその製造方法
US9640743B2 (en) 2014-09-29 2017-05-02 Nichia Corporation Method for manufacturing package, method for manufacturing light emitting device, package and light emitting device
JP2017107989A (ja) * 2015-12-09 2017-06-15 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
JP2017107965A (ja) * 2015-12-09 2017-06-15 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
US9954151B2 (en) 2015-11-30 2018-04-24 Nichia Corporation Package, package intermediate body, light emitting device, method for manufacturing same
US10032972B2 (en) 2015-08-07 2018-07-24 Nichia Corporation Lead frame, package, light emitting device, and method for producing the same
US10367127B2 (en) 2016-03-31 2019-07-30 Nichia Corporation Lead frame including hanger lead, package, and light-emitting device
US11769247B2 (en) * 2015-03-27 2023-09-26 Texas Instruments Incorporated Exposed pad integrated circuit package
WO2024075534A1 (ja) * 2022-10-05 2024-04-11 スタンレー電気株式会社 半導体発光装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207705A (ja) * 2014-04-22 2015-11-19 株式会社デンソー 電子装置およびその製造方法
US9640743B2 (en) 2014-09-29 2017-05-02 Nichia Corporation Method for manufacturing package, method for manufacturing light emitting device, package and light emitting device
US11043623B2 (en) 2014-09-29 2021-06-22 Nichia Corporation Package including lead component having recess
US10505090B2 (en) 2014-09-29 2019-12-10 Nichia Corporation Package including lead component having recess
US11769247B2 (en) * 2015-03-27 2023-09-26 Texas Instruments Incorporated Exposed pad integrated circuit package
US10886448B2 (en) 2015-08-07 2021-01-05 Nichia Corporation Method for producing lead frame, method for producing package and method for producing light emitting device
US10032972B2 (en) 2015-08-07 2018-07-24 Nichia Corporation Lead frame, package, light emitting device, and method for producing the same
US10600944B2 (en) 2015-08-07 2020-03-24 Nichia Corporation Lead frame, package and light emitting device
US9954151B2 (en) 2015-11-30 2018-04-24 Nichia Corporation Package, package intermediate body, light emitting device, method for manufacturing same
US10580947B2 (en) 2015-11-30 2020-03-03 Nichia Corporation Package and package intermediate body
JP2017107965A (ja) * 2015-12-09 2017-06-15 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
JP2017107989A (ja) * 2015-12-09 2017-06-15 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
US10937666B2 (en) 2016-03-31 2021-03-02 Nichia Corporation Method for manufacturing lead frame including electrode and hanger lead, method for manufacturing package having lead frame, and method for manufacturing light-emitting device having package
US10367127B2 (en) 2016-03-31 2019-07-30 Nichia Corporation Lead frame including hanger lead, package, and light-emitting device
WO2024075534A1 (ja) * 2022-10-05 2024-04-11 スタンレー電気株式会社 半導体発光装置

Similar Documents

Publication Publication Date Title
JP2013161903A (ja) 半導体装置およびその製造方法
JP6167619B2 (ja) 発光装置用パッケージ成形体及びそれを用いた発光装置
US8637892B2 (en) LED package and method for manufacturing same
US10930581B2 (en) Semiconductor package with wettable flank
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP6079223B2 (ja) 発光装置用パッケージ成形体
KR20120091839A (ko) 플립칩 발광소자 패키지 및 그 제조 방법
JP2013110210A (ja) 半導体光学装置
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
JP5633480B2 (ja) 発光装置の製造方法
JP5706254B2 (ja) 半導体装置
JP6665731B2 (ja) 発光装置及びその製造方法
JP7037368B2 (ja) 半導体装置および半導体装置の製造方法
KR20210047458A (ko) 패키지 기판 및 그의 제조 방법, 및 패키지 기판을 포함하는 반도체 패키지 및 그의 제조 방법
KR20130076785A (ko) 발광 장치용 패키지 성형체
JP6102253B2 (ja) 発光装置用パッケージ成形体
JP5547703B2 (ja) 半導体装置の製造方法
US10847689B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP5809965B2 (ja) 半導体発光素子
KR20210000777U (ko) 반도체 패키지
JP7004397B2 (ja) 光学装置
JP2013254984A (ja) 半導体装置
JP2014096488A (ja) 半導体装置およびその製造方法