JP2013110210A - 半導体光学装置 - Google Patents

半導体光学装置 Download PDF

Info

Publication number
JP2013110210A
JP2013110210A JP2011252743A JP2011252743A JP2013110210A JP 2013110210 A JP2013110210 A JP 2013110210A JP 2011252743 A JP2011252743 A JP 2011252743A JP 2011252743 A JP2011252743 A JP 2011252743A JP 2013110210 A JP2013110210 A JP 2013110210A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor optical
mounting
optical device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011252743A
Other languages
English (en)
Other versions
JP5933959B2 (ja
Inventor
Daisuke Yoshimi
大輔 吉見
Daizo Kanbara
大蔵 神原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2011252743A priority Critical patent/JP5933959B2/ja
Publication of JP2013110210A publication Critical patent/JP2013110210A/ja
Application granted granted Critical
Publication of JP5933959B2 publication Critical patent/JP5933959B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

【課題】表面実装型で且つサイドビュー型の半導体光学装置において、実装基板に実装するに際し、実装基板に対して高い実装強度で且つ傾きを生じることなく実装することが可能な半導体光学装置を提供することにある。
【解決手段】半導体光学装置1を、窓孔21を有するリフレクタ基板20と両面に回路パターンが形成されたボンディング基板10が接着シート30により貼り合わされた3層構造とし、リフレクタ基板20、接着シート30及びボンディング基板10の夫々の側面に繋げて円弧状スルーホール6を設けると共に該円弧状スルーホール6をボンディング基板10の両面に形成されたそれぞれの回路パターンに連結するようにした。そして、リフレクタ基板20の窓孔21内のボンディング基板10上にLED素子2を実装すると共に該窓孔21内に透光性樹脂22を充填した。
【選択図】図1

Description

本発明は、半導体光学装置に関するものであり、詳しくは、発光源にLEDを用いた表面実装型で且つサイドビュー型の半導体光学装置に関する。
従来、この種の半導体光学装置(発光ダイオード)80としては、図12に示す構成のものが提案されている。
それは、基板81の発光側面82に形成された一対の発光ダイオード素子実装用電極(以下、実装電極と略称する)83の一方に発光ダイオード素子84がダイボンディングされて発光ダイオード素子84の下部電極が電気的に接続され、一端部が発光ダイオード素子84の上部電極に接続されたボンディングワイヤ85の他端部が実装電極83の他方にワイヤボンディングされて発光ダイオード素子84の上部電極が電気的に接続されている。
発光ダイオード素子84及びボンディングワイヤ85は、基板81の発光側面82に設けられたリフレクタ86で包囲されると共にリフレクタ86の包囲内に充填された封止樹脂87によって樹脂封止されている。
基板81の発光側面82と交差する面で、実装基板への実装時に実装面となる面88の角部位置に、一対の実装電極83の夫々に電気的に接続された一対のスルーホール89が設けられ、このスルーホール89は、導電性樹脂ペースト90が充填された基板貫通孔を集合基板の分割時のダイシングによって4分割した、断面が扇形を呈する4分1スルーホール91とされている。
上記構成の発光ダイオード80は、そのスルーホール89を、実装基板に形成された実装パターンに半田を用いて接合することにより、該スルーホール89及び実装パターンを介して実装基板に実装するものである(参考文献1参照)。
特開2009−194319号公報
ところで、上記構成の発光ダイオード80は、実装基板に形成された実装パターンに半田実装するにあたり、実装基板に対する実装強度が低く、且つ実装基板に対して傾いた状態で実装される恐れがある。
以下、具体的に、図13〜図15に示す発光ダイオード80の実装基板に対する半田実装手順を参照して説明する。
まず、図13のように、実装基板95に形成された実装パターン96にシルク印刷等により半田ペースト97を塗布し、発光ダイオード80の実装面88の角部位置に設けられたスルーホール89が実装基板95に設けられた実装パターン96上に位置するように該発光ダイオード80を実装基板95に載置する。
次に、半田リフロープロセス等により半田ペースト97を加熱して該半田ペースト97を溶融する。すると図14のように、実装基板95の実装パターン96と発光ダイオード80のスルーホール89が半田98を介して接合(半田接合)される。
ところで、実装基板95に形成される実装パターン96は、発光ダイオード80のスルーホール89の位置決めを容易に行うことができ且つ半田接合後に高い接合強度を確保することができるように、スルーホール89よりも大きく設けられる。
その場合、半田ペースト加熱前の、発光ダイオード80を実装基板95に載置した状態において、半田ペースト97は発光ダイオード80のスルーホールが形成されていないリフレクタ86の下方にも位置することになる(図13参照)。
すると、半田ペースト97の加熱溶融後の冷却硬化時に、溶融半田の体積収縮によってリフレクタ86の下方に位置していた半田は基板81の下方に向かって収縮される。一方、溶融時点で基板81の下方に位置していた半田は体積収縮によってもスルーホール89との密着性により移動しない。よって、冷却硬化によって基板81のリフレクタ86側のみが収縮された半田によって押し上げられることになる。
その結果、半田ペースト97の冷却硬化後には、発光ダイオード80は図14のように、その基板81側が実装基板95に近づく方向で且つリフレクタ86側が実装基板95と離れる方向となるように、実装基板95に対して傾いた状態で実装されることになる。このような、実装基板95に対する発光ダイオード80の実装時の傾きは、発光ダイオード80のスルーホール89の大きさに対して実装基板95の実装パターン96の大きさの比率が大きいほど発生し易い。
また、半田リフロープロセス前の、発光ダイオード80を半田ペースト97が塗布された実装基板95上に載置した時点で、発光ダイオード80が実装基板95に対して傾いた状態に載置されることが考えられ、その場合は、半田リフロープロセス後の状態も当然、発光ダイオード80が実装基板95に対して傾斜した状態で実装されることになる。
この問題に対しては、図15のように、発光ダイオード80を実装基板95に載置したときに、実装基板95の、発光ダイオード80のリフレクタ86が位置する部分に傾き防止のスペーサ部99をレジスト等によって形成することが考えられる。しかしながら、この場合は、構成部材及び製造工数の増加により製造コストのコストアップを招くことになる。
ところで、スルーホール89は発光ダイオード80の基板81にのみ設けられリフレクタ86には設けられていない。そのため、発光ダイオード80が実装された実装基板95が衝撃や振動を受けた場合、リフレクタ86側は固定されていないため、発光ダイオード80が実装基板95から離脱する恐れがある。
そこで、本発明は上記問題に鑑みて創案なされたもので、その目的とするところは、表面実装型で且つサイドビュー型の半導体光学装置において、実装基板に実装するに際し、実装基板に対して高い実装強度で且つ傾きを生じることなく実装することが可能な半導体光学装置を提供することにある。
上記課題を解決するために、本発明の請求項1に記載された発明は、窓孔を有する第1の基板と、両面のそれぞれに複数の分離独立した回路パターンが形成された第2の基板が貼り合わされた構造を有する半導体光学装置であって、前記半導体光学装置は、前記第1の基板、前記第2の基板の夫々の側面につなげて形成された複数の分離独立した導体パターンを有し、前記第1の基板の窓孔内に位置する前記第2の基板上に半導体光学素子が実装されていることを特徴とするものである。
また、本発明の請求項2に記載された発明は、請求項1において、前記各導体パターンは、ダイシングにより切断されたスルーホールであることを特徴とするものである。
また、本発明の請求項3に記載された発明は、請求項1または請求項2において、前記第2の基板の前記第1の基板が貼り合わされた面と反対側の面に形成された全ての回路パターンは、その一部が絶縁層で被覆されていることを特徴とするものである。
また、本発明の請求項4に記載された発明は、窓孔を有する第1の基板と、両面のそれぞれに複数の分離独立した回路パターンが形成された第2の基板とを貼り合わせる工程と、前記貼り合わせ工程後に第1の基板と第2の基板を貫通するスルーホールを形成する工程と、前記スルーホール内に金属メッキする工程と、前記第1の基板の窓孔内に位置する前記第2の基板に対して半導体光学素子を実装する工程と、前記スルーホールを横断するように貼り合わされた前記第1の基板と前記第2の基板を切断する工程とを含んだことを特徴とするものである。
本発明の半導体光学装置は、窓孔を有する第1の基板と両面に回路パターンが形成された第2の基板が接着シートにより貼り合わされた3層構造からなり、3層構造を構成する第1の基板、接着シート及び第2の基板の夫々の側面に繋げて導体パターンを形成すると共に該導体パターンを第2の基板の両面に形成された各回路パターンに連結するようにした。そして、第1の基板の窓孔内の第2の基板上に半導体発光素子を実装すると共に該窓孔内に透光性樹脂を充填した。
上記構成の半導体光学装置は、実装基板に実装するに際しては、実装基板に形成された実装パターンに半導体光学装置に形成された導体パターンを半田を介して半田接合する。これにより、実装基板に対する半導体光学装置の実装強度を高めることができると共に実装基板に対して傾きを生じることなく正規の実装状態を確保することができる。
本発明の実施形態に係わる斜視説明図である。 同じく、本発明の実施形態に係わる斜視説明図である。 同じく、本発明の実施形態に係わる正面説明図である。 製造工程の説明図である。 同じく、製造工程の説明図である。 同じく、製造工程の説明図である。 同じく、製造工程の説明図である。 同じく、製造工程の説明図である。 同じく、製造工程の説明図である。 同じく、製造工程の説明図である。 本発明の実施形態を基板実装した状態の説明図である。 従来例の説明図である。 同じく、従来例の説明図である。 同じく、従来例の説明図である。 同じく、従来例の説明図である。
以下、この発明の好適な実施形態を図1から図11を参照しながら、詳細に説明する(同一部分については同じ符号を付す)。尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
図1〜図3は、本発明の実施形態の半導体光学装置に係わる説明図であり、図1は半導体光学装置を光照射方向から見た斜視説明図であり、図2は半導体光学装置を光照射方向と反対方向から見た斜視説明図であり、図3は半導体光学装置を光照射方向から見た正面説明図である。なお、図1、図2では説明のため実装面が上方に位置するように図示している。
半導体光学装置1は、ガラスエポキシ基板からなり両面に導電部材からなる回路パターン11が形成されてなるボンディング基板10と、同じくガラスエポキシ基板からなるリフレクタ基板20と、ボンディング基板10とリフレクタ基板20を貼り合わせる接着シート30の3つの層からなる3層構造を有している。
ボンディング基板10は、一方の側の面(接着シート30を介してリフレクタ基板20が貼り合わされた側の面)に、一方の縁部から対向する他方の縁部まで夫々分離独立した状態で延びる複数本(本実施形態においては6本)の回路パターン11が形成されており、中央部に各回路パターン11に部分的に形成された3組の一対のダイボンディングパッド11aとワイヤボンディングパッド11bを有している。
ボンディング基板10の他方の面(接着シート30を介してリフレクタ基板20が貼り合わされた面と反対側の面)には、上記一方の面と同様な方向で一方の縁部から対向する他方の縁部まで夫々分離独立した状態で延びる複数本(本実施形態においては6本)の回路パターン11が形成されており、一方の縁部近部に各回路パターン11に部分的に形成された3組の一対の外部接続電極パッド11c、11dを有している。
また、ボンディング基板10の他方の面の中央部には、各回路パターン11を部分的に覆うと共に外部接続電極パッド11c、11dに被らないように絶縁性のレジスト膜12が塗布されている。レジスト膜12の外部接続電極パッド11c、11d側のエッジ12aは、半導体光学装置1を後述する円弧状スルーホール6が形成された面を下にして置いたときに、該半導体光学装置1の重心よりも下方に位置するように設定されている。
リフレクタ基板20は中央部に貫通窓孔21を有しており、ボンディング基板10の、ダイボンディングパッド11a及びワイヤボンディングパッド11bが形成された側の面に接着シート30を介して貼り合わされている。
ボンディング基板10とリフレクタ基板20を貼り合わせる接着シート30は、少なくともボンディング基板10の貫通窓孔21で囲まれた範囲には存在せず、貫通窓孔21の底部には、ボンディング基板10に形成された3組の一対のダイボンディングパッド11aとワイヤボンディングパッド11bが露出している。
そのうち、各ダイボンディングパッド11aには、半導体発光素子(以下、LED素子と呼称する)2が半田等の導電接合部材を介してダイボンディングされることによりLED素子2の下部電極がダイボンディングパッド11aに電気的に接続され、一端部がLED素子2の上部電極に接続されたボンディングワイヤ3の他端部がワイヤボンディングパッド11bにワイヤボンディングされることによりLED素子2の上部電極がボンディングワイヤ3を介してワイヤボンディングパッド11bに電気的に接続されている。
更に、ボンディング基板10と、接着シート30と、リフレクタ基板20からなる3層構造の側面及び角面には、ボンディング基板10、接着シート30及びリフレクタ基板20の各側面に沿って繋がって延びる6つの断面円弧状の凹溝4が設けられると共に各凹溝4の内面には金属メッキ層5が設けられており、これにより円弧状スルーホール6が形成されている。
6つの円弧状スルーホール6のうち3つは、その内面に形成された金属メッキ層5が、各ダイボンディングパッド11aを有する各回路パターン11と各外部接続電極パッド11cに接続されて各ダイボンディングパッド11aと各外部接続電極パッド11cの電気的導通が図られ、他の3つは、その内面に形成された金属メッキ層5が、各ワイヤボンディングパッド11bを有する各回路パターン11と各外部接続電極パッド11dに接続されて各ワイヤボンディングパッド11bと各外部接続電極パッド11dの電気的導通が図られている。
そこで、外部接続電極パッド11c、11dの間にLED素子駆動用の電圧を印加すると、その電圧は円弧状スルーホール6を介してダイボンディングパッド11aとワイヤボンディングパッド11bの間に印加され、それによって、ダイボンディング及びワイヤボンディングが施されたLED素子2が駆動(点灯)する。
なお、リフレクタ基板20の貫通窓孔21には透光性樹脂22が充填され、貫通窓孔21内に配設されたLED素子2及びボンディングワイヤ3が樹脂封止されている。
次に、上記構成の半導体光学装置の製造工程について、図4〜図10を参照して説明する。なお、以下の工程で作製する半導体光学装置は上述の半導体光学装置とはLED素子の数及び配置が異なる。但し、基本的な構成は同一である。
まず、図4の多数個取りリフレクタ基板40の準備工程において、ガラスエポキシ基板からなり、所定の形状及び大きさの貫通窓孔21が縦横それぞれ所定の間隔で複数個設けられた多数個取り基板(以下、多数個取りリフレクタ基板と呼称する)40を準備する
次に、図5(a)(ボンディング基板の一方の面を示す図)及び図5(b)(ボンディング基板の他方の面を示す図)の多数個取りボンディング基板45の準備工程において、ガラスエポキシ基板の一方の面に、一方の縁部から対向する他方の縁部まで所定の間隔で夫々分離独立した状態で延びる複数の回路パターン11が形成されると共に各回路パターン11の所定の位置にダイボンディングパッド11a及びワイヤボンディングパッド11bが形成され、他方の面に、上記一方の面と同様な方向で一方の縁部から対向する他方の縁部まで所定の間隔で夫々分離独立した状態で延びる複数の回路パターン11が形成されると共に各回路パターン11の所定の位置に外部接続電極パッド11c、11dが形成された多数個取り基板(以下、多数個取りボンディング基板と呼称する)45を準備する。
次に、図6の貼り合わせ工程において、多数個取りボンディング基板45の上記一方の面に接着シート30を介して多数個取りリクレクタ基板40を貼付する。この時、接着シート30は予め多数個取りリフレクタ基板40の貫通窓孔21に対応する位置に該貫通窓孔21と同様に窓孔を設けている。したがって、貫通窓孔21の底部には、多数個取りボンディング基板45に形成された回路パターン11、ダイボンディングパッド11a及びワイヤボンディングパッド11bが露出している。
次に、図7のスルーホール形成工程において、多数個取りボンディング基板45の上記一方の面に形成された各回路パターン11及び上記他方の面に形成された外部接続電極パッド11c、11dに対応する位置に、多数個取りリフレクタ基板40、接着シート30及び多数個取りボンディング基板45を貫通する貫通孔50を設ける。その後、貫通孔50の開口部以外の部分にマスクを施して貫通孔50内に無電解の金属メッキを施し、金属メッキ層5を形成する。その後、マスクを除去すると、貫通孔50の内面に金属メッキ層5が設けられてなるスルーホール51が形成され、該スルーホール51が一方の面の回路パターン11と他方の面の外部接続電極パッド11c、11dに接続されて、各ダイボンディングパッド11aと各外部接続電極パッド11cの電気的導通が図られると共に各ワイヤボンディングパッド11bと各外部接続電極パッド11dの電気的導通が図られる。
次に、図8のボンディング工程において、多数個取りリフレクタ基板40の貫通窓孔21内に露出したダイボンディングパッド11aにLED素子2を半田等の導電性接合部材を介してダイボンディングし、ボンディングワイヤ3の一端部と他端部を夫々LED素子2の上部電極と多数個取りリフレクタ基板40の貫通窓孔21内に露出したワイヤボンディングパッド11bにワイヤボンディングする。
次に、図9の樹脂封止工程において、多数個取りリフレクタ基板40の貫通窓孔21内に透光性樹脂22を充填して硬化させ、LED素子2及びボンディングワイヤ3を樹脂封止する。
次に、図10のダイシング工程において、縦横所定の間隔でダイシングして個々の半導体光学装置1に個片化する。この場合、スルーホール51を貫通窓孔21の直下に当たるものは2分割、隅部に当たるものは4分割する位置でダイシングされる。
以上の工程を経て作製された半導体光学装置1は、実装基板60に対して図11で示す状態で実装される。
半導体光学装置1を実装する実装基板60は、予め導電部材からなる実装パターン61が形成されており、半導体光学装置1はその実装基板60の実装パターン61が形成された面に該半導体光学装置1の円弧状スルーホール6が形成された面を対向させた状態で円弧状スルーホール6を導体パターン61に半田62による半田接合している。ここで、導体パターン61は半導体光学装置1のボンディング基板10、接着シート30、リフレクタ基板20を足した側面幅よりも幅広に設けられている。これにより、半導体光学装置1は導体パターン61の幅に収まるように搭載することができる。
このとき、半田62は円弧状スルーホール6の内部を満たすと共に、外部続電極パッド11c、11dに濡れ上がりによる半田フィレット63を形成している。つまり、外部続電極パッド11c、11dは半田接合時に半田フィレット63を形成して接合強度を高めるために設けられたものである。但し、外部接続電極パッド11c、11dの上部にはレジスト膜12が形成されており、半田62の過剰な濡れ上がりを防止している。これにより、外部接続電極11c、11dパッド側に多量の半田62が移動することにより起こる所謂マンハッタン現象の発生を防止している。
実装基板60に半田実装された半導体光学装置1は、発光光の照射方向を実装基板60の基板面と略平行な方向としており、それ故、表面実装型で且つサイドビュー型の半導体光学装置と呼称されるものである。
なお、上記実施形態の半導体光学装置1には、角面に、金属メッキ層5が設けられた凹溝4が設けられているが、上記半導体光学装置の製造工程を経て作製された半導体光学装置1には角面に凹溝が設けられていない。凹溝を設けるか或いは設けないかは、LED素子2の数や回路構成に基づいて適宜設定される。
以上説明したように、上記半導体光学装置は、実装基板60の実装パターン61に半田接合される半導体光学装置1の円弧状スルーホール6が、該半導体光学装置1を構成するボンディング基板10、接着シート30及びリフレクタ基板20に沿って設けられており、実装パターン61に半田接合したときに半導体光学装置1は半田接合部より突出することはない。
そのため、半田62の加熱溶融後の冷却硬化時に、溶融半田の体積収縮による引張力が半導体光学装置1全体に均等に加わることになり、半導体光学装置1が実装基板60に対して傾いた状態で実装されることはない。
同様に、半田リフロープロセス前の時点においても、実装パターン61がリフレクタ基板20に設けられた円弧状スルーホール6の全体を含めるような大きめに作られているため、半導体光学装置1が実装基板60に対して傾いた状態に載置されることがなく、半田リフロープロセス後も正規の実装状態が保持される。また、円弧状スルーホール6のうち隅部に当たる4分割のスルーホールは2分割のスルーホールよりも大きめに設けられている。これにより、左右方向のアライメントも向上している。
また、外部接続電極パッド11c、11dの上部にはレジスト膜12が形成されており、半田62の過剰な濡れ上がりを防止している。これにより、外部接続電極パッド11c、11d側に多量の半田62が移動することにより起こる所謂マンハッタン現象の発生を防止している。
また、実装基板60に対する半導体光学装置1の半田接合は、半導体光学装置1の円弧状スルーホール6内面の金属メッキ層5及び外部接続電極パッド11c、11dを介して行われる。そのため、特に、実装基板60の実装パターン61に対する接合面に円弧状スルーホール6内面の金属メッキ層5を用いることにより半田接合面積を広く確保することが可能となり、実装基板60に対する半導体光学装置1の実装強度を高めることができる。
このことは、半導体光学装置を小型化した場合においても、実装基板に対する半導体光学装置の良好な実装強度を確保することが可能となることを意味するものである。
半田接合面積を広くできることにより、LED素子の発熱を効率よく半導体光学装置から逃がすことができ、熱によるLED素子の発光効率の低下を抑制すると共に信頼性を向上させることができる。
また、上記製造工程において説明したように、スルーホール51は、多数個取りボンディング基板45と多数個取りリフレクタ基板40を接着シート30で貼り合わせた後に夫々を貫く貫通孔を一括して設け、その後内面に金属メッキ層を一括して設けることにより形成することができる。そのため、製造工程が簡略化され、製造コストの低減を図ることができる。
さらに、半導体光学装置1は実装基板60に対して傾くことなく半田実装できるため、半導体光学装置1の円弧状スルーホール6に対する実装基板60の実装パターン61の大きさの制約が小さくなり、従来の大きさよりも大きく形成することができる。
そのため、実装基板60の実装パターン61の形状寸法精度、及び位置精度の許容度を従来よりも大きく取ることが可能となり、実装基板60の低コスト化及び半導体光学装置の実装歩留りの向上を図ることができる。
なお、ボンディング基板及びリフレクタ基板は必ずしもガラスエポキシ基板を用いる必要はなく、例えば、いずれもセラミック基板を用いることも可能である。その場合は、ボンディング基板のグリーンシートとリフレクタ基板のグリーンシートを直接重ね合わせて圧着して焼成することのより積層体を一体化することができるため、両基板を貼り合わせるための接着シートは不要である。同時に、半田接合時の半田の濡れ上がりを防止するレジスト膜は必要なく、いずれかのセラミック基板を活用することで可能となる。
また、ボンディング基板とリフレクタ基板を夫々異なる部材で形成することもできる。例えば、ボンディング基板にガラスエポキシ基板を用い、リフレクタ基板に白色で高光反射率を有する部材を用いることにより、光の利用効率を高めることができる。
以上の説明では、半導体発光素子(LED素子)を実装した構成のため半導体光学装置として説明したが、半導体発光素子の替わりにフォトダイオードやフォトトランジスタ等の半導体受光素子を用いることも可能である。その場合、半導体光学装置ではなく半導体受光装置となる。したがって、半導体発光素子及び半導体受光素子のいずれも用いることができることから半導体装置とすることも可能である。
1… 半導体光学装置
2… 半導体発光素子(LED素子)
3… ボンディングワイヤ
4… 凹溝
5… 金属メッキ層
6…円弧状スルーホール
10… ボンディング基板
11… 回路パターン
11a… ダイボンディングパッド
11b… ワイヤボンディングパッド
11c… 外部接続電極パッド
11d… 外部接続電極パッド
12… レジスト膜
12a… エッジ
20… リフレクタ基板
21… 貫通窓孔
22… 透光性樹脂
30… 接着シート
40… 多数個取りリフレクタ基板
45… 多数個取りボンディング基板
50… 貫通孔
51… スルーホール
60… 実装基板
61… 実装パターン
62… 半田
63… 半田フィレット

Claims (4)

  1. 窓孔を有する第1の基板と、両面のそれぞれに複数の分離独立した回路パターンが形成された第2の基板が貼り合わされた構造を有する半導体光学装置であって、
    前記半導体光学装置は、前記第1の基板、前記第2の基板の夫々の側面につなげて形成された複数の分離独立した導体パターンを有し、
    前記第1の基板の窓孔内に位置する前記第2の基板上に半導体光学素子が実装されていることを特徴とする半導体光学装置。
  2. 前記各導体パターンは、ダイシングにより切断されたスルーホールであることを特徴とする請求項1に記載の半導体光学装置。
  3. 前記第2の基板の前記第1の基板が貼り合わされた面と反対側の面に形成された全ての回路パターンは、その一部が絶縁層で被覆されていることを特徴とする請求項1または請求項2に記載の半導体光学装置。
  4. 窓孔を有する第1の基板と、両面のそれぞれに複数の分離独立した回路パターンが形成された第2の基板とを貼り合わせる工程と、
    前記貼り合わせ工程後に第1の基板と第2の基板を貫通するスルーホールを形成する工程と、
    前記スルーホール内に金属メッキする工程と、
    前記第1の基板の窓孔内に位置する前記第2の基板に対して半導体光学素子を実装する工程と、
    前記スルーホールを横断するように貼り合わされた前記第1の基板と前記第2の基板を切断する工程と
    を含んだことを特徴とする半導体光学装置の製造方法。
JP2011252743A 2011-11-18 2011-11-18 半導体光学装置 Active JP5933959B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011252743A JP5933959B2 (ja) 2011-11-18 2011-11-18 半導体光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011252743A JP5933959B2 (ja) 2011-11-18 2011-11-18 半導体光学装置

Publications (2)

Publication Number Publication Date
JP2013110210A true JP2013110210A (ja) 2013-06-06
JP5933959B2 JP5933959B2 (ja) 2016-06-15

Family

ID=48706700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011252743A Active JP5933959B2 (ja) 2011-11-18 2011-11-18 半導体光学装置

Country Status (1)

Country Link
JP (1) JP5933959B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053334A (ja) * 2013-09-05 2015-03-19 日亜化学工業株式会社 発光装置
WO2015077623A1 (en) * 2013-11-22 2015-05-28 Glo Ab Led submount with integrated interconnects
US20160336495A1 (en) * 2013-12-18 2016-11-17 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
JP2018107207A (ja) * 2016-12-22 2018-07-05 ローム株式会社 Ledパッケージ
US10041663B2 (en) 2016-09-21 2018-08-07 Toyoda Gosei Co., Ltd. Light source and method of mounting light-emitting device
JP2018129434A (ja) * 2017-02-09 2018-08-16 日亜化学工業株式会社 発光装置
JP2018129424A (ja) * 2017-02-09 2018-08-16 日亜化学工業株式会社 発光装置
WO2018193693A1 (ja) * 2017-04-18 2018-10-25 浜松ホトニクス株式会社 チップの製造方法、及び、シリコンチップ
CN108807652A (zh) * 2017-04-28 2018-11-13 日亚化学工业株式会社 发光装置
CN108807639A (zh) * 2017-04-28 2018-11-13 日亚化学工业株式会社 发光装置
JP2019016766A (ja) * 2017-04-28 2019-01-31 日亜化学工業株式会社 発光装置
CN109427947A (zh) * 2017-08-21 2019-03-05 首尔半导体株式会社 发光二极管封装件
US10347809B2 (en) 2016-09-21 2019-07-09 Toyoda Gosei Co., Ltd. Light-emitting device
JP2019220662A (ja) * 2017-12-22 2019-12-26 日亜化学工業株式会社 発光装置
JP2020061426A (ja) * 2018-10-09 2020-04-16 日亜化学工業株式会社 発光装置
JP2020074490A (ja) * 2014-05-21 2020-05-14 日亜化学工業株式会社 発光装置
JP2020095939A (ja) * 2018-12-12 2020-06-18 日亜化学工業株式会社 発光モジュールの製造方法、発光モジュール及びプロジェクタ
US20210082884A1 (en) * 2018-01-18 2021-03-18 Osram Oled Gmbh Display element, display device and method for producing a contact structure in a plurality of display elements
JP2021510007A (ja) * 2017-10-27 2021-04-08 ラディアント オプト‐エレクトロニクス (スーチョウ) カンパニー リミテッド Led光源モジュール及びその製造方法
US11686896B2 (en) 2017-10-27 2023-06-27 Radiant Opto-Electronics(Suzhou) Co., Ltd. LED light source module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032741A (ja) * 2004-07-20 2006-02-02 Citizen Electronics Co Ltd Smd型側面実装部品
JP2008147605A (ja) * 2006-11-14 2008-06-26 Harison Toshiba Lighting Corp 発光装置及びその製造方法並びに実装基板
JP2009188005A (ja) * 2008-02-04 2009-08-20 Panasonic Corp 表面実装型半導体装置
JP2010003942A (ja) * 2008-06-23 2010-01-07 Stanley Electric Co Ltd Ledの実装構造、led光源及びこれを備えたバックライト装置
JP2011054736A (ja) * 2009-09-01 2011-03-17 Sharp Corp 発光装置、平面光源および液晶表示装置
JP2011082284A (ja) * 2009-10-06 2011-04-21 Citizen Electronics Co Ltd 発光ダイオード

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032741A (ja) * 2004-07-20 2006-02-02 Citizen Electronics Co Ltd Smd型側面実装部品
JP2008147605A (ja) * 2006-11-14 2008-06-26 Harison Toshiba Lighting Corp 発光装置及びその製造方法並びに実装基板
JP2009188005A (ja) * 2008-02-04 2009-08-20 Panasonic Corp 表面実装型半導体装置
JP2010003942A (ja) * 2008-06-23 2010-01-07 Stanley Electric Co Ltd Ledの実装構造、led光源及びこれを備えたバックライト装置
JP2011054736A (ja) * 2009-09-01 2011-03-17 Sharp Corp 発光装置、平面光源および液晶表示装置
JP2011082284A (ja) * 2009-10-06 2011-04-21 Citizen Electronics Co Ltd 発光ダイオード

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053334A (ja) * 2013-09-05 2015-03-19 日亜化学工業株式会社 発光装置
US10665754B2 (en) 2013-09-05 2020-05-26 Nichia Corporation Light emitting device
WO2015077623A1 (en) * 2013-11-22 2015-05-28 Glo Ab Led submount with integrated interconnects
US9287468B2 (en) 2013-11-22 2016-03-15 Glo Ab LED submount with integrated interconnects
US20160336495A1 (en) * 2013-12-18 2016-11-17 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
JP2020074490A (ja) * 2014-05-21 2020-05-14 日亜化学工業株式会社 発光装置
US10041663B2 (en) 2016-09-21 2018-08-07 Toyoda Gosei Co., Ltd. Light source and method of mounting light-emitting device
US10347809B2 (en) 2016-09-21 2019-07-09 Toyoda Gosei Co., Ltd. Light-emitting device
JP2018107207A (ja) * 2016-12-22 2018-07-05 ローム株式会社 Ledパッケージ
JP2018129434A (ja) * 2017-02-09 2018-08-16 日亜化学工業株式会社 発光装置
JP2018129424A (ja) * 2017-02-09 2018-08-16 日亜化学工業株式会社 発光装置
WO2018193693A1 (ja) * 2017-04-18 2018-10-25 浜松ホトニクス株式会社 チップの製造方法、及び、シリコンチップ
US11367655B2 (en) 2017-04-18 2022-06-21 Hamamatsu Photonics K.K. Forming openings at intersection of cutting lines
JP2018182163A (ja) * 2017-04-18 2018-11-15 浜松ホトニクス株式会社 チップの製造方法、及び、シリコンチップ
KR102498548B1 (ko) * 2017-04-18 2023-02-13 하마마츠 포토닉스 가부시키가이샤 칩의 제조 방법, 및 실리콘 칩
CN110520972B (zh) * 2017-04-18 2023-08-08 浜松光子学株式会社 芯片的制造方法及硅芯片
KR20190142317A (ko) * 2017-04-18 2019-12-26 하마마츠 포토닉스 가부시키가이샤 칩의 제조 방법, 및 실리콘 칩
CN110520972A (zh) * 2017-04-18 2019-11-29 浜松光子学株式会社 芯片的制造方法及硅芯片
US11264542B2 (en) 2017-04-28 2022-03-01 Nichia Corporation Light-emitting device
USD930857S1 (en) 2017-04-28 2021-09-14 Nichia Corporation Light-emitting unit
CN108807639A (zh) * 2017-04-28 2018-11-13 日亚化学工业株式会社 发光装置
CN108807639B (zh) * 2017-04-28 2024-03-08 日亚化学工业株式会社 发光装置
JP2019068100A (ja) * 2017-04-28 2019-04-25 日亜化学工業株式会社 発光装置
US11411144B2 (en) 2017-04-28 2022-08-09 Nichia Corporation Light-emitting device
CN108807652A (zh) * 2017-04-28 2018-11-13 日亚化学工业株式会社 发光装置
JP2019016766A (ja) * 2017-04-28 2019-01-31 日亜化学工業株式会社 発光装置
US11652192B2 (en) 2017-04-28 2023-05-16 Nichia Corporation Light-emitting device
US11335837B2 (en) 2017-08-21 2022-05-17 Seoul Semiconductor Co., Ltd. Light emitting diode package
CN109427947A (zh) * 2017-08-21 2019-03-05 首尔半导体株式会社 发光二极管封装件
JP2019036713A (ja) * 2017-08-21 2019-03-07 ソウル セミコンダクター カンパニー リミテッド 発光ダイオードパッケージ
CN110993773A (zh) * 2017-08-21 2020-04-10 首尔半导体株式会社 发光二极管封装件
JP2021510007A (ja) * 2017-10-27 2021-04-08 ラディアント オプト‐エレクトロニクス (スーチョウ) カンパニー リミテッド Led光源モジュール及びその製造方法
US11686896B2 (en) 2017-10-27 2023-06-27 Radiant Opto-Electronics(Suzhou) Co., Ltd. LED light source module
JP7100700B2 (ja) 2017-10-27 2022-07-13 ラディアント オプト‐エレクトロニクス (スーチョウ) カンパニー リミテッド Led光源モジュール及びその製造方法
JP2019220662A (ja) * 2017-12-22 2019-12-26 日亜化学工業株式会社 発光装置
US20210082884A1 (en) * 2018-01-18 2021-03-18 Osram Oled Gmbh Display element, display device and method for producing a contact structure in a plurality of display elements
JP7022932B2 (ja) 2018-10-09 2022-02-21 日亜化学工業株式会社 発光装置
US10957834B2 (en) 2018-10-09 2021-03-23 Nichia Corporation Light-emitting device
JP2020061426A (ja) * 2018-10-09 2020-04-16 日亜化学工業株式会社 発光装置
JP7311770B2 (ja) 2018-12-12 2023-07-20 日亜化学工業株式会社 発光モジュールの製造方法、発光モジュール及びプロジェクタ
JP2020095939A (ja) * 2018-12-12 2020-06-18 日亜化学工業株式会社 発光モジュールの製造方法、発光モジュール及びプロジェクタ

Also Published As

Publication number Publication date
JP5933959B2 (ja) 2016-06-15

Similar Documents

Publication Publication Date Title
JP5933959B2 (ja) 半導体光学装置
CN103107272B (zh) 基板、发光装置、以及基板的制造方法
KR960015868A (ko) 적층형 패키지 및 그 제조방법
KR20120048535A (ko) 발광 장치
JP4203374B2 (ja) 発光装置
TWI514635B (zh) 發光二極體燈條及其製造方法
JPWO2009130743A1 (ja) 光素子用パッケージ、半導体発光装置および照明装置
JP5706254B2 (ja) 半導体装置
JP2013161903A (ja) 半導体装置およびその製造方法
TWI536617B (zh) 發光二極體燈條及其製造方法
JP4010424B2 (ja) 側面型電子部品の電極構造及びその製造方法
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
JP2012212794A (ja) 表面実装用側面受発光型光半導体装置およびそれを用いたモジュール
JP5833610B2 (ja) 発光ダイオードパッケージ及びその製造方法
JP5721797B2 (ja) 発光ダイオードパッケージ及びその製造方法
KR100575216B1 (ko) 발광소자용 패캐지 베이스
JPH11346004A (ja) チップ型半導体のパッケージ構造および製造方法
JP2011146611A (ja) 発光素子パッケージ、及びこれを用いた線状発光装置、面状発光装置
JP2013171912A (ja) 発光装置
JP5232698B2 (ja) 多面付け基板および半導体発光装置の製造方法。
JP2020161697A (ja) 半導体発光装置
JP2009188005A (ja) 表面実装型半導体装置
KR20130086110A (ko) 멀티 패턴 배선 기판의 조립체 및 멀티 패턴 배선 기판의 조립 방법
JP5913432B2 (ja) チップ型発光素子
JPWO2016174892A1 (ja) Ledパッケージ、発光装置およびledパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160506

R150 Certificate of patent or registration of utility model

Ref document number: 5933959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250