JPH11346004A - チップ型半導体のパッケージ構造および製造方法 - Google Patents
チップ型半導体のパッケージ構造および製造方法Info
- Publication number
- JPH11346004A JPH11346004A JP10164354A JP16435498A JPH11346004A JP H11346004 A JPH11346004 A JP H11346004A JP 10164354 A JP10164354 A JP 10164354A JP 16435498 A JP16435498 A JP 16435498A JP H11346004 A JPH11346004 A JP H11346004A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- electrode
- semiconductor
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 チップ型半導体のパッケージの構造に関し、
パッケージ単体における電極間のショート及び発光輝度
の低下、並びに表面実装の際の電極の剥離、断線の改善
を図る。 【解決手段】 半導体チップ１０のＰ層側とＮ層側の両
端面（１０ａ、１０ｂ）にそれぞれ別個の電極（１１、
１２）が接合され、前記半導体チップの露出面が樹脂１
５で覆われ、前記電極の外面の少なくとも一部は前記樹
脂から露出するように構成されるチップ型半導体のパッ
ケージ構造１において、前記端面（１０ａ、１０ｂ）の
少なくとも１つの端面に、前記電極（１１、１２）が接
合されない部分を残すようにしてその電極が接合されて
いるように構成する。
パッケージ単体における電極間のショート及び発光輝度
の低下、並びに表面実装の際の電極の剥離、断線の改善
を図る。 【解決手段】 半導体チップ１０のＰ層側とＮ層側の両
端面（１０ａ、１０ｂ）にそれぞれ別個の電極（１１、
１２）が接合され、前記半導体チップの露出面が樹脂１
５で覆われ、前記電極の外面の少なくとも一部は前記樹
脂から露出するように構成されるチップ型半導体のパッ
ケージ構造１において、前記端面（１０ａ、１０ｂ）の
少なくとも１つの端面に、前記電極（１１、１２）が接
合されない部分を残すようにしてその電極が接合されて
いるように構成する。
Description
【０００１】
【発明の属する技術分野】この発明は、例えば、発光ダ
イオード（以下、ＬＥＤという）等のチップ型半導体を
回路基板上の配線と電気的に接続するのに適した、チッ
プ型半導体のパッケージ構造に係るものであり、特にプ
リント回路基板への実装に好適な表面実装型のチップ型
半導体のパッケージ構造に関するものである。
イオード（以下、ＬＥＤという）等のチップ型半導体を
回路基板上の配線と電気的に接続するのに適した、チッ
プ型半導体のパッケージ構造に係るものであり、特にプ
リント回路基板への実装に好適な表面実装型のチップ型
半導体のパッケージ構造に関するものである。
【０００２】
【従来の技術】従来、表面実装型のチップ型半導体のパ
ッケージ構造の例としては、図２５に示す構造のものが
知られており、例えば回路基板１０１の上面にワイヤー
ボンド用電極パターン１０１ａとダイボンド用電極パタ
ーン１０１ｂとが設けられると共に、両端部には側面か
ら底面に至る側面電極パターン１０１ｃが設けられ、一
方の側面電極パターン１０１ｃはワイヤーボンド用電極
パターン１０１ａに接続され、他方の側面電極パターン
１０１ｃはダイボンド用電極パターン１０１ｂに接続さ
れている。そして、前記回路基板１０１の前記ダイボン
ド用電極パターン１０１ｂにはＬＥＤチップ１０２が導
電性接着材などでダイボンドされ、更に金ワイヤー１０
３でワイヤーボンド用電極パターン１０１ａとの配線が
行われた後に、エポキシ樹脂などによる透明樹脂の充填
により、前記ＬＥＤチップ１０２と金ワイヤー１０３と
を被覆する樹脂封止部１０４を設けることで、表面実装
型のチップＬＥＤのパッケージ構造１００が完成され
る。
ッケージ構造の例としては、図２５に示す構造のものが
知られており、例えば回路基板１０１の上面にワイヤー
ボンド用電極パターン１０１ａとダイボンド用電極パタ
ーン１０１ｂとが設けられると共に、両端部には側面か
ら底面に至る側面電極パターン１０１ｃが設けられ、一
方の側面電極パターン１０１ｃはワイヤーボンド用電極
パターン１０１ａに接続され、他方の側面電極パターン
１０１ｃはダイボンド用電極パターン１０１ｂに接続さ
れている。そして、前記回路基板１０１の前記ダイボン
ド用電極パターン１０１ｂにはＬＥＤチップ１０２が導
電性接着材などでダイボンドされ、更に金ワイヤー１０
３でワイヤーボンド用電極パターン１０１ａとの配線が
行われた後に、エポキシ樹脂などによる透明樹脂の充填
により、前記ＬＥＤチップ１０２と金ワイヤー１０３と
を被覆する樹脂封止部１０４を設けることで、表面実装
型のチップＬＥＤのパッケージ構造１００が完成され
る。
【０００３】しかしながら、前記の従来のパッケージ構
造１００においては、回路基板１０１上で金ワイヤー１
０３による配線を行う必要があり、この金ワイヤー１０
３は断線防止のために適切なゆるみをもって引き回すこ
とが必要となり、そのための引き回し寸法などを考慮す
ると、前記カバー１０４の小型化に限界を生じ、結果と
して、パッケージ構造１００の小型化が困難となる。ま
た、前記パッケジ基板１０１には両端部の側面にも端子
部１０１ｃが必要とされ、通常、このような絶縁性の部
分に導電性の皮膜を形成するには無電解メッキなどで別
途に加工を行わなければならない。更に、金ワイヤー１
０３による配線が行われることで、少なくともワイヤー
ボンド用電極パターン１０１ａには金メッキを施す必要
を生じ、このパッケージ構造がコストアップするという
問題を生じていた。
造１００においては、回路基板１０１上で金ワイヤー１
０３による配線を行う必要があり、この金ワイヤー１０
３は断線防止のために適切なゆるみをもって引き回すこ
とが必要となり、そのための引き回し寸法などを考慮す
ると、前記カバー１０４の小型化に限界を生じ、結果と
して、パッケージ構造１００の小型化が困難となる。ま
た、前記パッケジ基板１０１には両端部の側面にも端子
部１０１ｃが必要とされ、通常、このような絶縁性の部
分に導電性の皮膜を形成するには無電解メッキなどで別
途に加工を行わなければならない。更に、金ワイヤー１
０３による配線が行われることで、少なくともワイヤー
ボンド用電極パターン１０１ａには金メッキを施す必要
を生じ、このパッケージ構造がコストアップするという
問題を生じていた。
【０００４】このような欠点を改善したパッケージの構
造およびその製造方法が特開平９ー４５９６４号公報に
記載されている。図２６はその製造方法を示す断面図で
あり、図２６（ａ）に示すように、一方の電極板１１１
の一方の面にはペースト状半田とした導電性接合材１１
３が間隔を所定のピッチＰとする縦横列にドット状に印
刷手段などにより塗布されていて、複数のＬＥＤチップ
１１４の各々が一方の極、例えばＮ層側で接するように
前記各接合材１１３上に載置される。また、他方の電極
板１１２の一方の面にもペースト状半田とした導電性の
接合材１１３が同一のピッチｐにより縦横列に塗布され
ていて、一方の電極板１１１の接合材１１３上へのＬＥ
Ｄチップ１１４の載置が終了した時点で、他方の電極板
１１２の接合材１１３の位置にＬＥＤチップ１１４の他
方の極、例えばＰ層側を重ねるように載置され、これに
よりＬＥＤチップ１１４は電極板１１１と電極板１１２
とで挟持される。
造およびその製造方法が特開平９ー４５９６４号公報に
記載されている。図２６はその製造方法を示す断面図で
あり、図２６（ａ）に示すように、一方の電極板１１１
の一方の面にはペースト状半田とした導電性接合材１１
３が間隔を所定のピッチＰとする縦横列にドット状に印
刷手段などにより塗布されていて、複数のＬＥＤチップ
１１４の各々が一方の極、例えばＮ層側で接するように
前記各接合材１１３上に載置される。また、他方の電極
板１１２の一方の面にもペースト状半田とした導電性の
接合材１１３が同一のピッチｐにより縦横列に塗布され
ていて、一方の電極板１１１の接合材１１３上へのＬＥ
Ｄチップ１１４の載置が終了した時点で、他方の電極板
１１２の接合材１１３の位置にＬＥＤチップ１１４の他
方の極、例えばＰ層側を重ねるように載置され、これに
よりＬＥＤチップ１１４は電極板１１１と電極板１１２
とで挟持される。
【０００５】上記の状態を保ち、リフロー炉と称されて
いる加熱炉を通過させ、前記接合材１１３を溶融させ、
ＬＥＤチップ１１４のそれぞれの電極を電極板に接合
し、図２６（ｂ）に示すように、電極板１１１と電極板
１１２とＬＥＤチップ１１４とを一体化する。
いる加熱炉を通過させ、前記接合材１１３を溶融させ、
ＬＥＤチップ１１４のそれぞれの電極を電極板に接合
し、図２６（ｂ）に示すように、電極板１１１と電極板
１１２とＬＥＤチップ１１４とを一体化する。
【０００６】次に、図２６（ｃ）に示すように前記の電
極板１１１と電極板１１２との間にエポキシ樹脂などの
透明樹脂１１５を注入し、硬化させる。このとき前記Ｌ
ＥＤチップ１１４の露出している４面のすべては前記透
明樹脂１１５により覆われる。続いて、薄刃のダイヤモ
ンドホイールカッターなどで前記ＬＥＤチップ１１４間
の間隔である所定のピッチＰを二等分するように切断す
ることによりチップＬＥＤのパッケージ１１０が得られ
る。図２７はパッケージ１１０をプリント回路基板１２
０に取り付けた状態を示す断面図であり、このプリント
回路基板１２０上に所定間隔で一対の電極パターン１２
１を設け、ペースト状の半田よりなる接合材１１３を塗
布しておき、該電極パターン１２１上に前記電極板１１
１、１１２が位置するように前記パッケージ１１０を載
置し、リフロー炉で加熱して半田１１３を溶融し、前記
一対の電極パターン１２１と電極板１１１、１１２をそ
れぞれ溶着し、パッケージ１１０のプリント回路基板１
２０への表面実装がなされる。
極板１１１と電極板１１２との間にエポキシ樹脂などの
透明樹脂１１５を注入し、硬化させる。このとき前記Ｌ
ＥＤチップ１１４の露出している４面のすべては前記透
明樹脂１１５により覆われる。続いて、薄刃のダイヤモ
ンドホイールカッターなどで前記ＬＥＤチップ１１４間
の間隔である所定のピッチＰを二等分するように切断す
ることによりチップＬＥＤのパッケージ１１０が得られ
る。図２７はパッケージ１１０をプリント回路基板１２
０に取り付けた状態を示す断面図であり、このプリント
回路基板１２０上に所定間隔で一対の電極パターン１２
１を設け、ペースト状の半田よりなる接合材１１３を塗
布しておき、該電極パターン１２１上に前記電極板１１
１、１１２が位置するように前記パッケージ１１０を載
置し、リフロー炉で加熱して半田１１３を溶融し、前記
一対の電極パターン１２１と電極板１１１、１１２をそ
れぞれ溶着し、パッケージ１１０のプリント回路基板１
２０への表面実装がなされる。
【０００７】
【発明が解決しようとする課題】このような改良された
パッケージ構造のものによれば、図２５に示したパッケ
ージ構造のものに比較し、金ワイヤーを用いない構造と
なるため、小型化ができ、又金ワイヤーのボンデングの
ための金メッキが不要となるため、材料費の低減ができ
る。更には製造工程においてより多くの多数個取りがで
きるので、製造コスト全体としてコストの低減ができ
る。しかし、かかる改良されたパッケージ構造のものは
以下に述べる欠点を有する。
パッケージ構造のものによれば、図２５に示したパッケ
ージ構造のものに比較し、金ワイヤーを用いない構造と
なるため、小型化ができ、又金ワイヤーのボンデングの
ための金メッキが不要となるため、材料費の低減ができ
る。更には製造工程においてより多くの多数個取りがで
きるので、製造コスト全体としてコストの低減ができ
る。しかし、かかる改良されたパッケージ構造のものは
以下に述べる欠点を有する。
【０００８】その欠点の第１のものにつき説明するなら
ば、図２７に示すように、パッケーージ１１０のプリン
ト回路基板１２０への表面実装において前記接合材１１
３を溶融させる際の加熱により、パッケージ１１０にお
ける透明樹脂１１５部と電極板１１１、１１２は共に膨
張するが、透明樹脂１１５と電極板１１１、１１２とで
は線膨張係数（または熱膨率）がかなり異なるので、透
明樹脂１１５部と電極板１１１、１１２の境界面に大き
な剥離の応力（熱応力）が発生し、剥離が生じ、これに
より透明樹脂１１５部と一体となっているＬＥＤチップ
１１４（図２６（ｂ）、（ｃ）を参照）から電極板１１
１または電極板１１２が剥がれ、断線によりＬＥＤチッ
プ１１４は点灯不能となる場合が少なくない。
ば、図２７に示すように、パッケーージ１１０のプリン
ト回路基板１２０への表面実装において前記接合材１１
３を溶融させる際の加熱により、パッケージ１１０にお
ける透明樹脂１１５部と電極板１１１、１１２は共に膨
張するが、透明樹脂１１５と電極板１１１、１１２とで
は線膨張係数（または熱膨率）がかなり異なるので、透
明樹脂１１５部と電極板１１１、１１２の境界面に大き
な剥離の応力（熱応力）が発生し、剥離が生じ、これに
より透明樹脂１１５部と一体となっているＬＥＤチップ
１１４（図２６（ｂ）、（ｃ）を参照）から電極板１１
１または電極板１１２が剥がれ、断線によりＬＥＤチッ
プ１１４は点灯不能となる場合が少なくない。
【０００９】その欠点の第２のものにつき説明するなら
ば、図２６（ａ）に示すように、一方の電極板１１１の
接合材１１３上へのＬＥＤチップ１１４の載置が終了し
た時点で、他方の電極板１１２の接合材１１３の位置に
ＬＥＤチップ１１４の他方の電極を重ねるように載置
し、これによりＬＥＤチップ１１４は電極板１１１と電
極板１１２とで挟持される。この状態で、リフロー炉の
加熱により、前記接合材１１３を溶融させ、ＬＥＤチッ
プ１１４のそれぞれの電極を、図２６（ｂ）に示すよう
に、電極板１１１と電極板１１２とに接合するが、この
際に接合材１１３として用いるＡｇペースト等のはみ出
しにより、一方の電極板１１１と他方の電極板１１２と
がＬＥＤチップ１１４の近傍においてショートする場合
がある。これは、ＬＥＤチップのサイズは一般的にかな
り小さいにも拘らず、電極板１１１、１１２の隙間はか
なり狭いので、電極板１１１、１１２に塗布した接合材
１１３同士がはみだして接触し易いからである。この場
合、図２６（ｃ）に示すように透明樹脂１１５を充填し
た後、切断により、パッケージ１１０を切り出したと
き、パッケージ１１０において電極板１１１と１１２と
がショートしているのでパッケージ１１０内のＬＥＤチ
ップ１１４は点灯不能または点灯不良となる。
ば、図２６（ａ）に示すように、一方の電極板１１１の
接合材１１３上へのＬＥＤチップ１１４の載置が終了し
た時点で、他方の電極板１１２の接合材１１３の位置に
ＬＥＤチップ１１４の他方の電極を重ねるように載置
し、これによりＬＥＤチップ１１４は電極板１１１と電
極板１１２とで挟持される。この状態で、リフロー炉の
加熱により、前記接合材１１３を溶融させ、ＬＥＤチッ
プ１１４のそれぞれの電極を、図２６（ｂ）に示すよう
に、電極板１１１と電極板１１２とに接合するが、この
際に接合材１１３として用いるＡｇペースト等のはみ出
しにより、一方の電極板１１１と他方の電極板１１２と
がＬＥＤチップ１１４の近傍においてショートする場合
がある。これは、ＬＥＤチップのサイズは一般的にかな
り小さいにも拘らず、電極板１１１、１１２の隙間はか
なり狭いので、電極板１１１、１１２に塗布した接合材
１１３同士がはみだして接触し易いからである。この場
合、図２６（ｃ）に示すように透明樹脂１１５を充填し
た後、切断により、パッケージ１１０を切り出したと
き、パッケージ１１０において電極板１１１と１１２と
がショートしているのでパッケージ１１０内のＬＥＤチ
ップ１１４は点灯不能または点灯不良となる。
【００１０】その欠点の第３のものにつき説明するなら
ば、上記に述べたように図２６（ｂ）で電極板１１１と
電極板１１２とを接合する際に、接合材１１３として用
いるＡｇペースト等のはみ出しにより、ＬＥＤチップ１
１４の近傍において前記のショートには至らないまで
も、ＬＥＤチップ１１４の側面の一部または大部分に接
合材１１３が、付着又は近接した状態となることがあ
る。この場合、図２６（ｃ）に示すように透明樹脂１１
５を充填した後、切断により、パッケージ１１０を切り
出し、プリント基板等に実装してＬＥＤチップ１１４を
発光させた際、前記のはみだした接合材１１３により、
その発光が遮られ、パッケージ１１０の発光強度が低下
してしまう。
ば、上記に述べたように図２６（ｂ）で電極板１１１と
電極板１１２とを接合する際に、接合材１１３として用
いるＡｇペースト等のはみ出しにより、ＬＥＤチップ１
１４の近傍において前記のショートには至らないまで
も、ＬＥＤチップ１１４の側面の一部または大部分に接
合材１１３が、付着又は近接した状態となることがあ
る。この場合、図２６（ｃ）に示すように透明樹脂１１
５を充填した後、切断により、パッケージ１１０を切り
出し、プリント基板等に実装してＬＥＤチップ１１４を
発光させた際、前記のはみだした接合材１１３により、
その発光が遮られ、パッケージ１１０の発光強度が低下
してしまう。
【００１１】本発明は、従来のチップ型半導体のパッケ
ージ構造における上記の第１、第２、および第３の欠点
の一部またはすべてを除去、改善することを解決すべき
課題とするものである。そして本発明はかかる課題を解
決し、小型で、表面実装に適し、表面実装の際の剥離、
断線がなく、発光性能および信頼性に優れ、且つ製造時
の歩溜まりも高いチップ型半導体のパッケージ構造を提
供すること、およびかかる構造のパッケージを生産性よ
く製造する方法を提供することを目的とする。
ージ構造における上記の第１、第２、および第３の欠点
の一部またはすべてを除去、改善することを解決すべき
課題とするものである。そして本発明はかかる課題を解
決し、小型で、表面実装に適し、表面実装の際の剥離、
断線がなく、発光性能および信頼性に優れ、且つ製造時
の歩溜まりも高いチップ型半導体のパッケージ構造を提
供すること、およびかかる構造のパッケージを生産性よ
く製造する方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記の課題を解決するた
めにその第１の手段として本発明は、半導体チップのＰ
層側とＮ層側の両端面にそれぞれ別個の電極が接合さ
れ、前記半導体チップの露出面が樹脂で覆われ、前記電
極の外面の少なくとも一部は前記樹脂から露出するよう
に構成されるチップ型半導体のパッケージ構造におい
て、前記端面の少なくとも１つの端面に、前記電極が接
合されない部分を残すようにしてその電極が接合されて
いることを特徴とするチップ型半導体のパッケージ構
造。
めにその第１の手段として本発明は、半導体チップのＰ
層側とＮ層側の両端面にそれぞれ別個の電極が接合さ
れ、前記半導体チップの露出面が樹脂で覆われ、前記電
極の外面の少なくとも一部は前記樹脂から露出するよう
に構成されるチップ型半導体のパッケージ構造におい
て、前記端面の少なくとも１つの端面に、前記電極が接
合されない部分を残すようにしてその電極が接合されて
いることを特徴とするチップ型半導体のパッケージ構
造。
【００１３】上記の課題を解決するためにその第２の手
段として本発明は、前記第１の手段において、前記電極
の断面は十字形をなし、その十字の交差部の面積は半導
体チップの前記対向面の面積よりも小であり、その十字
の交差部は半導体チップの前記端面に接合されているこ
とを特徴とする。
段として本発明は、前記第１の手段において、前記電極
の断面は十字形をなし、その十字の交差部の面積は半導
体チップの前記対向面の面積よりも小であり、その十字
の交差部は半導体チップの前記端面に接合されているこ
とを特徴とする。
【００１４】上記の課題を解決するためにその第３の手
段として本発明は、前記第２の手段において、前記電極
の断面の十字を構成する縦部分および横部分の長さはそ
れぞれ前記半導体チップの対向面の縦幅および横幅より
も大であることを特徴とする。
段として本発明は、前記第２の手段において、前記電極
の断面の十字を構成する縦部分および横部分の長さはそ
れぞれ前記半導体チップの対向面の縦幅および横幅より
も大であることを特徴とする。
【００１５】上記の課題を解決するためにその第４の手
段として本発明は、前記第１の手段乃至第３の手段のい
ずれかにおいて、前記パッケージは前記半導体チップの
両端面にそれぞれに対応する一対のパッケージ外面を有
し、該パッケージ外面は段差のない平面であり、該平面
に前記電極の外面が前記樹脂より露出していることを特
徴とする。
段として本発明は、前記第１の手段乃至第３の手段のい
ずれかにおいて、前記パッケージは前記半導体チップの
両端面にそれぞれに対応する一対のパッケージ外面を有
し、該パッケージ外面は段差のない平面であり、該平面
に前記電極の外面が前記樹脂より露出していることを特
徴とする。
【００１６】上記の課題を解決するためにその第５の手
段として本発明は、前記第１の手段乃至第３の手段のい
ずれかにおいて、前記パッケージは前記半導体チップの
両端面にそれぞれ対応する一対のパッケージ外面を有
し、該パッケージ外面は段差部を有する面であり、該段
差部に前記電極の外面の一部が前記樹脂より露出してい
ることを特徴とする。
段として本発明は、前記第１の手段乃至第３の手段のい
ずれかにおいて、前記パッケージは前記半導体チップの
両端面にそれぞれ対応する一対のパッケージ外面を有
し、該パッケージ外面は段差部を有する面であり、該段
差部に前記電極の外面の一部が前記樹脂より露出してい
ることを特徴とする。
【００１７】上記の課題を解決するためにその第６の手
段として本発明は、前記第１の手段乃至第５の手段のい
ずれかにおいて、前記半導体チップはＬＥＤチップであ
り、前記樹脂は透明樹脂であることを特徴とする。
段として本発明は、前記第１の手段乃至第５の手段のい
ずれかにおいて、前記半導体チップはＬＥＤチップであ
り、前記樹脂は透明樹脂であることを特徴とする。
【００１８】上記の課題を解決するためにその第７の手
段として本発明は、前記第１の手段乃至第６の手段のい
ずれかにおいて、前記電極の一方には、前記半導体チッ
プのジャンクシヨン側の端面に接続するための突起が設
けられていることを特徴とする。
段として本発明は、前記第１の手段乃至第６の手段のい
ずれかにおいて、前記電極の一方には、前記半導体チッ
プのジャンクシヨン側の端面に接続するための突起が設
けられていることを特徴とする。
【００１９】上記の課題を解決するためにその第８の手
段として本発明は、複数の窓を有する導電材よりなる一
方の基板上に複数の半導体チップを配列して導電接合材
により接合する工程、前記接合された複数の半導体チッ
プ上に複数の窓を有する導電材よりなる他方の基板を導
電接合材により接合する工程、前記複数の半導体チップ
の露出面および前記一方の基板および他方の基板の外面
以外の部分を被覆するように樹脂を充填する工程、樹脂
が充填された後に前記半導体チップを避けて囲むように
前記上下の基板と前記樹脂を共に複数の切断面において
切断し、個々の半導体チップに対応するチップ型半導体
のパッケージに分離する工程とを有する製造方法により
チップ型半導体のパッケージを製造することを特徴とす
る。
段として本発明は、複数の窓を有する導電材よりなる一
方の基板上に複数の半導体チップを配列して導電接合材
により接合する工程、前記接合された複数の半導体チッ
プ上に複数の窓を有する導電材よりなる他方の基板を導
電接合材により接合する工程、前記複数の半導体チップ
の露出面および前記一方の基板および他方の基板の外面
以外の部分を被覆するように樹脂を充填する工程、樹脂
が充填された後に前記半導体チップを避けて囲むように
前記上下の基板と前記樹脂を共に複数の切断面において
切断し、個々の半導体チップに対応するチップ型半導体
のパッケージに分離する工程とを有する製造方法により
チップ型半導体のパッケージを製造することを特徴とす
る。
【００２０】上記の課題を解決するためにその第９の手
段として本発明は、前記第８の手段において、前記一方
の基板の下面、他方の基板上面に耐熱シートを貼着し、
前記一方の基板と他方基板の側面に一部を残して耐熱テ
ープを貼着して、充填空間を形成した状態で樹脂を充填
し、充填後に前記耐熱シートおよび耐熱テープを剥離す
る製造方法によりチップ型半導体のパッケージを製造す
ることを特徴とする。
段として本発明は、前記第８の手段において、前記一方
の基板の下面、他方の基板上面に耐熱シートを貼着し、
前記一方の基板と他方基板の側面に一部を残して耐熱テ
ープを貼着して、充填空間を形成した状態で樹脂を充填
し、充填後に前記耐熱シートおよび耐熱テープを剥離す
る製造方法によりチップ型半導体のパッケージを製造す
ることを特徴とする。
【００２１】上記の課題を解決するためにその第１０の
手段として本発明は、複数の窓を有する導電材よりなる
一方の基板上に複数の半導体チップを配列して導電接合
材により接合する工程、前記接合された複数の半導体チ
ップ上に複数の窓を有する導電材よりなる他方の基板を
導電接合材により接合する工程、前記複数の半導体チッ
プの露出面および前記一方の基板および他方の基板の外
面も含めた露出面を被覆するように成型型を用いて樹脂
を充填する工程、樹脂充填後、幅の広いハーフダイシン
グにより、上下面から前記一方の基板および他方の基板
にそれぞれ達する溝を形成する工程、前記ハーフダイシ
ングによる溝に金属メッキをする工程、前記金属メッキ
７をされた溝の略中央部で前記ハーフダイシングよりも
幅の狭いダイシングを行うことにより、個々の半導体チ
ップに対応するチップ型半導体のパッケージに分離する
工程とを有する製造方法によりチップ型半導体のパッケ
ージを製造することを特徴とする。
手段として本発明は、複数の窓を有する導電材よりなる
一方の基板上に複数の半導体チップを配列して導電接合
材により接合する工程、前記接合された複数の半導体チ
ップ上に複数の窓を有する導電材よりなる他方の基板を
導電接合材により接合する工程、前記複数の半導体チッ
プの露出面および前記一方の基板および他方の基板の外
面も含めた露出面を被覆するように成型型を用いて樹脂
を充填する工程、樹脂充填後、幅の広いハーフダイシン
グにより、上下面から前記一方の基板および他方の基板
にそれぞれ達する溝を形成する工程、前記ハーフダイシ
ングによる溝に金属メッキをする工程、前記金属メッキ
７をされた溝の略中央部で前記ハーフダイシングよりも
幅の狭いダイシングを行うことにより、個々の半導体チ
ップに対応するチップ型半導体のパッケージに分離する
工程とを有する製造方法によりチップ型半導体のパッケ
ージを製造することを特徴とする。
【００２２】
【発明の実施の形態】以下に、図面に基づいて本発明の
実施の形態を一実施例について説明する。図１は本実施
例に係るチップ型半導体のパッケージ１の構造を示す図
であり（ａ）は斜視図、（ｂ）は断面図である。図１に
おいて１０はＰ層とＮ層が接合してなる半導体チップで
あり、例えばＬＥＤチップである。１１、１２は銅、金
等の金属よりなる電極板であり、それぞれ前記半導体チ
ップ１０のＰ層側およびＮ層側の端面のいずれか一方で
ある端面１０ａ、１０ｂにそれぞれＡｇペースト、ＡＣ
Ｆ（異方導電フィルム）等の導電性の接合材１３により
接合されている。１５は前記半導体チップ１０を封止す
るための樹脂である。図１に示すように、前記電極板１
１および１２は断面が十字型の形状を有し、その十字の
交差部の面積は前記半導体チップ１０の端面１０ａおよ
び１０ｂの面積よりも小である。本例においては十字の
交差部が前記端面１０ａおよび１０ｂのそれぞれの略中
央部に位置し、十字の縦部および横部がそれぞれ、前記
端面１０ａおよび１０ｂのそれぞれの縦の辺および横の
辺に略平行となる位置関係において前記電極板１１、１
２が半導体チップ１０の前記端面１０ａ、１０ｂに取り
付けられている。
実施の形態を一実施例について説明する。図１は本実施
例に係るチップ型半導体のパッケージ１の構造を示す図
であり（ａ）は斜視図、（ｂ）は断面図である。図１に
おいて１０はＰ層とＮ層が接合してなる半導体チップで
あり、例えばＬＥＤチップである。１１、１２は銅、金
等の金属よりなる電極板であり、それぞれ前記半導体チ
ップ１０のＰ層側およびＮ層側の端面のいずれか一方で
ある端面１０ａ、１０ｂにそれぞれＡｇペースト、ＡＣ
Ｆ（異方導電フィルム）等の導電性の接合材１３により
接合されている。１５は前記半導体チップ１０を封止す
るための樹脂である。図１に示すように、前記電極板１
１および１２は断面が十字型の形状を有し、その十字の
交差部の面積は前記半導体チップ１０の端面１０ａおよ
び１０ｂの面積よりも小である。本例においては十字の
交差部が前記端面１０ａおよび１０ｂのそれぞれの略中
央部に位置し、十字の縦部および横部がそれぞれ、前記
端面１０ａおよび１０ｂのそれぞれの縦の辺および横の
辺に略平行となる位置関係において前記電極板１１、１
２が半導体チップ１０の前記端面１０ａ、１０ｂに取り
付けられている。
【００２３】前記半導体チップ１０および電極板１１、
電極板１２の露出面は電極１１の外表面１１ａ、外端面
１１ｂならびに電極１２の外表面１２ａ、外端面１２ｂ
を残して前記樹脂１５により被覆されている。半導体チ
ップ１０およびそのパッケージ構造１の外形は略直方体
（または立方体）の形状をなしている。パッケージ１の
縦寸法および横寸法はそれぞれ半導体チップ１０の縦寸
法および横寸法よりも大であり、且つそれぞれ電極１
１、１２の十字の縦部および横部の長さに等しい。
電極板１２の露出面は電極１１の外表面１１ａ、外端面
１１ｂならびに電極１２の外表面１２ａ、外端面１２ｂ
を残して前記樹脂１５により被覆されている。半導体チ
ップ１０およびそのパッケージ構造１の外形は略直方体
（または立方体）の形状をなしている。パッケージ１の
縦寸法および横寸法はそれぞれ半導体チップ１０の縦寸
法および横寸法よりも大であり、且つそれぞれ電極１
１、１２の十字の縦部および横部の長さに等しい。
【００２４】図２は図１に示したチップ型半導体のパッ
ケージ１の変形例の構造を示す断面図である。図２に示
すように、本例のパッケージにおいては、半導体チップ
１０の一方の端面１０ｂが、ジャンクション１０ｊ側の
端面となっており、ジャンクション側の端面１０ｂの接
合される電極板１２はその中央部の十字の交差部に突起
部１２ｄを有している。そして、この突起部１２ｄの先
端部において、前記接合材１３により端面１０ｂとの接
合がなされている。他の点に関しては図１に示したチッ
プ型半導体のパッケージ１の構造と同様である。
ケージ１の変形例の構造を示す断面図である。図２に示
すように、本例のパッケージにおいては、半導体チップ
１０の一方の端面１０ｂが、ジャンクション１０ｊ側の
端面となっており、ジャンクション側の端面１０ｂの接
合される電極板１２はその中央部の十字の交差部に突起
部１２ｄを有している。そして、この突起部１２ｄの先
端部において、前記接合材１３により端面１０ｂとの接
合がなされている。他の点に関しては図１に示したチッ
プ型半導体のパッケージ１の構造と同様である。
【００２５】図１または図２に示したチップ型半導体の
パッケージ１の構造によれば、電極板１１、１２と半導
体チップ１０との接合面積が十字形の範囲に限定される
ので、後述する接合工程の際の接合材１３のはみ出し量
は、図２６に示した従来例のように半導体チップの端面
全体が接合面となる場合に比べ、大幅に減少する。従っ
て接合の際、各半導体チップ１０の両側の端面からはみ
だした前記Ａｇペースト又はＡＣＦよりなる導電性の接
合材１３が互いに接続してショートするという現象はほ
ぼ完全に阻止される。
パッケージ１の構造によれば、電極板１１、１２と半導
体チップ１０との接合面積が十字形の範囲に限定される
ので、後述する接合工程の際の接合材１３のはみ出し量
は、図２６に示した従来例のように半導体チップの端面
全体が接合面となる場合に比べ、大幅に減少する。従っ
て接合の際、各半導体チップ１０の両側の端面からはみ
だした前記Ａｇペースト又はＡＣＦよりなる導電性の接
合材１３が互いに接続してショートするという現象はほ
ぼ完全に阻止される。
【００２６】更に、上記の理由により、各半導体チップ
１０としてＬＥＤチップを用いた場合、従来のように両
側の端面からはみだした前記Ａｇペースト又はＡＣＦよ
りなる導電性の接合材１３がショートには至らないまで
もＬＥＤチップの側面からの発光を遮り、パッケージ１
の発光強度が低下するような現象を実質的に起こさない
ようにすることができる。特に、図２に示すパッケージ
１の構造においては、半導体チップ１０のジャンクショ
ン１０ｊ側の端面１０ｂと電極板１２との接合は電極板
１２の断面積の小さな突起部１２ｄにおいて接合材１３
で接合されているので、接合面積および接合材１３のは
み出しは顕著に小さく抑えられ、ジャンクション１０ｊ
の近傍の側面および端面１０ｂからの発光が阻止されに
くく、パッケージ１としての発光強度を顕著に高める効
果が得られる。
１０としてＬＥＤチップを用いた場合、従来のように両
側の端面からはみだした前記Ａｇペースト又はＡＣＦよ
りなる導電性の接合材１３がショートには至らないまで
もＬＥＤチップの側面からの発光を遮り、パッケージ１
の発光強度が低下するような現象を実質的に起こさない
ようにすることができる。特に、図２に示すパッケージ
１の構造においては、半導体チップ１０のジャンクショ
ン１０ｊ側の端面１０ｂと電極板１２との接合は電極板
１２の断面積の小さな突起部１２ｄにおいて接合材１３
で接合されているので、接合面積および接合材１３のは
み出しは顕著に小さく抑えられ、ジャンクション１０ｊ
の近傍の側面および端面１０ｂからの発光が阻止されに
くく、パッケージ１としての発光強度を顕著に高める効
果が得られる。
【００２７】図３は図１に示したチップ型半導体のパッ
ケージ１がプリント回路基板に表面実装された状態を示
す断面図である。２０はプリント回路基板であり、回路
基板２１とこの回路基板２１上に所定間隔で設けられた
銅、金等よりなる一対の電極パターン２２を有してい
る。ぺースト状の半田よりなる接合材２３を塗布してお
き、該電極パターン２２上に前記電極板１１、１２が位
置するように前記パッケージ１を載置し、リフロー炉で
例えば２２０゜Ｃ〜２４０゜Ｃに加熱して前記半田より
なる接合材２３を溶融し、前記一対の電極パターン２２
と電極板１１、１２をそれぞれ溶着し、パッケージ１の
プリント回路基板２０への表面実装がなされる。このと
き、電極板１１、１２の熱膨張係数（電極板が銅の場合
１．６２×１０−５／ｋ）と封止の樹脂１５の熱膨張係
数（透明エポキシ樹脂の場合４〜６×１０−５／゜Ｃ）
の差により、電極板１１、１２と樹脂１５の界面に互い
に引き離そうとする熱応力が発生する。
ケージ１がプリント回路基板に表面実装された状態を示
す断面図である。２０はプリント回路基板であり、回路
基板２１とこの回路基板２１上に所定間隔で設けられた
銅、金等よりなる一対の電極パターン２２を有してい
る。ぺースト状の半田よりなる接合材２３を塗布してお
き、該電極パターン２２上に前記電極板１１、１２が位
置するように前記パッケージ１を載置し、リフロー炉で
例えば２２０゜Ｃ〜２４０゜Ｃに加熱して前記半田より
なる接合材２３を溶融し、前記一対の電極パターン２２
と電極板１１、１２をそれぞれ溶着し、パッケージ１の
プリント回路基板２０への表面実装がなされる。このと
き、電極板１１、１２の熱膨張係数（電極板が銅の場合
１．６２×１０−５／ｋ）と封止の樹脂１５の熱膨張係
数（透明エポキシ樹脂の場合４〜６×１０−５／゜Ｃ）
の差により、電極板１１、１２と樹脂１５の界面に互い
に引き離そうとする熱応力が発生する。
【００２８】しかしこの熱応力自体は、電極板１１、１
２の図１（ａ）に示す十字を除く四隅の半導体チップ１
０を直に樹脂封止する１５ｄの存在により緩和される。
更に、その樹脂１５ｄは電極板１１、１２の十字の側面
に密着して入り組んでいるので熱応力による電極板１
１、１２と樹脂１５の相対的な移動を効果的に阻止して
いる。従って本実施例においては、従来問題とされてい
たチップ型半導体のパッケージ構造をプリント回路基板
に表面実装する際の樹脂と電極板の剥がれにより発生す
るＬＥＤチップ等半導体チップと電極板との剥離および
これによる点灯不能をほぼ完全に阻止し、表面実装にお
ける信頼性の高いチップ型半導体のパッケージ構造を実
現することができる。
２の図１（ａ）に示す十字を除く四隅の半導体チップ１
０を直に樹脂封止する１５ｄの存在により緩和される。
更に、その樹脂１５ｄは電極板１１、１２の十字の側面
に密着して入り組んでいるので熱応力による電極板１
１、１２と樹脂１５の相対的な移動を効果的に阻止して
いる。従って本実施例においては、従来問題とされてい
たチップ型半導体のパッケージ構造をプリント回路基板
に表面実装する際の樹脂と電極板の剥がれにより発生す
るＬＥＤチップ等半導体チップと電極板との剥離および
これによる点灯不能をほぼ完全に阻止し、表面実装にお
ける信頼性の高いチップ型半導体のパッケージ構造を実
現することができる。
【００２９】次に、図１または図２に示した本実施例に
係るチップ型半導体のパッケージ１の製造方法につき図
面を用いて説明する。図４に示すように、下面に耐熱シ
ート２６を貼着した一方の電極基板３１の上面に半導体
チップ１０を実装する。ここで、前記電極基板３１は銅
または金等の金属よりなり、マトリクス状に設けられた
複数の略正方形又は矩形の逃げ孔１６を有している。電
極基板３１の上面又は半導体チップ１０の対応面には予
めＡｇペースト又はＡＣＦ（異方導電フィルム）を塗
布、貼付して取り付けておく。隣合う４個の前記逃げ孔
１６に１個の半導体チップ１０が跨り、前記半導体チッ
プ１０のＰ層側の端面またはＮ層側の端面が前記隣合う
４個の前記逃げ孔１６により電極基板３１に形成される
十字形の残肉部により保持され、該十字形の中央部（ま
たは交差部）に搭載するように半導体チップ１０を電極
基板３１に載置し、所定温度に加熱することにより、Ａ
ｇペースト又はＡＣＦよりなる導電性の接合材１３で電
極基板３１と半導体チップ１０を接合し、電気的に導通
させる。
係るチップ型半導体のパッケージ１の製造方法につき図
面を用いて説明する。図４に示すように、下面に耐熱シ
ート２６を貼着した一方の電極基板３１の上面に半導体
チップ１０を実装する。ここで、前記電極基板３１は銅
または金等の金属よりなり、マトリクス状に設けられた
複数の略正方形又は矩形の逃げ孔１６を有している。電
極基板３１の上面又は半導体チップ１０の対応面には予
めＡｇペースト又はＡＣＦ（異方導電フィルム）を塗
布、貼付して取り付けておく。隣合う４個の前記逃げ孔
１６に１個の半導体チップ１０が跨り、前記半導体チッ
プ１０のＰ層側の端面またはＮ層側の端面が前記隣合う
４個の前記逃げ孔１６により電極基板３１に形成される
十字形の残肉部により保持され、該十字形の中央部（ま
たは交差部）に搭載するように半導体チップ１０を電極
基板３１に載置し、所定温度に加熱することにより、Ａ
ｇペースト又はＡＣＦよりなる導電性の接合材１３で電
極基板３１と半導体チップ１０を接合し、電気的に導通
させる。
【００３０】次に、図５（ａ）に示すようにこのように
して接合された複数の半導体チップ１０の上側の端面に
他方の電極基板３２を載置し、同様の方法により接合を
行う。他方の電極基板３２の上面には図示しない耐熱シ
ートを貼着してある。ここで、他方の電極基板３２は、
図２に示したパッケージ１の製造を行う際には、図５
（ｂ）の断面図に示すように他方の電極基板３２として
複数の突起部３２ｄを有するものを用い、各突起部３２
ｄを各半導体チップ１０のジャンクション側の端面１０
ｂに接合材１３により接合する。前記突起部３２ｄは電
極基板３２の十字形の残肉部の交差部等にエッチング等
により設けられている。なお、半導体チップ１０を電極
基板３１および３２に接合するための加熱は、場合によ
り、半導体チップ１０を電極基板３１および３２で挟持
した後に同時に行ってもよい。
して接合された複数の半導体チップ１０の上側の端面に
他方の電極基板３２を載置し、同様の方法により接合を
行う。他方の電極基板３２の上面には図示しない耐熱シ
ートを貼着してある。ここで、他方の電極基板３２は、
図２に示したパッケージ１の製造を行う際には、図５
（ｂ）の断面図に示すように他方の電極基板３２として
複数の突起部３２ｄを有するものを用い、各突起部３２
ｄを各半導体チップ１０のジャンクション側の端面１０
ｂに接合材１３により接合する。前記突起部３２ｄは電
極基板３２の十字形の残肉部の交差部等にエッチング等
により設けられている。なお、半導体チップ１０を電極
基板３１および３２に接合するための加熱は、場合によ
り、半導体チップ１０を電極基板３１および３２で挟持
した後に同時に行ってもよい。
【００３１】次に、図６に示すように、一方の電極基板
３１と他方の電極基板３２により半導体チップ１０が上
下から挟持され、一方の電極基板３１の下面および他方
の電極基板３２の上面に耐熱シート２６が貼着されてい
る状態で、一方の電極基板３１と他方の電極基板３２の
外側面に一部を残して耐熱テープ１７を貼着して充填空
間を形成する。ここで、耐熱テープ１７が貼着されない
部分は、樹脂封入口１８となる。なお、図６において
は、前記他方の他方の電極基板３２の上面に貼着されて
いる耐熱シート（２６）の図示は省いてある。
３１と他方の電極基板３２により半導体チップ１０が上
下から挟持され、一方の電極基板３１の下面および他方
の電極基板３２の上面に耐熱シート２６が貼着されてい
る状態で、一方の電極基板３１と他方の電極基板３２の
外側面に一部を残して耐熱テープ１７を貼着して充填空
間を形成する。ここで、耐熱テープ１７が貼着されない
部分は、樹脂封入口１８となる。なお、図６において
は、前記他方の他方の電極基板３２の上面に貼着されて
いる耐熱シート（２６）の図示は省いてある。
【００３２】次に、図７に示すように、前記樹脂封入口
１８より封止用の樹脂１５を注入した後、硬化する。な
お、図７においては、図５及び図６と同様に前記他方の
他方の電極基板３２の上面に貼着されている耐熱シート
（２６）の図示は省いてある。
１８より封止用の樹脂１５を注入した後、硬化する。な
お、図７においては、図５及び図６と同様に前記他方の
他方の電極基板３２の上面に貼着されている耐熱シート
（２６）の図示は省いてある。
【００３３】次に、図８に示すように、樹脂１５が冷
却、硬化した後、一方の電極基板３１の下面および他方
の電極基板３２の上面に貼着されている耐熱シート２６
とこれら電極基板の外側面に貼着されている耐熱テープ
１７を剥離する。これにより封止ブロック３０が得られ
る。
却、硬化した後、一方の電極基板３１の下面および他方
の電極基板３２の上面に貼着されている耐熱シート２６
とこれら電極基板の外側面に貼着されている耐熱テープ
１７を剥離する。これにより封止ブロック３０が得られ
る。
【００３４】次に、図９に示すように、ダイヤモンドホ
イール、マルチワイヤーソー等を用いて、図８に示す封
止ブロック３０の前記電極基板３１、３２の前記十字形
の各交差部（図５（ａ）参照）を囲む、縦横の所定の位
置のダイシングラインＬに沿って、樹脂１５および電極
基板３１、３２を一体として同時に切断する。これによ
り、図１または図２に示したパケージ１が個々に分離さ
れて切り出され、本実施例に係るチップ型半導体のパッ
ケージ１の構造が完成する。ここで前記電極基板３１お
よび３２は個々のチップ型半導体のパッケージ１におい
て、それぞれ図１または図２に示す電極板１１、１２と
なる。
イール、マルチワイヤーソー等を用いて、図８に示す封
止ブロック３０の前記電極基板３１、３２の前記十字形
の各交差部（図５（ａ）参照）を囲む、縦横の所定の位
置のダイシングラインＬに沿って、樹脂１５および電極
基板３１、３２を一体として同時に切断する。これによ
り、図１または図２に示したパケージ１が個々に分離さ
れて切り出され、本実施例に係るチップ型半導体のパッ
ケージ１の構造が完成する。ここで前記電極基板３１お
よび３２は個々のチップ型半導体のパッケージ１におい
て、それぞれ図１または図２に示す電極板１１、１２と
なる。
【００３５】このようにして、上記の製造方法によれ
ば、多数個取りにより生産能率をあげつつ、図１または
図２に示し説明した優れたチップ型半導体のパッケージ
を製造することができる。
ば、多数個取りにより生産能率をあげつつ、図１または
図２に示し説明した優れたチップ型半導体のパッケージ
を製造することができる。
【００３６】以下図面に基づいて本発明の好適な実施の
形態を他の一つの実施例について説明する。図１０は本
実施例に係るチップ型半導体のパッケージ１の構造を示
す図であり、（ａ）は斜視図、（ｂ）は断面図である。
図１０において１０はＰ層とＮ層が接合してなる半導体
チップであり、例えばＬＥＤチップである。１１、１２
は銅、金等の金属よりなる電極板であり、それぞれ前記
半導体チップ１０のＰ層側の端面およびＮ層側の端面の
いずれか一方及び他方に、Ａｇペースト等の導電性の接
合材１３により接合されている。１５は前記半導体チッ
プ１０および電極板１１、１２を封止するための樹脂で
ある。前記電極板１１および１２は断面が十字型の形状
を有し、その十字の交差部の面積は前記半導体チップ１
０のＰ層およびＮ層側のいずれか一方の端面１０ａおよ
び他方の端面１０ｂの面積よりも小である。本例におい
ては十字の交差部が前記端面１０ａおよび１０ｂのそれ
ぞれの略中央部に位置し、十字の縦部および横部がそれ
ぞれ、前記端面１０ａおよび１０ｂのそれぞれの縦の辺
および横の辺に略平行となる位置関係において、前記電
極板１１、１２が半導体チップ１０の前記端面１０ａ、
１０ｂに取り付けられている。
形態を他の一つの実施例について説明する。図１０は本
実施例に係るチップ型半導体のパッケージ１の構造を示
す図であり、（ａ）は斜視図、（ｂ）は断面図である。
図１０において１０はＰ層とＮ層が接合してなる半導体
チップであり、例えばＬＥＤチップである。１１、１２
は銅、金等の金属よりなる電極板であり、それぞれ前記
半導体チップ１０のＰ層側の端面およびＮ層側の端面の
いずれか一方及び他方に、Ａｇペースト等の導電性の接
合材１３により接合されている。１５は前記半導体チッ
プ１０および電極板１１、１２を封止するための樹脂で
ある。前記電極板１１および１２は断面が十字型の形状
を有し、その十字の交差部の面積は前記半導体チップ１
０のＰ層およびＮ層側のいずれか一方の端面１０ａおよ
び他方の端面１０ｂの面積よりも小である。本例におい
ては十字の交差部が前記端面１０ａおよび１０ｂのそれ
ぞれの略中央部に位置し、十字の縦部および横部がそれ
ぞれ、前記端面１０ａおよび１０ｂのそれぞれの縦の辺
および横の辺に略平行となる位置関係において、前記電
極板１１、１２が半導体チップ１０の前記端面１０ａ、
１０ｂに取り付けられている。
【００３７】前記半導体チップ１０および電極板１１、
電極板１２の露出面は電極板１１、電極板１２の一部を
除き前記樹脂１５により被覆されて、パッケージ１が構
成されている。パッケージ１の外形は全体としては略直
方体（または立方体）の形状をなしているが、半導体チ
ップ１０の前記端面１０ａ及び１０ｂにそれぞれ対向す
るパッケージ１の端面１ａおよび１ｂの周辺部には４辺
に沿って、それぞれ段差部１ａｄおよび１ｂｄが設けら
れている。段差部１ａｄ、１ｂｄは後に詳述するように
前記樹脂１５及び電極板１１、１２の一部を削り取るこ
とにより形成されるものであり、形成された際には段差
部１ａｄ、１ｂｄの表面には電極１１および１２がそれ
ぞれ、露出しており、その後、銅、金等よりなる電極膜
３５、３６がメッキにより段差部１ａｄ、１ｂｄも含め
前記のパッケージの端面１ａおよび１ｂの全表面に形成
されている。従って、これら電極膜３５、３６はそれぞ
れ前記電極板１１、電極板１２に接続、導通している。
電極板１２の露出面は電極板１１、電極板１２の一部を
除き前記樹脂１５により被覆されて、パッケージ１が構
成されている。パッケージ１の外形は全体としては略直
方体（または立方体）の形状をなしているが、半導体チ
ップ１０の前記端面１０ａ及び１０ｂにそれぞれ対向す
るパッケージ１の端面１ａおよび１ｂの周辺部には４辺
に沿って、それぞれ段差部１ａｄおよび１ｂｄが設けら
れている。段差部１ａｄ、１ｂｄは後に詳述するように
前記樹脂１５及び電極板１１、１２の一部を削り取るこ
とにより形成されるものであり、形成された際には段差
部１ａｄ、１ｂｄの表面には電極１１および１２がそれ
ぞれ、露出しており、その後、銅、金等よりなる電極膜
３５、３６がメッキにより段差部１ａｄ、１ｂｄも含め
前記のパッケージの端面１ａおよび１ｂの全表面に形成
されている。従って、これら電極膜３５、３６はそれぞ
れ前記電極板１１、電極板１２に接続、導通している。
【００３８】図１１は図１０に示したチップ型半導体の
パッケージ１の変形例の構造を示す断面図である。本例
においては、図１１に示すように電極板１２が突起部１
２ｄを有し、半導体チップ１０のジャンクション１０ｊ
側の端面１０ｂは突起部１２ｂの先端部に接合材１３に
より接合されている。他の点については図１０に示した
チップ型半導体のパッケージ１と同様である。
パッケージ１の変形例の構造を示す断面図である。本例
においては、図１１に示すように電極板１２が突起部１
２ｄを有し、半導体チップ１０のジャンクション１０ｊ
側の端面１０ｂは突起部１２ｂの先端部に接合材１３に
より接合されている。他の点については図１０に示した
チップ型半導体のパッケージ１と同様である。
【００３９】図１２は図１０または図１１に示したパッ
ケージ１がプリント回路基板に表面実装された状態を示
す図であり、（ａ）は側面図、（ｂ）は上面図である。
図１２において２０はプリント回路基板であり、回路基
板２１とこの回路基板２１上に所定間隔で設けられた
銅、金等よりなる一対の電極パターン２２を有してい
る。ぺースト状の半田よりなる接合材２３を塗布してお
き、該電極パターン２２上に前記電極膜３５、３６が位
置するように前記パッケージ１を載置し、リフロー炉で
例えば２２０゜Ｃ〜２４０゜Ｃに加熱して前記半田より
なる接合材２３を溶融し、前記一対の電極パターン２２
と電極膜３５、３６をそれぞれ溶着し、パッケージ１の
プリント回路基板２０への表面実装がなされる。
ケージ１がプリント回路基板に表面実装された状態を示
す図であり、（ａ）は側面図、（ｂ）は上面図である。
図１２において２０はプリント回路基板であり、回路基
板２１とこの回路基板２１上に所定間隔で設けられた
銅、金等よりなる一対の電極パターン２２を有してい
る。ぺースト状の半田よりなる接合材２３を塗布してお
き、該電極パターン２２上に前記電極膜３５、３６が位
置するように前記パッケージ１を載置し、リフロー炉で
例えば２２０゜Ｃ〜２４０゜Ｃに加熱して前記半田より
なる接合材２３を溶融し、前記一対の電極パターン２２
と電極膜３５、３６をそれぞれ溶着し、パッケージ１の
プリント回路基板２０への表面実装がなされる。
【００４０】このとき、電極膜３５、３６は段差部１ａ
ｄ、１ｂｄによりその長手方向に十分な量の半田を保持
しつつ前記電極パターン２２と接合するため、固着力の
極めて強い強固な表面実装がなされる。また、本例のパ
ッケージ１は対向する前記端面１ａ、１ｂの４辺すべて
に電極膜（３５、３６）を備えた段差部１ａｄ、１ｂｄ
を有しているので、４個の側面のいずれが下側となった
場合でも表面実装をすることができ、自動化等における
ハンドリングが容易となる利点を有する。その他の点に
関しては図１０に示したパッケージについては、図１に
示したパッケージと同様の効果を得ることができ、図１
１に示したパッケージについては、図２に示したパッケ
ージと同様の効果を得ることができる。
ｄ、１ｂｄによりその長手方向に十分な量の半田を保持
しつつ前記電極パターン２２と接合するため、固着力の
極めて強い強固な表面実装がなされる。また、本例のパ
ッケージ１は対向する前記端面１ａ、１ｂの４辺すべて
に電極膜（３５、３６）を備えた段差部１ａｄ、１ｂｄ
を有しているので、４個の側面のいずれが下側となった
場合でも表面実装をすることができ、自動化等における
ハンドリングが容易となる利点を有する。その他の点に
関しては図１０に示したパッケージについては、図１に
示したパッケージと同様の効果を得ることができ、図１
１に示したパッケージについては、図２に示したパッケ
ージと同様の効果を得ることができる。
【００４１】次に、図１０または図１１に示した本実施
例に係るチップ型半導体のパッケージ１の製造方法につ
き図面を用いて説明する。図１３に示すように、一方の
電極基板３１の上面にＡｇペーストやＡＣＦ（異方導電
フィルム）を接合材１３として半導体チップ１０を実装
する。ここで、前記電極基板３１は銅または金等の金属
よりなり、マトリクス状に設けられた複数の略正方形又
は矩形の逃げ孔１６を有している。電極基板３１の上面
又は半導体チップ１０の対応面には予めＡｇペースト又
はＡＣＦを塗布等により取り付けておく。隣合う４個の
前記逃げ孔１６に１個の半導体チップ１０が跨り、前記
半導体チップ１０のＰ層側の端面またはＮ層側の端面が
前記隣合う４個の前記逃げ孔１６により電極基板３１に
形成される十字形の残肉部により保持されるよう、該十
字形の中央部（または交差部）に対応して複数の半導体
チップ１０を電極基板３１に載置し、所定温度で加熱す
ることにより、Ａｇペースト又はＡＣＦよりなる導電性
の接合材１３で電極基板３１と半導体チップ１０を接合
し、電気的に導通させる。
例に係るチップ型半導体のパッケージ１の製造方法につ
き図面を用いて説明する。図１３に示すように、一方の
電極基板３１の上面にＡｇペーストやＡＣＦ（異方導電
フィルム）を接合材１３として半導体チップ１０を実装
する。ここで、前記電極基板３１は銅または金等の金属
よりなり、マトリクス状に設けられた複数の略正方形又
は矩形の逃げ孔１６を有している。電極基板３１の上面
又は半導体チップ１０の対応面には予めＡｇペースト又
はＡＣＦを塗布等により取り付けておく。隣合う４個の
前記逃げ孔１６に１個の半導体チップ１０が跨り、前記
半導体チップ１０のＰ層側の端面またはＮ層側の端面が
前記隣合う４個の前記逃げ孔１６により電極基板３１に
形成される十字形の残肉部により保持されるよう、該十
字形の中央部（または交差部）に対応して複数の半導体
チップ１０を電極基板３１に載置し、所定温度で加熱す
ることにより、Ａｇペースト又はＡＣＦよりなる導電性
の接合材１３で電極基板３１と半導体チップ１０を接合
し、電気的に導通させる。
【００４２】次に、図１４（ａ）に示すように、このよ
うにして接合された複数の半導体チップ１０の上側の端
面に他方の電極基板３２を載置し、同様の方法により実
装を行う。ここで、他方の電極基板３２は前記一方の電
極基板３１と同一の材料よりなり、同様の形状をなして
いる。そして、その十字形の残肉部の中央部（または交
差部）が前記複数の半導体チップ１０の上側の端面に対
応する位置となるように他方の電極基板３２を載置し、
同様の方法により接合材１３で電極基板３２と半導体チ
ップ１０を接合し、電気的に導通させる。なお、場合に
よっては、半導体チップ１０を電極基板３１に載置した
後、半導体チップ１０上に電極基板３２を載置して半導
体チップ１０を挟み、その後加熱を行い上下の電極につ
いての接合を同時に行うようにしてもよい。
うにして接合された複数の半導体チップ１０の上側の端
面に他方の電極基板３２を載置し、同様の方法により実
装を行う。ここで、他方の電極基板３２は前記一方の電
極基板３１と同一の材料よりなり、同様の形状をなして
いる。そして、その十字形の残肉部の中央部（または交
差部）が前記複数の半導体チップ１０の上側の端面に対
応する位置となるように他方の電極基板３２を載置し、
同様の方法により接合材１３で電極基板３２と半導体チ
ップ１０を接合し、電気的に導通させる。なお、場合に
よっては、半導体チップ１０を電極基板３１に載置した
後、半導体チップ１０上に電極基板３２を載置して半導
体チップ１０を挟み、その後加熱を行い上下の電極につ
いての接合を同時に行うようにしてもよい。
【００４３】ここで、図１１に示したパッケージ１の製
造を行う際には、図１４（ｂ）の断面図に示すように他
方の電極基板３２として複数の突起部３２ｄを有するも
のを用い、各突起部３２ｄを各半導体チップ１０のジャ
ンクション側の端面１０ｂに接合材１３により接合す
る。前記突起部３２ｄは電極基板３２の十字形の残肉部
の交差部にエッチング等により設けられている。
造を行う際には、図１４（ｂ）の断面図に示すように他
方の電極基板３２として複数の突起部３２ｄを有するも
のを用い、各突起部３２ｄを各半導体チップ１０のジャ
ンクション側の端面１０ｂに接合材１３により接合す
る。前記突起部３２ｄは電極基板３２の十字形の残肉部
の交差部にエッチング等により設けられている。
【００４４】次に、図１５に示すように半導体チップ１
０が電極基板により上下より接合、挟持された結合体
を、これよりも若干大きな収納空間を有する金型、樹脂
型等の型３７に入れる。型３７の収納空間は前記結合体
を収納して、なお４つの側面に若干の隙間を有し、前記
結合体は型３７の収納空間の底面にから若干離れた位置
に図示しないスペーサ等により保持される。なお、型３
７の図示しない底板には、必要に応じて図示しない押し
棒を設けることもできる。
０が電極基板により上下より接合、挟持された結合体
を、これよりも若干大きな収納空間を有する金型、樹脂
型等の型３７に入れる。型３７の収納空間は前記結合体
を収納して、なお４つの側面に若干の隙間を有し、前記
結合体は型３７の収納空間の底面にから若干離れた位置
に図示しないスペーサ等により保持される。なお、型３
７の図示しない底板には、必要に応じて図示しない押し
棒を設けることもできる。
【００４５】次に、図１６に示すように、型３７内に溶
融した樹脂１５を注入した後キュアーする。これによ
り、前記半導体チップ１０および電極基板３１、３２を
樹脂１５が被覆し封止した状態となる。
融した樹脂１５を注入した後キュアーする。これによ
り、前記半導体チップ１０および電極基板３１、３２を
樹脂１５が被覆し封止した状態となる。
【００４６】次に、図１７に示すように前記の封止樹脂
１５の封止ブロック３０を型３７から外す。この際、必
要に応じて前記押し棒を用いて封止ブロック３０を型３
７から外部に取り出すこともできる。
１５の封止ブロック３０を型３７から外す。この際、必
要に応じて前記押し棒を用いて封止ブロック３０を型３
７から外部に取り出すこともできる。
【００４７】次に、図１８はハーフダイシングの工程を
示す図であり、（ａ）は斜視図、（ｂ）は断面図であ
る。図１４（ａ）に示すように電極基板３１および３２
に設けてある前記マトリクス状に配列した全ての逃げ孔
１６のそれぞれの略中央を通る縦横の複数の切断線に沿
って前記封止ブロック３０の上面および下面からそれぞ
れ前記電極基板３２および電極基板３１に達する比較的
幅広の複数の長溝Ｌ１、Ｌ２を、比較的幅広のダイシン
グブレードを用い、ハーフダイシングにより形成する。
長溝Ｌ１、Ｌ２の内面にはそれぞれ前記封止樹脂１５の
切断面と前記電極基板３２および電極基板３１の切断面
が露出している。
示す図であり、（ａ）は斜視図、（ｂ）は断面図であ
る。図１４（ａ）に示すように電極基板３１および３２
に設けてある前記マトリクス状に配列した全ての逃げ孔
１６のそれぞれの略中央を通る縦横の複数の切断線に沿
って前記封止ブロック３０の上面および下面からそれぞ
れ前記電極基板３２および電極基板３１に達する比較的
幅広の複数の長溝Ｌ１、Ｌ２を、比較的幅広のダイシン
グブレードを用い、ハーフダイシングにより形成する。
長溝Ｌ１、Ｌ２の内面にはそれぞれ前記封止樹脂１５の
切断面と前記電極基板３２および電極基板３１の切断面
が露出している。
【００４８】次に、図１９は電極膜形成の工程を示す図
であり、（ａ）は斜視図、（ｂ）は断面図である。図１
９に示すように、ハーフダイシングにより形成された長
溝Ｌ１、Ｌ２の内面を含む封止ブロック３０の上下の表
面にそれぞれ銅、金等の電極膜３６、３５を鍍金により
形成する。これにより、前記電極基板３２および電極基
板３１はそれぞれ電極膜３６、３５に接続し、導通す
る。
であり、（ａ）は斜視図、（ｂ）は断面図である。図１
９に示すように、ハーフダイシングにより形成された長
溝Ｌ１、Ｌ２の内面を含む封止ブロック３０の上下の表
面にそれぞれ銅、金等の電極膜３６、３５を鍍金により
形成する。これにより、前記電極基板３２および電極基
板３１はそれぞれ電極膜３６、３５に接続し、導通す
る。
【００４９】次に、図２０は完成品を切り出す切断工程
を示す図であり、（ａ）は斜視図、（ｂ）は断面図であ
る。図２０に示すように、ハーフダイシングのブレード
よりもブレード幅の狭いダイシングブレードをもちい
て、電極基板３１および３２に設けてある前記マトリク
ス状に配列した全ての逃げ孔１６（図１４（ａ）に示
す。）のそれぞれの略中央を通り、縦横に前記長溝Ｌ
１、Ｌ２よりも幅の狭い複数の分離溝Ｌ３を形成するこ
とにより、個々の完成品のパッケージ１を切り出す。こ
のとき、図２０（ｂ）に示すように、溝幅の広い長溝Ｌ
１、Ｌ２の略中央部において、完全に切断する分離溝Ｌ
３が形成され、これにより、図１０または図１１に示し
た段差部１ａｄ、１ｂｄが形成され、段差部１ａｄ、１
ｂｄを含め端面１ａ、１ｂの表面は、それぞれ電極基板
３２および電極基板３１にそれぞれ導通する電極膜３
５、３６により被覆された状態となる。このようにし
て、図１０または図１１に示した本実施例に係るチップ
型半導体のパッケージ１が完成する。
を示す図であり、（ａ）は斜視図、（ｂ）は断面図であ
る。図２０に示すように、ハーフダイシングのブレード
よりもブレード幅の狭いダイシングブレードをもちい
て、電極基板３１および３２に設けてある前記マトリク
ス状に配列した全ての逃げ孔１６（図１４（ａ）に示
す。）のそれぞれの略中央を通り、縦横に前記長溝Ｌ
１、Ｌ２よりも幅の狭い複数の分離溝Ｌ３を形成するこ
とにより、個々の完成品のパッケージ１を切り出す。こ
のとき、図２０（ｂ）に示すように、溝幅の広い長溝Ｌ
１、Ｌ２の略中央部において、完全に切断する分離溝Ｌ
３が形成され、これにより、図１０または図１１に示し
た段差部１ａｄ、１ｂｄが形成され、段差部１ａｄ、１
ｂｄを含め端面１ａ、１ｂの表面は、それぞれ電極基板
３２および電極基板３１にそれぞれ導通する電極膜３
５、３６により被覆された状態となる。このようにし
て、図１０または図１１に示した本実施例に係るチップ
型半導体のパッケージ１が完成する。
【００５０】以下図面に基づいて図１０または図１１に
示したチップ型半導体のパッケージの変形例について説
明する。図２１は本実施例に係るチップ型半導体のパッ
ケージ１の構造を示す斜視図である。図２１に示すよう
に本例のパッケージ１の構造は、パッケージ１の対向面
１ａ、１ｂにはそれぞれ上辺のみに段差部１ａｃ、１ｂ
ｃが設けられ、これらの段差部１ａｃ、１ｂｃのみにそ
れぞれ、電極膜３５、３６が取り付けられている。その
他の構造については図１０または図１１に示したチップ
型半導体のパッケージと同様である。
示したチップ型半導体のパッケージの変形例について説
明する。図２１は本実施例に係るチップ型半導体のパッ
ケージ１の構造を示す斜視図である。図２１に示すよう
に本例のパッケージ１の構造は、パッケージ１の対向面
１ａ、１ｂにはそれぞれ上辺のみに段差部１ａｃ、１ｂ
ｃが設けられ、これらの段差部１ａｃ、１ｂｃのみにそ
れぞれ、電極膜３５、３６が取り付けられている。その
他の構造については図１０または図１１に示したチップ
型半導体のパッケージと同様である。
【００５１】図２１に示す本実施例のパッケージ１をプ
リント回路基板に実装する際には段差部１ａｃ、１ｂｃ
を下にした姿勢で、図１２に示した表面実装と同様の方
法により実装することができる。
リント回路基板に実装する際には段差部１ａｃ、１ｂｃ
を下にした姿勢で、図１２に示した表面実装と同様の方
法により実装することができる。
【００５２】次に、図２１に示した本実施例に係るチッ
プ型半導体のパッケージ１の製造方法につき図面を用い
て説明する。半導体チップ１０を電極基板３１、３２に
より上下より接合、挟持した後に型３７に入れ、型３７
に樹脂１５を注入し、キュアーした後、樹脂１５の封止
ブロック３０を型３７から取り外す迄の工程は、本例に
おいても同様で、すでに、図１３〜１７図に示し、説明
した通りである。
プ型半導体のパッケージ１の製造方法につき図面を用い
て説明する。半導体チップ１０を電極基板３１、３２に
より上下より接合、挟持した後に型３７に入れ、型３７
に樹脂１５を注入し、キュアーした後、樹脂１５の封止
ブロック３０を型３７から取り外す迄の工程は、本例に
おいても同様で、すでに、図１３〜１７図に示し、説明
した通りである。
【００５３】本例においては、その次に、以下に説明す
るハーフダイシングをおこなう。図２２は本例における
ハーフダイシングの工程を示す図であり、（ａ）は斜視
図、（ｂ）は断面図である。図１４（ａ）に示すような
電極基板３１および３２に設けてある前記逃げ孔１６の
略中央を一列おきに横切り、逃げ孔１６のマトリクスの
一方の配列ラインに平行な切断線に沿って封止ブロック
３０の上面および下面からそれぞれ前記電極基板３２お
よび電極基板３１に達する比較的幅広の複数の長溝Ｌ
４、Ｌ５を、比較的幅広のダイシングブレードを用い、
ハーフダイシングにより形成する。長溝Ｌ４、Ｌ５の内
面にはそれぞれ前記封止樹脂１５の切断面と前記電極基
板３２および電極基板３１の切断面が露出している。
るハーフダイシングをおこなう。図２２は本例における
ハーフダイシングの工程を示す図であり、（ａ）は斜視
図、（ｂ）は断面図である。図１４（ａ）に示すような
電極基板３１および３２に設けてある前記逃げ孔１６の
略中央を一列おきに横切り、逃げ孔１６のマトリクスの
一方の配列ラインに平行な切断線に沿って封止ブロック
３０の上面および下面からそれぞれ前記電極基板３２お
よび電極基板３１に達する比較的幅広の複数の長溝Ｌ
４、Ｌ５を、比較的幅広のダイシングブレードを用い、
ハーフダイシングにより形成する。長溝Ｌ４、Ｌ５の内
面にはそれぞれ前記封止樹脂１５の切断面と前記電極基
板３２および電極基板３１の切断面が露出している。
【００５４】次に、図２３は電極膜形成の工程を示す図
であり、（ａ）は斜視図、（ｂ）は断面図である。図２
３に示すように、ハーフダイシングにより形成された長
溝Ｌ４、Ｌ５の内面のみを鍍金し銅、金等の電極膜（３
６、３５）を形成する。これにより、前記電極基板３２
および電極基板３１はそれぞれ電極膜３６、３５に接続
し、導通する。
であり、（ａ）は斜視図、（ｂ）は断面図である。図２
３に示すように、ハーフダイシングにより形成された長
溝Ｌ４、Ｌ５の内面のみを鍍金し銅、金等の電極膜（３
６、３５）を形成する。これにより、前記電極基板３２
および電極基板３１はそれぞれ電極膜３６、３５に接続
し、導通する。
【００５５】次に、図２４は完成品を切り出す切断工程
を示す図であり、（ａ）は斜視図、（ｂ）は断面図であ
る。図２４に示すように、ハーフダイシングのブレード
よりもブレード幅の狭いダイシングブレードをもちい
て、電極基板３１および３２に設けてある前記マトリク
ス状に配列した全ての逃げ孔１６（図１４（ａ）参照）
のそれぞれの略中央を通り、縦横に前記長溝Ｌ４、Ｌ５
よりも幅の狭い複数の分離溝Ｌ６を形成することによ
り、個々の完成品のパッケージ１を切り出す。このと
き、図２４（ｂ）に示すように、溝幅の広い長溝Ｌ４、
Ｌ５の略中央部において、完全に切断する分離溝Ｌ６が
形成され、これにより、図２１に示した段差部１ａｃ、
１ｂｃが形成され、段差部１ａｃ、１ｂｃの表面は、そ
れぞれ電極基板３２および電極基板３１にそれぞれ導通
する電極膜３５、３６により被覆された状態となる。こ
のようにして、図２１に示した本例に係るチップ型半導
体のパッケージ１が完成する。
を示す図であり、（ａ）は斜視図、（ｂ）は断面図であ
る。図２４に示すように、ハーフダイシングのブレード
よりもブレード幅の狭いダイシングブレードをもちい
て、電極基板３１および３２に設けてある前記マトリク
ス状に配列した全ての逃げ孔１６（図１４（ａ）参照）
のそれぞれの略中央を通り、縦横に前記長溝Ｌ４、Ｌ５
よりも幅の狭い複数の分離溝Ｌ６を形成することによ
り、個々の完成品のパッケージ１を切り出す。このと
き、図２４（ｂ）に示すように、溝幅の広い長溝Ｌ４、
Ｌ５の略中央部において、完全に切断する分離溝Ｌ６が
形成され、これにより、図２１に示した段差部１ａｃ、
１ｂｃが形成され、段差部１ａｃ、１ｂｃの表面は、そ
れぞれ電極基板３２および電極基板３１にそれぞれ導通
する電極膜３５、３６により被覆された状態となる。こ
のようにして、図２１に示した本例に係るチップ型半導
体のパッケージ１が完成する。
【００５６】図２１に示した本例に係るチップ型半導体
のパッケージ１は、段差部１ａｃ、１ｂｃを下にした一
つの姿勢でないと表面実装ができないので、図１０また
は図１１に示したチップ型半導体のパッケージ１に比較
すれば、自動化等におけるハンドリングの点では不利と
なる。しかし、段差部１ａｃ、１ｂｃのみに電極膜を設
ければよいので、材料費が低減され、更には、図２２に
示したハーフダイシングの工程においては、図１８に示
したハーフダイシングの工程に比しダイシングの工数が
略１／４に低減するので、その分だけ、パッケージ１の
製造コストは低減し有利となる。なお、その他の点に関
しては、図１０または図１１に示したチップ型半導体の
パッケージと同様の効果を得ることができる。
のパッケージ１は、段差部１ａｃ、１ｂｃを下にした一
つの姿勢でないと表面実装ができないので、図１０また
は図１１に示したチップ型半導体のパッケージ１に比較
すれば、自動化等におけるハンドリングの点では不利と
なる。しかし、段差部１ａｃ、１ｂｃのみに電極膜を設
ければよいので、材料費が低減され、更には、図２２に
示したハーフダイシングの工程においては、図１８に示
したハーフダイシングの工程に比しダイシングの工数が
略１／４に低減するので、その分だけ、パッケージ１の
製造コストは低減し有利となる。なお、その他の点に関
しては、図１０または図１１に示したチップ型半導体の
パッケージと同様の効果を得ることができる。
【００５７】以上に説明したチップ型半導体のパッケー
ジ構造の実施例においては半導体チップ１０の対向する
端面に接合される電極板として断面が十字型のものにに
ついて説明してきたが、本発明はこれに限らず、半導体
チップ１０の端面に対する前記電極板の接合面がその端
面を完全にはカバーせず、その端面の一部が露出してい
る状態で接合が行われるような形状の電極板を用いたパ
ッケージ構造のものにおいても、上記の実施例のものと
同等または類似の効果を有するものである。
ジ構造の実施例においては半導体チップ１０の対向する
端面に接合される電極板として断面が十字型のものにに
ついて説明してきたが、本発明はこれに限らず、半導体
チップ１０の端面に対する前記電極板の接合面がその端
面を完全にはカバーせず、その端面の一部が露出してい
る状態で接合が行われるような形状の電極板を用いたパ
ッケージ構造のものにおいても、上記の実施例のものと
同等または類似の効果を有するものである。
【００５８】
【発明の効果】以上に述べたように本発明によれば、小
型で、表面実装に適し、表面実装の際の剥離、断線がな
く、発光性能および信頼性に優れ、且つ製造時の歩溜ま
りも高い構造のチップ型半導体のパッケージを提供する
こと、および、かかる構造のパッケージを生産性よく製
造する方法を提供することができる。
型で、表面実装に適し、表面実装の際の剥離、断線がな
く、発光性能および信頼性に優れ、且つ製造時の歩溜ま
りも高い構造のチップ型半導体のパッケージを提供する
こと、および、かかる構造のパッケージを生産性よく製
造する方法を提供することができる。
【図１】本発明の実施の形態の一つであるチップ型半導
体のパッケージの構造を示す図であり、（ａ）は斜視
図、（ｂ）は断面図である。
体のパッケージの構造を示す図であり、（ａ）は斜視
図、（ｂ）は断面図である。
【図２】図１に示すチップ型半導体のパッケージの構造
の変形例を示す断面図である。
の変形例を示す断面図である。
【図３】図１に示すチップ型半導体のパッケージの表面
実装の方法を示す断面図である。
実装の方法を示す断面図である。
【図４】図１または図２に示すチップ型半導体のパッケ
ージの製造方法において、耐熱シートを貼着した一方の
電極基板に半導体チップを実装する工程を示す斜視図で
ある。
ージの製造方法において、耐熱シートを貼着した一方の
電極基板に半導体チップを実装する工程を示す斜視図で
ある。
【図５】図１または図２に示すチップ型半導体のパッケ
ージの製造方法において、一方の電極基板に実装された
半導体チップの上面に耐熱シートを貼着した他方の電極
基板を接合する工程を示す斜視図である。
ージの製造方法において、一方の電極基板に実装された
半導体チップの上面に耐熱シートを貼着した他方の電極
基板を接合する工程を示す斜視図である。
【図６】図１または図２に示すチップ型半導体のパッケ
ージの製造方法において、一方および他方の電極基板間
に耐熱テープを貼着し、充填空間を形成する工程を示す
斜視図である。
ージの製造方法において、一方および他方の電極基板間
に耐熱テープを貼着し、充填空間を形成する工程を示す
斜視図である。
【図７】図１または図２に示すチップ型半導体のパッケ
ージの製造方法において、形成された充填空間に封止樹
脂を注入、硬化する工程を示す斜視図である。
ージの製造方法において、形成された充填空間に封止樹
脂を注入、硬化する工程を示す斜視図である。
【図８】図１または図２に示すチップ型半導体のパッケ
ージの製造方法において、硬化した封止樹脂のブロック
から耐熱シートおよび耐熱テープを剥離する工程を示す
斜視図である。
ージの製造方法において、硬化した封止樹脂のブロック
から耐熱シートおよび耐熱テープを剥離する工程を示す
斜視図である。
【図９】図１または図２に示すチップ型半導体のパッケ
ージの製造方法において、封止樹脂のブロックから個々
のチップ型半導体のパッケージを切り出す工程を示す斜
視図である。
ージの製造方法において、封止樹脂のブロックから個々
のチップ型半導体のパッケージを切り出す工程を示す斜
視図である。
【図１０】本発明の実施の形態の一つであるチップ型半
導体のパッケージの構造を示す図であり、（ａ）は斜視
図、（ｂ）は断面図である。
導体のパッケージの構造を示す図であり、（ａ）は斜視
図、（ｂ）は断面図である。
【図１１】図１０に示すチップ型半導体のパッケージの
構造の変形例を示す断面図である。
構造の変形例を示す断面図である。
【図１２】図１０または図１１に示すチップ型半導体の
パッケージの表面実装の方法を示す図であり、（ａ）は
側面図、（ｂ）は上面図である。
パッケージの表面実装の方法を示す図であり、（ａ）は
側面図、（ｂ）は上面図である。
【図１３】図１０または図１１に示すチップ型半導体の
パッケージの製造方法において、一方の電極基板に半導
体チップを実装する工程を示す斜視図である。
パッケージの製造方法において、一方の電極基板に半導
体チップを実装する工程を示す斜視図である。
【図１４】図１０または図１１に示すチップ型半導体の
パッケージの製造方法において、一方の電極基板に実装
された半導体チップの上面に他方の電極基板を接合する
工程を示す斜視図である。
パッケージの製造方法において、一方の電極基板に実装
された半導体チップの上面に他方の電極基板を接合する
工程を示す斜視図である。
【図１５】図１０または図１１に示すチップ型半導体の
パッケージの製造方法において、半導体チップが電極基
板により挟持されてなる結合体を型の内部に収納する工
程を示す斜視図である。
パッケージの製造方法において、半導体チップが電極基
板により挟持されてなる結合体を型の内部に収納する工
程を示す斜視図である。
【図１６】図１０または図１１に示すチップ型半導体の
パッケージの製造方法において、半導体チップが電極基
板により挟持されてなる結合体を収納した型の内部に樹
脂を注入、硬化する工程を示す斜視図である。
パッケージの製造方法において、半導体チップが電極基
板により挟持されてなる結合体を収納した型の内部に樹
脂を注入、硬化する工程を示す斜視図である。
【図１７】図１０または図１１に示すチップ型半導体の
パッケージの製造方法において、樹脂により封止された
封止ブロックを型から外した状態を示す斜視図である。
パッケージの製造方法において、樹脂により封止された
封止ブロックを型から外した状態を示す斜視図である。
【図１８】図１０または図１１に示すチップ型半導体の
パッケージの製造方法において、封止ブロックをハーフ
ダイシングする工程を示す斜視図である。
パッケージの製造方法において、封止ブロックをハーフ
ダイシングする工程を示す斜視図である。
【図１９】図１０または図１１に示すチップ型半導体の
パッケージの製造方法において、ハーフダイシングされ
た封止ブロックに電極膜を形成する工程を示す斜視図で
ある。
パッケージの製造方法において、ハーフダイシングされ
た封止ブロックに電極膜を形成する工程を示す斜視図で
ある。
【図２０】図１０または図１１に示すチップ型半導体の
パッケージの製造方法において、ハーフダイシングさ
れ、電極膜を形成された封止ブロックから個々のチップ
型半導体のパッケージを切り出す工程を示す斜視図であ
る。
パッケージの製造方法において、ハーフダイシングさ
れ、電極膜を形成された封止ブロックから個々のチップ
型半導体のパッケージを切り出す工程を示す斜視図であ
る。
【図２１】本発明の実施の形態の一つであるチップ型半
導体のパッケージの構造を示す斜視図である。
導体のパッケージの構造を示す斜視図である。
【図２２】図２１に示すチップ型半導体のパッケージの
製造方法をにおいて、封止ブロックをハーフダイシング
する工程を示す斜視図である。
製造方法をにおいて、封止ブロックをハーフダイシング
する工程を示す斜視図である。
【図２３】図２１に示すチップ型半導体のパッケージの
製造方法をにおいて、ハーフダイシングされた封止ブロ
ックに電極膜を形成する工程を示す斜視図である。
製造方法をにおいて、ハーフダイシングされた封止ブロ
ックに電極膜を形成する工程を示す斜視図である。
【図２４】図２１に示すチップ型半導体のパッケージの
製造方法をにおいて、ハーフダイシングされ、電極膜を
形成された封止ブロックから個々のチップ型半導体のパ
ッケージを切り出す工程を示す斜視図である。
製造方法をにおいて、ハーフダイシングされ、電極膜を
形成された封止ブロックから個々のチップ型半導体のパ
ッケージを切り出す工程を示す斜視図である。
【図２５】従来のチップ型半導体のパッケージの構造を
示す断面図である。
示す断面図である。
【図２６】従来のチップ型半導体のパッケージの製造方
法を示す斜視図である。
法を示す斜視図である。
【図２７】図２６に示す製造方法により製造された従来
のチップ型半導体のパッケージの表面実装の方法を示す
断面図である。
のチップ型半導体のパッケージの表面実装の方法を示す
断面図である。
【符号の説明】 １ パッケージ １ａ、１ｂ、１０ａ、１０ｂ 端面 １ａｄ、１ｂｄ 段差部 １０ 半導体チップ １０ｊ ジャンクション １１、１２ 電極板 １２ｄ 突起部 １３ 接合材 １５ 樹脂 １６ 逃げ孔 １７ 耐熱テープ ２６ 耐熱シート ３１、３２ 電極基板 ３５、３６ 電極膜 ３７ 型
Claims (10)
- 【請求項１】 半導体チップのＰ層側とＮ層側の両端面
にそれぞれ別個の電極が接合され、前記半導体チップの
露出面が樹脂で覆われ、前記電極の外面の少なくとも一
部は前記樹脂から露出するように構成されるチップ型半
導体のパッケージ構造において、前記端面の少なくとも
１つの端面に、前記電極が接合されない部分を残すよう
にしてその電極が接合されていることを特徴とするチッ
プ型半導体のパッケージ構造。 - 【請求項２】 前記電極の断面は十字形をなし、その十
字の交差部の面積は半導体チップの前記対向面の面積よ
りも小であり、その十字の交差部は半導体チップの前記
端面に接合されていることを特徴とする請求項１に記載
のチップ型半導体のパッケージ構造。 - 【請求項３】 前記電極の断面の十字を構成する縦部分
および横部分の長さはそれぞれ前記半導体チップの対向
面の縦幅および横幅よりも大であることを特徴とする請
求項２に記載のチップ型半導体のパッケージ構造。 - 【請求項４】 前記パッケージは前記半導体チップの両
端面にそれぞれに対応する一対のパッケージ外面を有
し、該パッケージ外面は段差のない平面であり、該平面
に前記電極の外面が前記樹脂より露出していることを特
徴とする請求項１乃至請求項３のいずれかに記載のチッ
プ型半導体のパッケージ構造。 - 【請求項５】 前記パッケージは前記半導体チップの両
端面にそれぞれ対応する一対のパッケージ外面を有し、
該パッケージ外面は段差部を有する面であり、該段差部
に前記電極の外面の一部が前記樹脂より露出しているこ
とを特徴とする請求項１乃至請求項３のいずれかに記載
のチップ型半導体のパッケージ構造。 - 【請求項６】 前記半導体チップはＬＥＤチップであ
り、前記樹脂は透明樹脂であることを特徴とする請求項
１乃至請求項５のいずれかに記載のチップ型半導体のパ
ッケージ構造。 - 【請求項７】 前記電極の一方には、前記半導体チップ
のジャンクシヨン側の端面に接続するための突起が設け
られていることを特徴とする請求項１乃至請求項６のい
ずれかに記載のチップ型半導体のパッケージ構造。 - 【請求項８】 複数の窓を有する導電材よりなる一方の
基板上に複数の半導体チップを配列して導電接合材によ
り接合する工程、前記接合された複数の半導体チップ上
に複数の窓を有する導電材よりなる他方の基板を導電接
合材により接合する工程、前記複数の半導体チップの露
出面および前記一方の基板および他方の基板の外面以外
の部分を被覆するように樹脂を充填する工程、樹脂が充
填された後に前記半導体チップを避けて囲むように前記
上下の基板と前記樹脂を共に複数の切断面において切断
し、個々の半導体チップに対応するチップ型半導体のパ
ッケージに分離する工程とをを有することを特徴とする
チップ型半導体のパッケージの製造方法。 - 【請求項９】 前記一方の基板の下面、他方の基板上面
に耐熱シートを貼着し、前記一方の基板と他方基板の側
面に一部を残して耐熱テープを貼着して、充填空間を形
成した状態で樹脂を充填し、充填後に前記耐熱シートお
よび耐熱テープを剥離することを特徴とする請求項７に
記載のチップ型半導体のパッケージの製造方法。 - 【請求項１０】 複数の窓を有する導電材よりなる一方
の基板上に複数の半導体チップを配列して導電接合材に
より接合する工程、前記接合された複数の半導体チップ
上に複数の窓を有する導電材よりなる他方の基板を導電
接合材により接合する工程、前記複数の半導体チップの
露出面および前記一方の基板および他方の基板の外面も
含めた露出面を被覆するように成型型を用いて樹脂を充
填する工程、樹脂充填後、幅の広いハーフダイシングに
より、上下面から前記一方の基板および他方の基板にそ
れぞれ達する溝を形成する工程、前記ハーフダイシング
による溝に金属メッキをする工程、前記金属メッキ７を
された溝の略中央部で前記ハーフダイシングよりも幅の
狭いダイシングを行うことにより、個々の半導体チップ
に対応するチップ型半導体のパッケージに分離する工程
とを有することを特徴とするチップ型半導体のパッケー
ジの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16435498A JP4127426B2 (ja) | 1998-05-29 | 1998-05-29 | チップ型半導体のパッケージ構造および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16435498A JP4127426B2 (ja) | 1998-05-29 | 1998-05-29 | チップ型半導体のパッケージ構造および製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11346004A true JPH11346004A (ja) | 1999-12-14 |
| JP4127426B2 JP4127426B2 (ja) | 2008-07-30 |
Family
ID=15791565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16435498A Expired - Fee Related JP4127426B2 (ja) | 1998-05-29 | 1998-05-29 | チップ型半導体のパッケージ構造および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4127426B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026382A (ja) * | 2000-07-12 | 2002-01-25 | Citizen Electronics Co Ltd | 発光ダイオード |
| WO2002073706A1 (en) * | 2001-03-09 | 2002-09-19 | Sony Corporation | Display apparatus and its manufacturing method |
| JP2003304000A (ja) * | 2002-04-08 | 2003-10-24 | Citizen Electronics Co Ltd | 発光ダイオード用パッケージの製造方法 |
| US6734030B2 (en) | 2001-03-06 | 2004-05-11 | Sony Corporation | Semiconductor light emitting device and method of fabricating semiconductor light emitting device |
| US6828591B2 (en) | 2000-12-15 | 2004-12-07 | Sony Corporation | Semiconductor light emitting device and fabrication method thereof |
| US6831300B2 (en) | 2001-02-21 | 2004-12-14 | Sony Corporation | Semiconductor light emitting device, manufacturing method of a semiconductor light emitting device and connection structure of an electrode layer |
| US6830946B2 (en) | 2001-02-01 | 2004-12-14 | Sony Corporation | Device transfer method and panel |
| US6870190B2 (en) | 2001-03-06 | 2005-03-22 | Sony Corporation | Display unit and semiconductor light emitting device |
| US6924500B2 (en) | 2000-07-18 | 2005-08-02 | Sony Corporation | Semiconductor light-emitting device and process for producing the same |
| US7250320B2 (en) | 2003-03-20 | 2007-07-31 | Sony Corporation | Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof |
| JP2007242882A (ja) * | 2006-03-08 | 2007-09-20 | Nichia Chem Ind Ltd | 発光装置の製造方法および発光装置 |
| JP2009060004A (ja) * | 2007-09-03 | 2009-03-19 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2010040894A (ja) * | 2008-08-07 | 2010-02-18 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
-
1998
- 1998-05-29 JP JP16435498A patent/JP4127426B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026382A (ja) * | 2000-07-12 | 2002-01-25 | Citizen Electronics Co Ltd | 発光ダイオード |
| US7221001B2 (en) | 2000-07-18 | 2007-05-22 | Sony Corporation | Semiconductor light-emitting device and process for producing the same |
| US6924500B2 (en) | 2000-07-18 | 2005-08-02 | Sony Corporation | Semiconductor light-emitting device and process for producing the same |
| US6828591B2 (en) | 2000-12-15 | 2004-12-07 | Sony Corporation | Semiconductor light emitting device and fabrication method thereof |
| US7233030B2 (en) | 2001-02-01 | 2007-06-19 | Sony Corporation | Device transfer method and panel |
| US6921675B2 (en) | 2001-02-01 | 2005-07-26 | Sony Corporation | Device transfer method and panel |
| US6830946B2 (en) | 2001-02-01 | 2004-12-14 | Sony Corporation | Device transfer method and panel |
| US6831300B2 (en) | 2001-02-21 | 2004-12-14 | Sony Corporation | Semiconductor light emitting device, manufacturing method of a semiconductor light emitting device and connection structure of an electrode layer |
| US6870190B2 (en) | 2001-03-06 | 2005-03-22 | Sony Corporation | Display unit and semiconductor light emitting device |
| US6734030B2 (en) | 2001-03-06 | 2004-05-11 | Sony Corporation | Semiconductor light emitting device and method of fabricating semiconductor light emitting device |
| US6773943B2 (en) * | 2001-03-09 | 2004-08-10 | Sony Corporation | Display unit and method of fabricating the same |
| WO2002073706A1 (en) * | 2001-03-09 | 2002-09-19 | Sony Corporation | Display apparatus and its manufacturing method |
| JP2003304000A (ja) * | 2002-04-08 | 2003-10-24 | Citizen Electronics Co Ltd | 発光ダイオード用パッケージの製造方法 |
| US7250320B2 (en) | 2003-03-20 | 2007-07-31 | Sony Corporation | Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof |
| JP2007242882A (ja) * | 2006-03-08 | 2007-09-20 | Nichia Chem Ind Ltd | 発光装置の製造方法および発光装置 |
| JP2009060004A (ja) * | 2007-09-03 | 2009-03-19 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2010040894A (ja) * | 2008-08-07 | 2010-02-18 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4127426B2 (ja) | 2008-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8088635B2 (en) | Vertical geometry light emitting diode package aggregate and production method of light emitting device using the same | |
| US5814837A (en) | Compact light-emitting device with sealing member | |
| JP5933959B2 (ja) | 半導体光学装置 | |
| EP2590215B1 (en) | Substrate, light emitting device and method for manufacturing substrate | |
| JP3146452B2 (ja) | 面実装型ｌｅｄ素子及びその製造方法 | |
| KR20020060558A (ko) | 반도체장치 | |
| JPH10261753A (ja) | 樹脂封止型半導体装置 | |
| JP4127426B2 (ja) | チップ型半導体のパッケージ構造および製造方法 | |
| KR980012316A (ko) | 반도체 장치 및 그 제조 방법 | |
| US8399302B2 (en) | Method of manufacturing semiconductor device | |
| JP3877454B2 (ja) | 半導体装置の製造方法 | |
| JP2000223622A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
| JP3604108B2 (ja) | チップ型光半導体の製造方法 | |
| JPH11191561A (ja) | 半導体装置の製造方法 | |
| JP2000196153A (ja) | チップ電子部品およびその製造方法 | |
| JP4140867B2 (ja) | チップ型半導体のパッケージ構造および製造方法 | |
| JPH11186481A (ja) | リードフレーム | |
| JP4162303B2 (ja) | 半導体装置の製造方法 | |
| JP3271542B2 (ja) | 半導体装置 | |
| JP2642074B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JP2002043465A (ja) | 半導体パッケージ用絶縁フィルム及びその製造方法 | |
| JP2022039128A (ja) | 電子部品 | |
| JP5379320B1 (ja) | 発光装置 | |
| JP2001148517A (ja) | 発光デバイス | |
| JPH11243230A (ja) | チップ部品型の発光ダイオードおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080508 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |