JP2009060004A

JP2009060004A - 半導体装置の製造方法

Info

Publication number: JP2009060004A
Application number: JP2007227569A
Authority: JP
Inventors: Yoshiharu Kaneda; 芳晴金田
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2007-09-03
Filing date: 2007-09-03
Publication date: 2009-03-19
Also published as: CN101383296B; US20090057851A1; CN101383296A; US7985624B2

Abstract

【課題】簡便に不良品を選別できる半導体装置の製造方法を提供すること
【解決手段】本発明にかかる半導体装置の製造方法は、互いに対向する第１リードフレーム板１１ａと第２リードフレーム板１５ａとの間に、複数のペレット１３を面状に配置して接続し、第１リードフレーム板１１ａと第２リードフレーム板１５ａとの間に樹脂１６を充填させて、複数のペレット１３を封止し、第１リードフレーム板１１ａ、樹脂１６、及び第２リードフレーム板１５ａからなる積層体に対し、隣接するペレット１３間で第１のダイシングを行って、少なくとも第１リードフレーム板１１ａを切断分離し、少なくとも第１リードフレーム板１１ａが切断分離された積層体にめっきを施し、隣接するペレット１３間の残りの積層体に第２のダイシングを行って、各半導体装置１に個片化するものである。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に詳しくは半導体チップが搭載された半導体装置の製造方法に関するものである。

電子機器の軽量化・薄型化・小型化に伴って、半導体装置は微細製品化の傾向にある。半導体装置のパッケージはますます小さく、軽くなっており、小型パッケージ化が進展している。

図１０は、小型パッケージ化された半導体装置の従来例を示す図である。図１０（ａ）は従来例にかかる半導体装置の平面図である。図１０（ｂ）は、図１０（ａ）の半導体装置のＸ方向からの側面図、図１０（ｃ）は、Ｙ方向からの側面図である。図１０において、従来例にかかる半導体装置は、図示しない半導体チップがパッケージ１００内に封入されている。パッケージ１００は、ほぼ四角柱の形状を有している。パッケージ１００の向かい合った２つの短手の側面には、端子であるフラットリード１０１が設けられている。フラットリード１０１は、パッケージ１００内において半導体チップと接続し、パッケージ１００の側面からそれぞれＸ方向へ突き出している。図１０に示す従来例の半導体装置は、２ピンＸＳＯＦ（Extremely thin Small Outline Flat lead）と呼ばれている。

この２ピンＸＳＯＦは、一般的な半導体装置と同様な製造方法で、次のように製造される。まず、半導体ウェーハに形成された複数の半導体チップを個片に切断分離した後、個々の半導体チップにフラットリード１０１を電気的に接続する。次に、接続された半導体チップとフラットリード１０１とを金型にセットし、樹脂でモールドする。このようにして、半導体チップとフラットリード１０１とを一つ一つのパッケージに封入する。

前述のように、従来は、半導体チップとフラットリード１０１とを、個々に接続する作業を行って半導体装置を製造していた。これに対し、特許文献１には、半導体チップを一括で接続して半導体装置を製造する方法が開示されている。図１１は、特許文献１に開示された小型パッケージの半導体装置の例を示す断面図である。図１１において、下部電極Ｌ１上に第１及び第２の２つのＭＯＳチップＭＣ１，ＭＣ２が平面配置されている。

ＭＯＳチップＭＣ１，ＭＣ２のドレイン電極Ｄ１，Ｄ２が下部電極Ｌ１に直接接続して、共通外部ドレイン電極ＴＤが形成される。また、ＭＯＳチップＭＣ１，ＭＣ２のゲート電極Ｇ１，Ｇ２を上部電極Ｌ２に直接接続して、第１及び第２の外部ゲート電極ＴＧ１，ＴＧ２が構成される。さらに、ＭＯＳチップＭＣ１，ＭＣ２のソース電極Ｓ１，Ｓ２（不図示）を上部電極Ｌ２に直接接続して、第１及び第２の外部ソース電極ＴＳ１，ＴＳ２（不図示）が形成される。これら上部及び下部電極Ｌ１，Ｌ２の間に樹脂Ｒが充填され、リードレスパッケージＬＬＰを構成している。

この特許文献１に開示された半導体装置は、次のように製造される。半導体ウェーハに形成された複数のＭＯＳチップを個片に切断分離した後、ＭＯＳチップＭＣ１，ＭＣ２を下部電極Ｌ２となるリードフレーム板上にチップマウントする。次に、ＭＯＳチップＭＣ１，ＭＣ２に設けられた金バンプによって、上部電極Ｌ１となるリードフレーム板とＭＯＳチップＭＣ１，ＭＣ２とを接続する。上部及び下部電極Ｌ１，Ｌ２の間を樹脂Ｒでモールドし、個々のパッケージに切断分離する。このように、特許文献１では、上部電極Ｌ２をＭＯＳチップに一括接続することにより、製造工程数を削減している。
特開２００５−５１１３０

ところで、半導体装置の電極には、半田との密着性を向上させるため、一般的に外装めっきが施されている。特許文献１のように複数の半導体チップにリードフレーム板を一括で接続し、個々のパッケージに切断分離して半導体装置を形成する場合、通常、切断分離する前にめっきを行っている。これは、切断分離前に行うことで、リードフレーム板単位でめっきを施すことができるためである。めっき後、個々のパッケージに切断分離して、特性検査により不良品の選別（特性選別）を行う。しかしながら、特性選別は、個々に切断分離されたパッケージに対して行っている。すなわち、不良品を選別するための特性検査をパッケージ単位で行っているため、手間がかかり、時間を要してしまう。

本発明にかかる半導体装置の製造方法は、互いに対向する第１リードフレーム板と第２リードフレーム板との間に、複数の半導体チップ（本実施の形態にかかるペレット１３）を面状に配置して接続し、前記第１リードフレーム板と前記第２リードフレーム板との間に樹脂を充填させて、前記複数の半導体チップを封止し、前記第１リードフレーム板、前記樹脂、及び前記第２リードフレーム板からなる積層体に対し、隣接する前記半導体チップ間で第１のダイシングを行って、少なくとも前記第１リードフレーム板を切断分離し、少なくとも前記第１リードフレーム板が切断分離された前記積層体にめっきを施し、前記隣接する半導体チップ間の残りの前記積層体に第２のダイシングを行って、各半導体装置に個片化するものである。
本発明においては、第１ダイシングにより少なくとも第１リードフレーム板を切断分離した後にめっきを施しているため、半導体チップの欠落や接続不良のある領域の第２リードフレーム板にはめっきが析出せず、外観色の違いを確認することができる。

本発明によれば、簡便に不良品を選別できる半導体装置の製造方法を提供することができる。

以下に、本発明の好ましい実施の形態を説明する。以下の説明は、本発明の実施の形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略されている。

初めに、本実施の形態に係る半導体装置の製造方法について、図１〜図３に基づいて詳細に説明する。図１は、本実施の形態に係る半導体装置の製造工程の流れを示したフローチャートである。ここで、適宜、図２及び図３を参照しながら説明する。図２及び図３は、本実施の形態に係る半導体装置の製造工程を示した断面図である。

まず初めに、図１に示すように、半導体ウェーハをダイシングし（ＳＴ３０１）、ペレット１３を作製する。半導体ウェーハに形成された複数個のペレット１３は、ウェーハダイシングによって個片に切断分離される。ペレット１３は、シリコン基板などに電子回路が作り込まれたものであり、半導体チップ、あるいはダイとも呼ばれる。本実施の形態では、例えば、ダイオードなどからなる、２つの入出力端子を有するペレット１３を用いることができる。

次に、個片に分離されたペレット１３を、第１リードフレーム板１１ａにマウントする（ＳＴ３０２）。第１リードフレーム板１１ａは、例えば銅板等、平板状の金属板である。この第１リードフレーム板１１ａ上に、複数のペレット１３を互いに離間させてマトリクス状に配置し、各ペレット１３を半田１２によって第１リードフレーム板１１ａ上に固設する。このとき、予めペレット１３表面に形成された突起電極１４が第１リードフレーム板１１ａとは反対側を向くように載置する。すなわち、突起電極１４が形成された面と反対側の面を第１リードフレーム板１１ａに向けて、ペレット１３をマウントする。半田１２の代わりに、銀ペースト等の導電性ペーストを用いることができる。これにより、図２（ａ）に示すように、第１リードフレーム板１１ａとペレット１３とが電気的に接続される。

次に、第２リードフレーム板１５ａをペレット１３にフリップチップ接続する（ＳＴ３０３）。第１リードフレーム板にマウントされた全ペレット１３を覆い被せるように、第２リードフレーム板１５ａを第１リードフレーム板１１ａに対向配置させて重ね合わせる。第２リードフレーム板１５ａは、第１リードフレーム板１１ａと同様、１枚の平板からなる銅板等の金属板である。そして、加熱しながら加圧し、突起電極１４と第２リードフレーム板１５ａとを熱圧着する。突起電極１４として、半田ボール、Ａｕバンプ等が用いられる。これにより、図２（ｂ）のように、ペレット１３と第２リードフレーム板１５ａとが一括フリップチップ工法で接続される。

ここで、図４を参照して、フリップチップ接続後の状態について説明する。図４は、本実施の形態に係る半導体装置において、フリップチップ接続後の状態を示す斜視図である。図４は、図２（ｂ）の断面図に対応した斜視図である。図４において、複数のペレット１３が、対向する第１リードフレーム板１１ａと第２リードフレーム板１５ａとの間に挟持されている。複数のペレット１３は、各ペレット１３が第１リードフレーム板１１ａと第２リードフレーム板１５ａとにそれぞれ電気的に接続されている。ここでは、複数のペレット１３がマトリクス状に配列されている。

次に、樹脂封止を行う（ＳＴ３０４）。第１リードフレーム板１１ａと第２リードフレーム板１５ａとの間に、アンダーフィル等の樹脂１６を充填し、樹脂１６を硬化する。これにより、図２（ｃ）に示すように、樹脂１６によって第１リードフレーム板１１ａと第２リードフレーム板１５ａとの間にペレット１３が封止される。予め、第１リードフレーム板１１ａ及び第２リードフレーム板１５ａの準備等の段階において、樹脂１６と接する側の面の所定の位置に複数の凹凸（不図示）を形成しておくことが好ましい。これにより、第１リードフレーム板１１ａ又は第２リードフレーム板１５ａと、樹脂１６との密着力がアンカー効果により向上する。

樹脂封止後、一括ダイシング方式によるハーフカットを行う（ＳＴ３０５）。ダイサー２０を用いて、隣接するペレット１３間を、例えば第２リードフレーム板１５ａの上から厚み方向にダイシングする（第１のダイシング）。このとき、第１リードフレーム板１１ａ、樹脂１６、及び第２リードフレーム板１５ａの積層体のうち、第１リードフレーム板１１ａの厚み方向の一部を残すようにハーフカットし、格子状にダイシングする。すなわち、第１のダイシングによって、第２リードフレーム板１５ａ及び樹脂１６を完全に切断し、第１リードフレーム板１１ａの途中まで切り込みを入れる。これにより、図２（ｄ）に示すように、隣接するペレット１３間は、第１リードフレーム板１１ａの一部を残して切り込みが入れられ、半導体装置となる領域にそれぞれ区画される。従って、この段階では、半導体装置となる複数の個片が第１リードフレーム板１１ａの一部においてマトリクス状に連結されている。

続いて、錫（Ｓｎ）やビスマス（Ｂｉ）等の外装めっきを施す（ＳＴ３０６）。本実施の形態では、積層体の第１リードフレーム板１１ａを陰極として、めっきする材料の金属イオンを溶解させた陽極のめっき液中に浸す。これにより、図２（ｅ）に示すように、第１リードフレーム板１１ａ及び第２リードフレーム板１５ａの露出した面にめっきが析出する。具体的には、第１リードフレーム板１１ａは、樹脂１６が形成された面と反対側の面（図中下側の面）と、ＳＴ３０５のハーフカットによる切断面とに電解メッキによりめっきが施される。第２リードフレーム板１５ａは、第１リードフレーム板１１ａとの導通がなされた領域では、樹脂１６が形成された面と反対側の面（図中上側の面）と、切断面とにめっきが施される。

換言すると、半導体装置となる各区画において、第１リードフレーム板１１ａからなる下部電極１１と、第２リードフレーム板１５ａからなる上部電極１５とが電気的に接続されている場合に限り、上部電極１５の表面は電解メッキにより、めっきで覆われる。よって、半導体装置となる各区画のうち、ペレット１３の欠落や接続不良のある区画では、上部電極１５にめっきが析出しない。めっきの析出した領域では、例えばリードフレーム板の銅色から白く変色するのに対し、めっきの析出しない領域では、元の色のままである。そのため、目視で上部電極１５の外観色を確認することによって、下部電極１１と上部電極１５とが電気的に接続されているか否かを判別することが可能となる。

その後、特性選別を実施する（ＳＴ３０７）。第１リードフレーム板１１ａに共通電極２１を接続して共通電位を供給する。そして、図３（ｆ）のように、測子２２を半導体装置となる各区画の上部電極１５に順次接触させ、さらに詳細な電気特性の検査を行う。電気特性が所定の条件を満たしているかどうか良否を判定し、不良箇所には識別用のマーク２３を付けておく。このように、下部電極１１側を連結させた状態で共通グランドとし、上部電極１５側の測子２２を移動させることによって、各半導体装置の電気特性を確認することができる。半導体装置を個片に分離する前の半導体装置が連結された状態、すなわち、リードフレーム板単位で特性選別が実施でき、簡便に電気特性の選別を行うことができる。

また、このとき、本実施の形態では、上部電極１５の外観色が変色していない区画については、電気特性の検査を行わず、識別用のマーク２３を付与するのみでよい。あるいは、ＳＴ３０６でめっきした後、別途外観検査を行って、あらかじめ識別用のマーク２３を付けておく。そして、ＳＴ３０７では、識別用のマーク２３の付与されていない区画のみ電気特性の検査を行ってもよい。このように、上部電極１５の外観色が変色していない区画を除いて電気特性の詳細な検査を行うことにより、検査に要する時間が短縮され、簡便に不良品を選別することができる。

特性選別終了後、一括ダイシング方式による個片分離を行う（ＳＴ３０８）。ダイサー２４を用いて、積層体を第１リードフレーム板１１ａの下側から厚み方向にダイシングする（第２のダイシング）。このとき、ＳＴ３０５においてハーフカットされた箇所に対応するように切断し、図３（ｇ）のように各半導体装置１の個片に分離する。ＳＴ３０７又はＳＴ３０６において不良品と判定された半導体装置１は、個片分離後に廃棄する。

なお、ダイサー２４のブレード幅をＳＴ３０５で用いたダイサー２０より若干大きくすることで、確実に分離できるとともに、下部電極１１の下部ではその寸法が上部より若干小さくなる。よって、下部電極１１の上部と下部との間に段差が形成される。ＳＴ３０８の工程でダイシングされた箇所、すなわちダイサー２４で切断された切断面は、めっきで覆われていない。そのため、段差及びめっきの有無により上部電極１５と下部電極１１とを識別することが可能となる。

以上の工程を経て製造された半導体装置１を、例えば、キャリアテープ等にテーピングし（ＳＴ３０９）、出荷可能な形態に包装する。その後、テーピングされた半導体装置１を梱包して出荷する（ＳＴ３１０）。

このようにして形成された本実施の形態に係る半導体装置について、図５及び図６を用いて説明する。図５は、本実施の形態に係る半導体装置の斜視図である。図６は、本実施の形態に係る半導体装置の断面図であり、図５におけるＸまたはＹ方向の断面構造を示している。図５に示すように、本実施の形態に係る半導体装置１は、対向する上部電極１５と下部電極１１とでペレット１３を挟み込んだ構造となっており、上部電極１５とペレット１３と下部電極とが電気的に接続されている。そして、半導体装置１は、上部電極１５と下部電極１１との間に樹脂１６が充填され、四角柱形状の外形を有している。

具体的には、図６に示すように、本実施の形態に係る半導体装置１は、下部電極１１の上に半田１２を介してペレット１３が配置されている。ペレット１３は、半導体チップであり、シリコン基板などに電子回路が作り込まれたものである。ペレット１３は、半田１２を介して下部電極１１に直接接続され、電気的に接続される。半田１２は、導電性ペースト等の接着剤であってもよい。ペレット１３の上には、突起電極１４を介して上部電極１５が配置されている。ペレット１３は突起電極１４を介して上部電極１５に直接接続され、電気的に接続される。すなわち、上部電極１５がフリップチップ工法でペレット１３に接続された構造となっている。半田ボール、Ａｕバンプ等が、突起電極１４として形成される。

これら上部電極１５及び下部電極１１の間には、樹脂１６が充填されている。従って、下部電極１１と上部電極１５との間において、ペレット１３は樹脂１６に覆われる。下部電極１１には、樹脂１６と接する領域に凹凸部１７が設けられていることが好ましい。凹凸部１７のアンカー効果によって、樹脂１６との密着力を向上させることができる。同様に、上部電極１５の樹脂１６と接する領域には、凹凸部１７が形成されていることが好ましい。

上部電極１５は、図５及び図６に示すように、図中下側の面が樹脂１６で覆われ、それ以外の面は露出している。同様に、下部電極１１は、図中上側の面が樹脂１６で覆われ、それ以外の面は露出している。従って、本実施の形態に係る半導体装置１は、底面に下部電極１１が露出し、頂面に上部電極１５が露出する。また、半導体装置１の側面には、上部電極１５及び下部電極１１が露出する。すなわち、本実施の形態に係る半導体装置１は四角柱形状を有しており、その側面に上部電極１５及び下部電極１１が露出した構造となっている。半導体装置１の４つの側面のそれぞれの面において、上部電極１５と下部電極１１とが露出している。このように、本実施の形態に係る半導体装置１は、第１リードフレーム板１１ａと第２リードフレーム板１５ａとを板厚方向に切断分離して形成されている。その結果、その切断面には第１リードフレーム板１１ａからなる下部電極１１と、第２リードフレーム板１５ａからなる上部電極１５とが露出する。

上部電極１５及び下部電極１１の表面には、実装を可能とするため、外装めっき１８が施されている。すなわち、樹脂１６が設けられた面以外の面は、外装めっき１８で覆われている。上部電極１５では、頂面と側面とが外装めっき１８で覆われる。下部電極１１では、底面と、側面の一部（上部１１１）とが外装めっき１８で覆われる。下部電極１１の下部１１２の側面は、外装めっき１８で覆われていない。また、下部電極１１では、下部１１２のＸ方向及びＹ方向の寸法は、上部１１１よりも若干小さくなっており、段差が生じている。このように、下部電極１１に外装めっき１８が施されない部分や段差のある帯面が設けられていることによって、半導体装置１の電極の極性を外観により識別することができる。

また、上部電極１５と下部電極１１のＺ方向寸法に違いをもたせてもよい。図６に示すように、上部電極１５の厚さｔ_１５を、下部電極１１の厚さｔ_１１と異なる厚さとし、ここではｔ_１１＞ｔ_１５とする。すなわち、第２リードフレーム板１５ａよりも板厚の厚い第１リードフレーム板１１ａを用いて半導体装置１を製造する。このように、上部電極１５と下部電極１１の厚さに差をもたせることによって、半導体装置１の電極の極性を外観で識別できる。外装めっきの有無、段差の有無、及び電極の厚さを異ならせる方法のうち、いずれの方法を用いてもよく、これらを組み合わせて用いてもよい。

このような半導体装置１は、プリント配線板等の基板に実装されることになる。次に、本実施の形態に係る半導体装置１の実装方法について、図７〜図９を参照して説明する。

図７は、本実施の形態に係る半導体装置の実装例１を示した図である。本実施の形態に係る半導体装置１は、図７のように、基板３０に対して横向きに実装できる。上部電極１５が全面に露出した面を頂面とする四角柱の側面、すなわち切断面を基板３０に向けて接続できる。本実施の形態の半導体装置１は、全側面において上部電極１５と下部電極１１とが夫々露出するので、全ての側面を実装面とすること可能である。従って、半導体装置１の側面のいずれの面を基板３０に向けて実装してもよい。

特に、この実装方法では、半導体装置１の幅（図５のＸ方向寸法Ａ）と奥行き（図５のＹ方向寸法Ｂ）の外形寸法が略等しい正四角柱形状であることがより好ましい。また、高さ（図５のＺ方向寸法Ｃ）を幅と奥行きの外形寸法より大きくすると、安定して横向きに実装できる。すなわち、図５に示すように、例えば寸法Ａ≒寸法Ｂ＜寸法Ｃとした正四角柱の半導体装置１であると好適である。

このように、半導体装置１を、上部電極１５が全面に露出した面を頂面として幅と奥行きの寸法が略等しい正四角柱形状とすると、側面のいずれの面を実装としてもよい。従って、基板３０に対して、上部電極１５と下部電極１１の向きのみを決定すればよいので、簡便に実装することができる。

図８は、本実施の形態に係る半導体装置の実装例２を示した図である。また、本実施の形態にかかる半導体装置１は、図８のように、基板３０に対して縦向きに実装できる。具体的には、下部電極１１が全面露出した面を基板３０に向けて接続し、上部電極１５が露出した面と基板３０とをボンディングワイヤ３１によって電気的に接続する。これにより、設計の段階において、図７に示した横向き実装、又は図８に示した縦向き実装かを適宜選択でき、配線引き回しの自由度を向上できる。上部電極１５側を基板３０に向けて接続し、ボンディングワイヤ３１を介して下部電極１１を基板３０と接続してもよい。

図９は、本実施の形態に係る半導体装置の実施例３を示した図である。さらに、本実施の形態にかかる半導体装置１は、図９のように、基板３０に対して縦向きに複数個並列して実装できる。具体的には、図８の実施例２と同様に、下部電極１１が全面露出した面を基板３０に向けて接続する。このとき、複数の半導体装置１の電極の向きをそろえた状態で、導電性ペースト等によって基板３０に接続するとともに、複数の半導体装置１の下部電極１１同士を接続する。隣接する各半導体装置１の側面が接触し合うように基板３０上に配置するとよい。

そして、上部電極１５が全面露出した面と基板３０とをボンディングワイヤ３１によって電気的に接続する。このとき、導電性ペースト等を複数の半導体装置１の上部電極１５同士をつなぐように連続形成すると、複数の半導体装置１の上部電極１５と基板３０とを１本のボンディングワイヤ３１によって接続できる。これにより、基板３０の配線引き回しの自由度を向上することができる。上部電極１５側を基板３０に向けて接続し、ボンディングワイヤ３１を介して下部電極１１を基板３０と接続してもよい。

このように、本実施の形態に係る半導体装置１は、図７〜図９のような様々な方法で実装が可能となり、実装の自由度を向上することができる。

以上のように、本実施の形態では、対向する第１リードフレーム板１１ａと第２リードフレーム板１５ａとで複数のペレット１３を挟み込んで電気的に接続した状態で樹脂１６によって封止する。そして、ハーフカットにより、第２リードフレーム板１５ａを完全に切断して、第１リードフレーム板１１ａ側にて複数の半導体装置となる個片が連結された状態でめっきを施す。このような方法により、第１リードフレーム板１１ａからなる下部電極１１と、第２リードフレーム板１５ａからなる上部電極１５とが電気的に接続されている場合に限り、上部電極１５の表面にめっきが析出する。その結果、目視で上部電極１５の外観色を確認することによって、下部電極１１と上部電極１５とが電気的に接続されているか否かを判別することが可能となる。従って、検査に要する時間が短縮され、簡便に不良品を選別することができる。

また、本実施の形態では、ペレット１３と上部電極１５との接続、及び樹脂封止をリードフレーム板状態において一括で行うことができる。その後、一括ダイシングにより、半導体装置１を個片に分離する。これにより、製造工程数を削減でき、半導体装置１を簡便に形成できる。

なお、本実施の形態では、ＳＴ３０５において第２リードフレーム板１５ａ側からハーフカットし、ＳＴ３０８において第１リードフレーム板１１ａ側から個片分離する場合について説明したが、これに限られるものではなく、この逆であってもよい。すなわち、積層体を第１リードフレーム板１１ａ側から厚み方向にダイシングして、第２リードフレーム板１５ａの途中までハーフカットする。そして、ＳＴ３０８において、積層体を第２リードフレーム板１５ａ側から厚み方向にダイシングして、半導体装置１の個片に分離する。これにより、上部電極１５の頂面側に、めっき無しの帯面と段差とが形成される。

さらに、ＳＴ３０５では、第１リードフレーム板１１ａ及び第２リードフレーム板１５ａのいずれか一方を少なくとも完全に切断していれば、必ずしも他方の途中までダイシングする必要はない。すなわち、ＳＴ３０５において、第１リードフレーム板１１ａ及び第２リードフレーム板１５ａのいずれか一方のリードフレーム板を完全に切断するハーフカットを行い、ＳＴ３０８では、他方のリードフレーム板を切断して半導体装置１の個片に分離してもよい。

そして、第１リードフレーム板１１ａ及び第２リードフレーム板１５ａのいずれか一方が完全に切断され、半導体装置１となる複数の個片が他方のリードフレーム板の全体にて連結されている状態で、Ｓ３０６の外装めっきを施してもよい。この場合、他方側のリードフレーム板を陰極とする。この場合も、半導体装置１となる各区画において、第１リードフレーム板１１ａからなる下部電極１１と、第２リードフレーム板１５ａからなる上部電極１５とが電気的に接続されている場合に限り、上部電極１５の表面はめっきで覆われる。そのため、目視で上部電極１５の外観色を確認することによって、下部電極１１と上部電極１５とが電気的に接続されているか否かを判別することが可能となる。その場合、ＳＴ３０８にて、他方のリードフレーム板を切断すればよい。

また、本実施の形態では、ＳＴ３０８において、ＳＴ３０５と反対側の方向からダイシングを行ったが、ＳＴ３０５と同じ方向からダイシングを行なってもよい。さらに、ＳＴ３０５及びＳＴ３０８において格子状にダイシングし、四角柱形状の半導体装置１を形成したが、これに限るものではない。適宜様々な形状の角柱が可能である。

本発明にかかる半導体装置は、第１電極と、前記第１電極と対向配置された第２電極と、前記第１電極と前記第２電極との間に配置され、前記第１電極と前記第２電極とにそれぞれ接続された半導体チップと、前記第１電極と前記第２電極との間に充填され、前記半導体チップを封止する樹脂とを備え、前記第１電極及び前記第２電極の積み重ね方向に沿って延在する少なくとも２つの面のそれぞれに、前記第１電極と前記第２電極とが露出しているものである。これにより、２つの面のいずれの面を実装面としてよく、実装の自由度を向上することができる。

このとき、前記積み重ね方向に沿った方向の前記第１電極の寸法が、前記第２電極の寸法と異なっていることが好ましい。また、前記第１電極及び前記第２電極の表面にめっきが施され、前記第１電極及び前記第２電極の積み重ね方向に沿って延在する面では、前記第１電極及び前記第２電極のいずれか一方にめっきの施されない領域を設けるとよい。これにより、第１電極か第２電極かを外観によって識別することができる。

以上の説明は、本発明の実施の形態を説明するものであり、本発明が以上の実施の形態に限定されるものではない。また、当業者であれば、以上の実施の形態の各要素を、本発明の範囲において、容易に変更、追加、変換することが可能である。

本実施の形態に係る半導体装置の製造工程の流れを示したフローチャートである。本実施の形態に係る半導体装置の製造工程を示した断面図である。本実施の形態に係る半導体装置の製造工程を示した断面図である。本実施の形態に係る半導体装置における、フリップチップ接続後の状態を示す斜視図である。本実施の形態に係る半導体装置の斜視図である。本実施の形態に係る半導体装置の断面図である。本実施の形態に係る半導体装置の実装例１を示した図である。本実施の形態に係る半導体装置の実装例２を示した図である。本実施の形態に係る半導体装置の実装例３を示した図である。従来の半導体装置の例を示す平面図及び側面図である。従来の半導体装置の別の例を示す断面図である。

符号の説明

１半導体装置、１１下部電極、１１ａ第１リードフレーム板、
１２半田、１３ペレット、１４突起電極、
１５上部電極、１５ａ第２リードフレーム板、１６樹脂、１７凹凸部、
２０ダイサー、２１共通電極、２２測子、２３マーク、２４ダイサー、
３０基板、３１ボンディングワイヤ、１１１上部、１１２下部

Claims

互いに対向する第１リードフレーム板と第２リードフレーム板との間に、複数の半導体チップを面状に配置して接続し、
前記第１リードフレーム板と前記第２リードフレーム板との間に樹脂を充填させて、前記複数の半導体チップを封止し、
前記第１リードフレーム板、前記樹脂、及び前記第２リードフレーム板からなる積層体に対し、隣接する前記半導体チップ間で第１のダイシングを行って、少なくとも前記第１リードフレーム板を切断分離し、
少なくとも前記第１リードフレーム板が切断分離された前記積層体にめっきを施し、
前記隣接する半導体チップ間の残りの前記積層体に第２のダイシングを行って、各半導体装置に個片化する半導体装置の製造方法。
前記第２リードフレーム板を陰極としてめっきを施すことを特徴とする請求項１に記載の半導体装置の製造方法。
前記隣接する半導体チップ間において、前記第１リードフレーム板と前記樹脂とを切断分離し、前記第２リードフレーム板の一部のみを残すように前記第１のダイシングを行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
前記第２のダイシングでは、前記第１のダイシングで用いた第１のダイサーよりブレード幅の広い第２のダイサーを用いることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
前記第２のダイシングは、前記積層体に対して前記第１のダイシングとは逆の方向から行なうことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
前記第１リードフレーム板と異なる板厚を有する前記第２リードフレーム板を用いることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。