CN109585568A - 一种基于激光加工的二极管器件及其制造方法 - Google Patents

一种基于激光加工的二极管器件及其制造方法 Download PDF

Info

Publication number
CN109585568A
CN109585568A CN201811439346.6A CN201811439346A CN109585568A CN 109585568 A CN109585568 A CN 109585568A CN 201811439346 A CN201811439346 A CN 201811439346A CN 109585568 A CN109585568 A CN 109585568A
Authority
CN
China
Prior art keywords
substrate
substrate block
chip
laser processing
diode component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811439346.6A
Other languages
English (en)
Inventor
邓月忠
温国豪
褚宏深
宋旭官
黄正信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LIZ ELECTRONICS (KUNSHAN) CO Ltd
Original Assignee
LIZ ELECTRONICS (KUNSHAN) CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LIZ ELECTRONICS (KUNSHAN) CO Ltd filed Critical LIZ ELECTRONICS (KUNSHAN) CO Ltd
Priority to CN201811439346.6A priority Critical patent/CN109585568A/zh
Publication of CN109585568A publication Critical patent/CN109585568A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种基于激光加工的二极管器件及其制造方法，第一基板块、第二基板块、芯片和保护层，所述第二基板块与第二基板块位于同一水平面，且与第一基板块间隔设置；所述芯片设于所述第一基板块上，其底表面与所述第一基板块的顶表面贴合；所述导线的一端与所述芯片的顶表面相连，另一端与所述第二基板块的顶表面相连；所述保护层将芯片和导线全部包覆在内，且部分包覆所述第一基板块和第二基板块。本发明能够实现减小产品误差，且不会有废水产生，以及可百分之百阻隔模压胶渗入背电极，甚至在切割刀片上的损耗也能获得改善。

Description

一种基于激光加工的二极管器件及其制造方法
技术领域
本发明属于电子元器件制造技术领域，具体涉及一种基于激光加工的二极管器件及其制造方法。
背景技术
现有传统的二极管制作工艺中，所需的基板通常是采用湿式蚀刻的方式，即采用腐蚀性液体对其基板进行线路图形的制作。湿式蚀刻制程需在基板正背面经过曝光显影的前处理，该制程虽然属于成熟技术，但设备的精准度严重影响蚀刻面的公差，进而导致产品外观及电性不良。
传统的湿式蚀刻制程，会有大量的蚀刻废水需要处理，对于环保意识崛起的地区，废水的处理将是笔额外且巨大的开销。
传统的二极管封装制程，其基板底部是利用高温胶带阻挡模压胶渗入背电极，这种设计很难百分之百保证完全阻挡，很可能会造成部分不良品产生，甚至影响产品焊锡性，另外，传统的二极管封装制程，其基板选用金属框架，而在切割作业上对刀片的损耗较为剧烈。
发明内容
针对上述问题，本发明提出一种基于激光加工的二极管器件及其制造方法，能够实现减小产品误差，且不会有废水产生，以及可百分之百阻隔模压胶渗入背电极，甚至在切割刀片上的损耗也能获得改善。
实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：
第一方面，本发明提供了一种基于激光加工的二极管器件，包括：
第一基板块，
第二基板块，所述第二基板块与第二基板块位于同一水平面，且与第一基板块间隔设置；
芯片，所述芯片设于所述第一基板块上，其底表面与所述第一基板块的顶表面贴合；
导线，所述导线的一端与所述芯片的顶表面相连，另一端与所述第二基板块的顶表面相连；
保护层，所述保护层将芯片和导线全部包覆在内，且部分包覆所述第一基板块和第二基板块；
第一基板块和第二基板块上外露在保护层之外的部分作为背电极。
优选地，所述保护层包覆了第一基板块和第二基板块厚度的一半。
优选地，所述导线的材质为金、铜、铝、银中任一种。
优选地，所述保护层由环氧树脂制成。
优选地，所述第一基板块和第二基板块来自于同一块基板，由铜材料制成。
第二方面，本发明提供了一种基于激光加工的二极管器件的制造方法，包括：
(1)在基板的正面进行蚀刻，形成若干个蚀刻区；
(2)在基板上位于所述蚀刻区的一侧点胶，然后将芯片放置于该点胶处；
(3)将导线的一端与所述芯片的顶表面相连，另一端与基板上位于蚀刻区上与所述芯片相对的一侧的顶表面相连；
(4)在所述基板的正面、芯片和导线上制作保护层；
(5)在基板背面对所述蚀刻区进行加工形成背电极，得到半成品；
(6)对所述半成品进行切割，完成二极管器件的制造。
优选地，所述蚀刻区的蚀刻深度为基板厚度的一半。
优选地，所述导线材质为金、铜、铝、银中的任一种。
优选地，所述在基板背面对所述蚀刻区进行加工形成背电极，得到半成品，具体为：
在基板背面利用激光将所有蚀刻区进行烧除形成背电极，得到半成品。
优选地，所述在所述基板的正面、芯片和导线上制作保护层，具体为：
将经过步骤(3)的基板放置模压机的模具中，向模具中注入液态的环氧树脂胶，将基板正面的区域覆盖，完成后使用烤箱烘烤；其中，所述保护层将芯片和导线全部包覆在内，且部分包覆所述第一基板块和第二基板块。
与现有技术相比，本发明的有益效果：
1、本发明的激光加工对位精度高，相较传统蚀刻的曝光显影，有较小的尺寸公差；
2、本发明的激光加工属于干式蚀刻，因此不存在湿式蚀刻产生的废水处理问题；
3、本发明中基板的特殊设计可完全阻隔封装胶渗透到基板背电极的问题；
4、本发明在激光加工后，切割道上的金属已被蚀刻掉，所以切割的路径上没有金属，可有效改善刀片的损耗。
附图说明
图1是本发明实施例1中的基板结构示意图；
图2是本发明实施例1中完成固晶、打线后的产品结构示意图；
图3是本发明实施例1中模压步骤后的产品结构示意图；
图4是本发明实施例1的激光加工步骤后的产品结构示意图；
图5是本发明实施例2中的二极管器件结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图对本发明的应用原理作详细的描述。
实施例1
本发明实施例中提供了一种基于激光加工的二极管器件的制造方法，包括：
(1)在基板1的正面进行蚀刻，形成若干个蚀刻区；所述基板1的背面为实心不穿透结构；在本发明实施例的优选实施方式中，所述蚀刻区的蚀刻深度为基板1厚度的一半，具体参见图1；
(2)在基板1上位于所述蚀刻区的一侧(即芯片2放置区)点胶，然后将芯片2放置于该点胶处，即固晶步骤；在本实施例的优选实施方式中，具体为：使用固晶机在基板1正面位于所述蚀刻区的一侧点上银胶，然后将芯片2放置于银胶上，完成后用烤箱烘烤，具体参见图2；
(3)将导线3的一端与所述芯片2的顶表面相连，另一端与基板1上位于蚀刻区上与所述芯片2相对的一侧的顶表面相连，即打线步骤，具体参见图2；在本实施例的优选实施方式中，具体为：使用焊线机从基板1正面的焊线焊点设计区域(所述焊线焊点设计区域与芯片2放置区分别位于蚀刻区的相对两侧)焊接一条导线3连接至芯片2表面，导线3材质可为金、铜、铝、银；
(4)在所述基板1的正面、芯片2和导线3上制作保护层4，即模压步骤，具体参见图3；在本实施例的优选实施方式中，具体为：将经过步骤(3)的基板1放置模压机的模具中，向模具中注入液态的环氧树脂胶，将基板1正面的区域覆盖，完成后使用烤箱烘烤；其中，所述保护层4将芯片2和导线3全部包覆在内，且部分包覆所述第一基板1块和第二基板1块
(5)在基板1背面对所述蚀刻区进行加工形成背电极5，得到半成品；在本实施例的优选实施方式中，具体为：在基板1背面利用激光将所有蚀刻区进行烧除，留下来的部分则成为背电极5，得到半成品，具体参见图4。
(6)对所述半成品进行切割，完成二极管器件的制造；在本发明的一种具体实施方式中，具体为：对经过步骤(5)后的基板1进行切割，完成二极管的制程，形成若干个二极管器件，具体参见图5。
实施例2
本发明实施例提供了一种基于激光加工的二极管器件，包括：
第一基板块，
第二基板块，所述第二基板块与第二基板块位于同一水平面，且与第一基板块间隔设置；所述第一基板块和第二基板块来自于同一块基板1，所述第一基板块和第二基板块均采用可导电且适合激光加工的材料制成，在本发明实施例的优选实施方式中，所述第一基板块和第二基板块均由铜材料制成；
芯片2，所述芯片2设于所述第一基板块上，其底表面与所述第一基板块的顶表面贴合；
导线3，所述导线3的一端与所述芯片2的顶表面相连，另一端与所述第二基板块的顶表面相连；所述导线3为金属线，其材质为金、铜、铝、银中任一种；
保护层4，所述保护层4将芯片2和导线3全部包覆在内，且部分包覆所述第一基板块和第二基板块，第一基板块和第二基板块上外露在保护层4之外的部分作为背电极5；优选地，所述保护层4包覆了第一基板块和第二基板块厚度的一半；在本发明实施例的一种具体实施方式中，所述保护层4由环氧树脂制成，且芯片2的厚度加上所述导线3的高度小于或者等于所述保护层4的厚度。
本发明实施例中的二极管器件可以由实施例1中所提到的制造方法制造而成。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1.一种基于激光加工的二极管器件，其特征在于，包括：
第一基板块，
第二基板块，所述第二基板块与第二基板块位于同一水平面，且与第一基板块间隔设置；
芯片，所述芯片设于所述第一基板块上，其底表面与所述第一基板块的顶表面贴合；
导线，所述导线的一端与所述芯片的顶表面相连，另一端与所述第二基板块的顶表面相连；
保护层，所述保护层将芯片和导线全部包覆在内，且部分包覆所述第一基板块和第二基板块；
第一基板块和第二基板块上外露在保护层之外的部分作为背电极。
2.根据权利要求1所述的一种基于激光加工的二极管器件，其特征在于：所述保护层包覆了第一基板块和第二基板块厚度的一半。
3.根据权利要求1所述的一种基于激光加工的二极管器件，其特征在于：所述导线的材质为金、铜、铝、银中任一种。
4.根据权利要求1所述的一种基于激光加工的二极管器件，其特征在于：所述保护层由环氧树脂制成。
5.根据权利要求1所述的一种基于激光加工的二极管器件，其特征在于：所述第一基板块和第二基板块来自于同一块基板，由铜材料制成。
6.一种基于激光加工的二极管器件的制造方法，其特征在于，包括：
(1)在基板的正面进行蚀刻，形成若干个蚀刻区；
(2)在基板上位于所述蚀刻区的一侧点胶，然后将芯片放置于该点胶处；
(3)将导线的一端与所述芯片的顶表面相连，另一端与基板上位于蚀刻区上与所述芯片相对的一侧的顶表面相连；
(4)在所述基板的正面、芯片和导线上制作保护层；
(5)在基板背面对所述蚀刻区进行加工形成背电极，得到半成品；
(6)对所述半成品进行切割，完成二极管器件的制造。
7.根据权利要求6所述的一种基于激光加工的二极管器件的制造方法，其特征在于：所述蚀刻区的蚀刻深度为基板厚度的一半。
8.根据权利要求6所述的一种基于激光加工的二极管器件的制造方法，其特征在于：所述导线材质为金、铜、铝、银中的任一种。
9.根据权利要求6所述的一种基于激光加工的二极管器件的制造方法，其特征在于：所述在基板背面对所述蚀刻区进行加工形成背电极，得到半成品，具体为：
在基板背面利用激光将所有蚀刻区进行烧除形成背电极，得到半成品。
10.根据权利要求6所述的一种基于激光加工的二极管器件的制造方法，其特征在于：所述在所述基板的正面、芯片和导线上制作保护层，具体为：
将经过步骤(3)的基板放置模压机的模具中，向模具中注入液态的环氧树脂胶，将基板正面的区域覆盖，完成后使用烤箱烘烤；其中，所述保护层将芯片和导线全部包覆在内，且部分包覆所述第一基板块和第二基板块。
CN201811439346.6A 2018-11-29 2018-11-29 一种基于激光加工的二极管器件及其制造方法 Pending CN109585568A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811439346.6A CN109585568A (zh) 2018-11-29 2018-11-29 一种基于激光加工的二极管器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811439346.6A CN109585568A (zh) 2018-11-29 2018-11-29 一种基于激光加工的二极管器件及其制造方法

Publications (1)

Publication Number Publication Date
CN109585568A true CN109585568A (zh) 2019-04-05

Family

ID=65925082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811439346.6A Pending CN109585568A (zh) 2018-11-29 2018-11-29 一种基于激光加工的二极管器件及其制造方法

Country Status (1)

Country Link
CN (1) CN109585568A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970329A (zh) * 2019-11-27 2020-04-07 丽智电子(昆山)有限公司 一种基于可溶解的保护膜制备晶体二极管的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725460A (zh) * 2005-05-27 2006-01-25 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺及其封装结构
CN101383296A (zh) * 2007-09-03 2009-03-11 恩益禧电子股份有限公司 制造半导体器件的方法
CN101485002A (zh) * 2006-07-05 2009-07-15 Tir科技公司 照明设备组件
CN101521251A (zh) * 2008-02-28 2009-09-02 杭州士兰明芯科技有限公司 一种垂直结构的发光二极管制造方法
CN101661984A (zh) * 2009-09-18 2010-03-03 厦门市三安光电科技有限公司 一种基于倒转粗糙面的GaN基垂直结构发光二极管的制造方法
CN102194762A (zh) * 2010-03-08 2011-09-21 瑞萨电子株式会社 半导体器件及其制造方法
CN105990266A (zh) * 2015-02-26 2016-10-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
CN106158742A (zh) * 2016-08-30 2016-11-23 长电科技（滁州）有限公司 一种平面凸点式无金属切割封装工艺及其封装结构
CN107424960A (zh) * 2016-04-28 2017-12-01 株式会社吉帝伟士 半导体封装件及半导体封装件的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725460A (zh) * 2005-05-27 2006-01-25 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺及其封装结构
CN101485002A (zh) * 2006-07-05 2009-07-15 Tir科技公司 照明设备组件
CN101383296A (zh) * 2007-09-03 2009-03-11 恩益禧电子股份有限公司 制造半导体器件的方法
CN101521251A (zh) * 2008-02-28 2009-09-02 杭州士兰明芯科技有限公司 一种垂直结构的发光二极管制造方法
CN101661984A (zh) * 2009-09-18 2010-03-03 厦门市三安光电科技有限公司 一种基于倒转粗糙面的GaN基垂直结构发光二极管的制造方法
CN102194762A (zh) * 2010-03-08 2011-09-21 瑞萨电子株式会社 半导体器件及其制造方法
CN105990266A (zh) * 2015-02-26 2016-10-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
CN107424960A (zh) * 2016-04-28 2017-12-01 株式会社吉帝伟士 半导体封装件及半导体封装件的制造方法
CN106158742A (zh) * 2016-08-30 2016-11-23 长电科技（滁州）有限公司 一种平面凸点式无金属切割封装工艺及其封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970329A (zh) * 2019-11-27 2020-04-07 丽智电子(昆山)有限公司 一种基于可溶解的保护膜制备晶体二极管的方法
CN110970329B (zh) * 2019-11-27 2024-03-29 丽智电子（南通）有限公司 一种基于可溶解的保护膜制备晶体二极管的方法

Similar Documents

Publication Publication Date Title
CN101527005A (zh) 一种新型手机功能扩展卡及其实现方法
CN104821371B (zh) 一种led集成封装基板的制作方法
CN109585568A (zh) 一种基于激光加工的二极管器件及其制造方法
CN104576406B (zh) 一种封装基板的制作方法及所对应的封装基板
CN108198804B (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN102856212B (zh) 双面三维线路芯片倒装先封后蚀制造方法及其封装结构
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN107978530B (zh) 一种减少ipm模块注塑溢料的方法和dbc基板
CN102867791B (zh) 多芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN206610808U (zh) 电路模块
CN1216421C (zh) 用于半导体装置的散热结构
CN212848386U (zh) 一种高密度框架结构
CN110349868A (zh) 电子芯片封装方法
CN102867802B (zh) 多芯片倒装先蚀刻后封装基岛露出封装结构及其制造方法
CN203582457U (zh) 微机电系统晶圆级封装结构
CN102856287B (zh) 多芯片正装先封装后蚀刻基岛露出封装结构及其制造方法
CN203521396U (zh) 一种aaqfn框架产品无铜扁平封装件
CN110970329B (zh) 一种基于可溶解的保护膜制备晶体二极管的方法
CN215680678U (zh) 一种高功率csp封装结构
CN102856290B (zh) 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
WO2022205641A1 (zh) 一种高功率电阻的制备方法及其所得电阻
CN209626202U (zh) 一种芯片封装结构
CN102867789B (zh) 单芯片正装先封装后蚀刻基岛露出封装结构及其制造方法
CN102856270B (zh) 单芯片倒装先封装后蚀刻无基岛封装结构及其制造方法
CN102867790B (zh) 多芯片正装先蚀刻后封装基岛露出封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190405