CN104821371B - 一种led集成封装基板的制作方法 - Google Patents

一种led集成封装基板的制作方法 Download PDF

Info

Publication number
CN104821371B
CN104821371B CN201510196491.6A CN201510196491A CN104821371B CN 104821371 B CN104821371 B CN 104821371B CN 201510196491 A CN201510196491 A CN 201510196491A CN 104821371 B CN104821371 B CN 104821371B
Authority
CN
China
Prior art keywords
copper
layers
film
etching
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510196491.6A
Other languages
English (en)
Other versions
CN104821371A (zh
Inventor
曹先贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201510196491.6A priority Critical patent/CN104821371B/zh
Publication of CN104821371A publication Critical patent/CN104821371A/zh
Application granted granted Critical
Publication of CN104821371B publication Critical patent/CN104821371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种LED集成封装基板的制作方法,是在树脂基单面覆铜板上通过盲孔工艺形成导通孔并于导通孔底部铜层上电镀出实心的铜柱,铜柱顶端向外延伸形成铜端子,并通过感光抗电镀蚀刻膜进行曝光、显影及蚀刻等步骤形成LED封装基板成品。此外,本发明还公开了形成有导电膜及双面覆铜的LED封装基板成品,以适应不同LED功率及运行温度环境的需求。本发明的方法成本低,制得的LED集成封装基板散热性强、稳定性高,适于实际应用。

Description

一种LED集成封装基板的制作方法
技术领域
本发明涉及LED封装基板的制作工艺,具体涉及一种LED集成封装基板的制作方法。
背景技术
对于LED封装应用而言,封装基板除了具备基本的承载及布置电路功能外,还需要具备高散热效率的性能。目前流行的LED封装基板主要是软板制作或采用陶瓷基板、铝(金属)基板,很少采用树脂覆铜板为材料进行制作。树脂基覆铜板相对于金属基和陶瓷基,其材料成本低,制作工艺较为简单,且与金属铜的结合力大,具有很好的应用前景。然而采用树脂覆铜板制作工艺时,导通孔处理工艺为瓶颈,采用常规的PTH+电镀+树脂塞孔工艺很难解决LED芯片热量导出的问题,而采用铜浆(或银浆)灌孔工艺的加工成本较高。
发明内容
本发明的目的在于克服现有技术之不足,提供一种LED集成封装基板的制作工艺。
本发明解决其技术问题所采用的技术方案是:
一种LED集成封装基板的制作方法,包括以下步骤:
1)提供一覆铜板,所述覆铜板包括有树脂层及设置于树脂层下方的铜层;
2)对覆铜板钻盲孔形成导通孔,导通孔沿厚度方向贯穿树脂层并深入铜层;
3)形成感光抗电镀蚀刻膜于铜层表面,经曝光、显影、蚀刻留出板边和夹点位;
4)通过电镀进行盲孔填铜,电镀铜填充导通孔形成铜柱,其中铜柱上端延伸至树脂层外侧的部分形成铜端子,铜端子的宽度大于导通孔的宽度;
5)退膜,以除去所述感光抗电镀蚀刻膜;
6)于上述结构的两侧分别形成感光抗电镀蚀刻膜,经曝光、显影后形成蚀刻窗口,去除裸露于蚀刻窗口内的铜层,退膜;
7)形成白油层于铜层外侧以覆盖至少部分铜层,于裸露的剩余铜层及铜端子表面形成功能层。
优选的,所述树脂层是由玻璃纤维增强的环氧树脂形成的,步骤2)还包括通过除胶渣工艺或者等离子蚀刻工艺平整所述导通孔内侧及通过氢氟酸(HF)蚀刻工艺去除所述导通孔内露出玻璃纤维的过程。
优选的,所述铜层的厚度是18um以上;所述铜端子的厚度是25-35um,宽度比所述导通孔的孔径大5um以上。
一种LED集成封装基板的制作方法,包括以下步骤:
1)提供一覆铜板,所述覆铜板包括有树脂层及设置于树脂层下方的铜层;
2)对覆铜板钻盲孔形成导通孔,导通孔沿厚度方向贯穿树脂层并深入铜层;
3)形成感光抗电镀蚀刻膜于铜层表面,经曝光、显影、蚀刻留出板边和夹点位;
4)通过电镀进行盲孔填铜,电镀铜填充导通孔形成铜柱,其中铜柱上端延伸至树脂层外侧的部分形成铜端子,铜端子的宽度大于导通孔的宽度;
5)退膜,以除去所述感光抗电镀蚀刻膜;
6)于上述结构上方形成一导电膜层;
7)于导电膜层上方形成一电镀铜层;
8)于上述结构的两侧分别形成感光抗电镀蚀刻膜,经曝光、显影后形成蚀刻窗口,分别去除裸露于蚀刻窗口内的铜层、电镀铜层及导电膜层,退膜;
9)形成白油层于铜层外侧以覆盖至少部分铜层,于裸露的剩余铜层及电镀铜层表面形成功能层。
优选的,所述树脂层是由玻璃纤维增强的环氧树脂形成的,步骤2)还包括通过除胶渣工艺或者等离子蚀刻工艺平整所述盲孔内侧及通过HF蚀刻工艺去除所述盲孔内玻璃纤维的过程。
优选的,所述铜层及电镀铜层的厚度是25-35um;所述铜端子的厚度是25-35um,宽度比所述导通孔的孔径大5um以上。
优选的,所述导电膜层是高分子导电膜,步骤6)还包括蚀刻所述导电膜层以去除覆盖于所述铜端子上方的导电膜层的过程。
优选的,所述导电膜层是由钛铜两层金属制成。
优选的,步骤7)具体包括:
形成一感光抗电镀蚀刻膜于所述铜层表面,经曝光、显影、蚀刻留出板边和夹点位;
对步骤6)形成的结构上方整板电镀铜以形成所述电镀铜层,其中电镀铜在酸性镀铜液中进行;
采用氢氧化钠除去所述感光抗电镀蚀刻膜。
优选的,步骤7)中,进一步包括整平所述电镀铜层表面的过程,通过陶瓷刷、砂带刷或不织布刷对电镀铜层的凸起进行研磨整平。
本发明的有益效果是,
1.通过盲孔工艺形成导通孔,直接在导通孔底部的覆铜层上电镀出实心的导通铜柱,并在顶端形成较宽的铜端子,避开了传统的采用PTH+电镀+树脂塞孔工艺中孔铜厚度不足引起的散热不良的缺陷;同时,因导通孔铜柱是直接通过电镀工艺形成的,与铜端子一体成型并直接与覆铜层接触结合,形成了良好的散热通道,连接可靠性高,可以有效的提高大电流的传输,使用性能好,且加工成本低,适于实际生产应用。
2.以玻璃纤维增强的树脂作为基底,抗压强度高,稳定性强;采用感光抗电镀蚀刻膜进行蚀刻,精度高,灵活性强,可根据实际需要形成单面、双面覆铜的基板并结合不同材质的导电层结构,以满足不同LED功率及不同运行环境下的需求。
附图说明
图1-图5为本发明实施例一至三形成铜柱各工艺步骤的结构示意图;
图6-图10为本发明实施例一基于图5结构后续各步骤工艺的结构示意图;
图11-图21为本发明实施例二基于图5结构后续各步骤工艺的结构示意图;
图22-31为本发明实施例三基于图5结构后续各步骤工艺的结构示意图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明,其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系,在本领域技术人员应能理解是指构件的相对位置而言,因此皆可以翻转而呈现相同的构件,此皆应同属本说明书所揭露的范围。
实施例1
参考图1至图10,本实施例的LED集成封装基板的制作工艺包括有以下步骤:
参考图1,提供一单面覆铜板,覆铜板包括有树脂层1及位于树脂层1下方的铜层2。树脂层1是由玻璃纤维增强的环氧树脂制成的,铜层2的厚度是18um以上,本实施例中优选为25-35um。
参考图2,对覆铜板钻盲孔以形成导通孔3。钻孔方式可以采用高精度的机械定位钻孔或激光钻盲孔,导通孔3在厚度方向由上至下穿透树脂层1并深入铜层2内部而不穿透铜层2。导通孔3的位置依据客户设计或LED芯片封装位置设计,其中LED芯片接触位置采用大方孔图形,以增加该区域的导热性。导通孔3形成后,对导通孔3的孔底进行处理,可以采用除胶渣工艺或等离子蚀刻工艺和HF蚀刻玻璃纤维工艺,除胶渣工艺或等离子蚀刻工艺主要用于除去钻盲孔时带来的碎霄或激光钻盲孔带来的树脂炭化层,HF蚀刻玻璃纤维工艺主要是处理钻孔后裸露在孔壁的玻璃纤维,以使导通孔3内部平整。
参考图3,于铜层2外侧形成感光抗电镀蚀刻膜4,贴膜后对膜面进行整板曝光或采用预留夹点位的菲林覆盖遮挡曝光,曝光后采用低浓度(0.8~1.2%)的碳酸钠溶液冲洗显影,将无曝光区域的感光抗电镀蚀刻膜4冲洗去除,以裸露出板边和后续电镀用夹点位的铜层2。
参考图4,在酸性镀铜液中进行电镀铜,电镀铜填充导通孔3并延伸至树脂层1上方导通孔3的外侧形成铜柱5。在电镀铜前经过除油、微蚀、浸酸等前处理流程,以增加电镀形成的铜柱5底部与铜层2的结合力。铜柱5顶部高出导通孔3的部分形成铜端子51,铜端子51的厚度是25~35um,宽度比导通孔3的孔径大5um以上。
参考图5,退膜,采用低浓度的NaOH除去铜层外侧的感光抗电镀蚀刻膜4。
参考图6,采用化学清洗或喷砂法工艺清洁板面,后于图5所示结构的上下两侧分别形成感光抗电镀蚀刻膜6,上侧的感光抗电镀蚀刻膜6采用整板曝光,下侧的感光抗电镀蚀刻膜6在表面覆盖有图形的菲林,按LED芯片贴片封装尺寸图形进行曝光,曝光采用负片法工艺,需留铜的位置曝光,不留铜的位置不曝光;再采用低浓度(0.8~1.2%)的碳酸钠溶液冲洗显影,将无曝光的感光抗电镀蚀刻膜6冲洗去除,以在下方形成蚀刻窗口61。
参考图7,通过酸性蚀铜液蚀刻铜层2,去除裸露于蚀刻窗口61的部分铜层2。
参考图8,退膜,采用低浓度的NaOH除去两面的感光抗电镀蚀刻膜6。
参考图9,于蚀刻后的铜层2表面形成白油层7,具体的,白油层7部分覆盖铜层2,可以采用热固油或感光白油,热固油需采用挡墨网对位丝印、热固化处理,感光白油采用空白网整面丝印,采用覆盖有图形的菲林,经过曝光、显影工序后,再经热固化和UV光固化成形。
参考图10,进行表面处理,于剩余裸露的铜(包括铜层2及铜端子51)表面沉积符合LED产品需求的高反光、抗氧化等要求的功能层8,例如化学沉积镍金、化学沉积镍银、化学沉积镍钯金、电镀镍金、电镀镍银等,制得成品。
本实施例的LED集成封装基板适于低功率常温环境下使用的LED的封装。
实施例二
参考图1-5及图11-21,本实施例的LED集成封装基板的制作工艺包括有以下步骤:
图1-图5所示的步骤同实施例1,形成的树脂层1、铜层2、导通孔3、铜柱5及铜端子51的结构及位置关系亦与实施例1相同,在此不加以赘述。
参考图11,于图5所示结构上表面形成一高分子导电膜层9,其中导电膜层9是沉积胶体石墨形成的。
参考图12,对导电膜层9进行微量蚀刻以去除附着于铜端子51表面的导电膜材料,使后续的电镀铜直接与铜柱5接合,避免电镀铜间有高分子导电膜存在导致成品稳定性差。
参考图13,于铜层2外侧形成感光抗电镀蚀刻膜10,贴膜后对膜面进行整板曝光;曝光后采用低浓度(0.8~1.2%)的碳酸钠溶液冲洗显影,以清除板边的膜碎,预防膜碎进入内部图形而导致漏镀。
参考图14,对图13结构的上表面进行整板电镀形成电镀铜层11,电镀铜在酸性镀铜液中进行,在电镀铜前经过除油、微蚀、浸酸等前处理流程,以增加电镀铜层11与铜柱5的结合力,电镀铜层11的厚度优选与铜层2的厚度相一致。由于电镀的厚度均匀,电镀铜层11在铜柱5的位置由于铜端子51的存在有轻微凸起。
参考图15,退膜,采用低浓度的NaOH除去铜层2外侧的感光抗电镀蚀刻膜10。对电镀铜层11进行整平处理以去除在铜端子51位置的凸起。整平工序采用陶瓷刷或砂带刷或不织布刷进行研磨整平以使电镀铜层11形成一个平整的表面。
参考图16,采用化学清洗或喷砂法工艺清洁板面,后于图15所示结构的上下两侧分别形成感光抗电镀蚀刻膜6,上下侧的感光抗电镀蚀刻膜6均在表面覆盖有图形的菲林,按LED芯片贴片封装尺寸图形进行曝光,曝光采用负片法工艺,需留铜的位置曝光,不留铜的位置不曝光;再采用低浓度(0.8~1.2%)的碳酸钠溶液冲洗显影,将无曝光的感光抗电镀蚀刻膜6冲洗去除,以在上下方分别形成蚀刻窗口61。
参考图17,通过酸性蚀铜液蚀刻铜层2和电镀铜层11,去除裸露于蚀刻窗口61的部分铜层2和电镀铜层11。
参考图18,退膜,采用低浓度的NaOH除去两面的感光抗电镀蚀刻膜6。
参考图19,通过等离子蚀刻工艺去除裸露的部分导电膜层9,即对应无电镀铜层11部分的导电膜层9。
参考图20,于蚀刻后的铜层2表面形成白油层7,具体的,白油层7部分覆盖铜层2,可以采用热固油或感光白油,热固油需采用挡墨网对位丝印、热固化处理,感光白油采用空白网整面丝印,采用覆盖有图形的菲林,经过曝光、显影工序后,再经热固化和UV光固化成形。
参考图21,进行表面处理,于剩余裸露的铜(包括部分铜层2及电镀铜层11)表面沉积符合LED产品需求的高反光、抗氧化等要求的功能层8,例如化学沉积镍金、化学沉积镍银、化学沉积镍钯金、电镀镍金、电镀镍银等,制得成品。
本实施例的LED集成封装基板适于高功率及较大的高低温交叉运行的环境下使用的LED的封装。
实施例三
参考图1-5及图22-31,本实施例的LED集成封装基板的制作工艺包括有以下步骤:
图1-图5所示的步骤同实施例1,形成的树脂层1、铜层2、导通孔3、铜柱5及铜端子51的结构及位置关系亦与实施例1相同,在此不加以赘述。
参考图22,于图5所示结构上表面形成一钛铜导电膜层12,其中导电膜层12是物理喷溅金属钛铜两层金属形成的,具体是喷一层40-100nm厚的金属钛层,再于其上喷一层0.8-3um的金属铜层。
参考图23,于铜层2外侧形成感光抗电镀蚀刻膜10,贴膜后对膜面进行整板曝光;曝光后采用低浓度(0.8~1.2%)的碳酸钠溶液冲洗显影,以清除板边的膜碎,预防膜碎进入内部图形而导致漏镀。。
参考图24,对图23结构的上表面进行整板电镀形成电镀铜层11,电镀铜在酸性镀铜液中进行,在电镀铜前经过除油、微蚀、浸酸等前处理流程,以增加电镀铜层11与钛铜导电膜层12的结合力,电镀铜层11的厚度优选与铜层2的厚度相一致。由于电镀的厚度均匀,电镀铜层11在铜柱5的位置由于铜端子51的存在有轻微凸起。
参考图25,退膜,采用低浓度的NaOH除去铜层2外侧的感光抗电镀蚀刻膜10。对电镀铜层11进行整平处理以去除在铜端子51位置的凸起。整平工序采用陶瓷刷或砂带刷或不织布刷进行研磨整平以使电镀铜层11形成一个平整的表面。
参考图26,采用化学清洗或喷砂法工艺清洁板面,后于图25所示结构的上下两侧分别形成感光抗电镀蚀刻膜6,上下侧的感光抗电镀蚀刻膜6均在表面覆盖有图形的菲林,按LED芯片贴片封装尺寸图形进行曝光,曝光采用负片法工艺,需留铜的位置曝光,不留铜的位置不曝光;再采用低浓度(0.8~1.2%)的碳酸钠溶液冲洗显影,将无曝光的感光抗电镀蚀刻膜6冲洗去除,以在上下方分别形成蚀刻窗口61。
参考图27,通过酸性蚀铜液蚀刻铜层2和电镀铜层11,去除裸露于蚀刻窗口61的部分铜层2和电镀铜层11。
参考图28,退膜,采用低浓度的NaOH除去两面的感光抗电镀蚀刻膜6。
参考图29,采用2~5%氢氟酸(HF)去除裸露的部分导电膜层12,即对应无电镀铜层10部分的导电膜层12。
参考图30,于蚀刻后的铜层2表面形成白油层7,具体的,白油层7部分覆盖铜层2,可以采用热固油或感光白油,热固油需采用挡墨网对位丝印、热固化处理,感光白油采用空白网整面丝印,采用覆盖有图形的菲林,经过曝光、显影工序后,再经热固化和UV光固化成形。
参考图31,进行表面处理,于剩余裸露的铜(包括部分铜层2及电镀铜层11)表面沉积符合LED产品需求的高反光、抗氧化等要求的功能层8,例如化学沉积镍金、化学沉积镍银、化学沉积镍钯金、电镀镍金、电镀镍银等,制得成品。
本实施例的LED集成封装基板适于高功率及较大的高低温交叉运行的环境下使用的LED的封装。
上述实施例仅用来进一步说明本发明的一种LED集成封装基板的制作方法,但本发明并不局限于实施例,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均落入本发明技术方案的保护范围内。

Claims (9)

1.一种LED集成封装基板的制作方法,其特征在于包括以下步骤:
1)提供一单面覆铜板,所述覆铜板包括有树脂层及设置于树脂层下方的铜层;
2)对覆铜板钻盲孔形成导通孔,导通孔沿厚度方向贯穿树脂层并深入铜层;
3)形成感光抗电镀蚀刻膜于铜层表面,经曝光、显影、蚀刻留出板边和夹点位;
4)通过电镀进行盲孔填铜,电镀铜填充导通孔形成铜柱,其中铜柱上端延伸至树脂层外侧的部分形成铜端子,铜端子的宽度大于导通孔的宽度;
5)退膜,以除去所述感光抗电镀蚀刻膜;
6)于上述结构的两侧分别形成感光抗电镀蚀刻膜,经曝光、显影后形成蚀刻窗口,去除裸露于蚀刻窗口内的铜层,退膜;
7)形成白油层于铜层外侧以覆盖至少部分铜层,于裸露的剩余铜层及铜端子表面形成功能层。
2.根据权利要求1所述的制作方法,其特征在于:所述树脂层是由玻璃纤维增强的环氧树脂形成的,步骤2)还包括通过除胶渣工艺或者等离子蚀刻工艺平整所述导通孔内侧及通过氢氟酸(HF)蚀刻工艺去除所述导通孔内露出玻璃纤维的过程。
3.根据权利要求1所述的制作方法,其特征在于:所述铜层的厚度是18um以上;所述铜端子的厚度是25-35um,宽度比所述导通孔的孔径大5um以上。
4.一种LED集成封装基板的制作方法,其特征在于包括以下步骤:
1)提供一覆铜板,所述覆铜板包括有树脂层及设置于树脂层下方的铜层;
2)对覆铜板钻盲孔形成导通孔,导通孔沿厚度方向贯穿树脂层并深入铜层;
3)形成感光抗电镀蚀刻膜于铜层表面,经曝光、显影、蚀刻留出板边和夹点位;
4)通过电镀进行盲孔填铜,电镀铜填充导通孔形成铜柱,其中铜柱上端延伸至树脂层外侧的部分形成铜端子,铜端子的宽度大于导通孔的宽度;
5)退膜,以除去所述感光抗电镀蚀刻膜;
6)于上述结构上方形成一导电膜层;
7)于导电膜层上方形成一电镀铜层;
8)于上述结构的两侧分别形成感光抗电镀蚀刻膜,经曝光、显影后形成蚀刻窗口,分别去除裸露于蚀刻窗口内的铜层、电镀铜层及导电膜层,退膜;
9)形成白油层于铜层外侧以覆盖至少部分铜层,于裸露的剩余铜层及电镀铜层表面形成功能层。
5.根据权利要求4所述的制作方法,其特征在于:所述树脂层是由玻璃纤维增强的环氧树脂形成的,步骤2)还包括通过除胶渣工艺或者等离子蚀刻工艺平整所述盲孔内侧及通过HF蚀刻工艺去除所述盲孔内露出的玻璃纤维的过程。
6.根据权利要求4所述的制作方法,其特征在于:所述铜层及电镀铜层的厚度是25-35um;所述铜端子的厚度是25-35um,宽度比所述导通孔的孔径大5um以上。
7.根据权利要求4所述的制作方法,其特征在于:所述导电膜层是高分子导电膜,步骤6)还包括蚀刻所述导电膜层以去除覆盖于所述铜端子上方的导电膜层的过程。
8.根据权利要求4所述的制作方法,其特征在于:步骤7)具体包括:
形成一感光抗电镀蚀刻膜于所述铜层表面,经曝光、显影、蚀刻留出板边和夹点位;
对步骤6)形成的结构上方整板电镀铜以形成所述电镀铜层,其中电镀铜在酸性镀铜液中进行;
采用氢氧化钠除去所述感光抗电镀蚀刻膜。
9.根据权利要求8所述的制作方法,其特征在于:步骤7)中,进一步包括整平所述电镀铜层表面的过程,通过陶瓷刷、砂带刷或不织布刷对电镀铜层的凸起进行研磨整平。
CN201510196491.6A 2015-04-23 2015-04-23 一种led集成封装基板的制作方法 Active CN104821371B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510196491.6A CN104821371B (zh) 2015-04-23 2015-04-23 一种led集成封装基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510196491.6A CN104821371B (zh) 2015-04-23 2015-04-23 一种led集成封装基板的制作方法

Publications (2)

Publication Number Publication Date
CN104821371A CN104821371A (zh) 2015-08-05
CN104821371B true CN104821371B (zh) 2017-10-13

Family

ID=53731609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510196491.6A Active CN104821371B (zh) 2015-04-23 2015-04-23 一种led集成封装基板的制作方法

Country Status (1)

Country Link
CN (1) CN104821371B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107567196B (zh) * 2017-08-16 2019-12-10 深圳市迅捷兴科技股份有限公司 顶层镍钯金底层硬金板制作方法
CN113130407B (zh) * 2020-01-15 2023-12-12 武汉利之达科技股份有限公司 一种封装盖板及其制备方法
CN112638041B (zh) * 2020-12-25 2022-03-08 深圳光韵达激光应用技术有限公司 一种散热基板制作工艺
CN113991004A (zh) * 2021-10-26 2022-01-28 东莞市中麒光电技术有限公司 Led基板制作方法、led基板、led器件制作方法及led器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG109405A1 (en) * 1999-02-04 2005-03-30 Gul Technologies Singapore Ltd Printed circuit boards with solid interconnect and method of producing the same
US7083901B2 (en) * 2002-10-01 2006-08-01 International Business Machines Corporation Joining member for Z-interconnect in electronic devices without conductive paste
KR100752017B1 (ko) * 2006-02-03 2007-08-28 삼성전기주식회사 인쇄회로기판의 제조방법
CN103929890B (zh) * 2013-12-31 2017-08-29 中国科学院微电子研究所 一种电路板内层电路的制造方法

Also Published As

Publication number Publication date
CN104821371A (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
CN102723293B (zh) 芯片倒装单面三维线路先蚀后封制造方法及其封装结构
CN104821371B (zh) 一种led集成封装基板的制作方法
CN103390563B (zh) 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
CN102723280B (zh) 单面三维线路芯片倒装先蚀后封制造方法
CN103400772A (zh) 先封后蚀芯片正装三维系统级金属线路板结构及工艺方法
CN103681565B (zh) 具有柱体的半导体封装基板及其相关方法
CN102723284B (zh) 芯片正装单面三维线路先蚀后封制造方法及其封装结构
TW201517726A (zh) 印刷電路板及其製作方法
CN103400773A (zh) 先封后蚀无源器件三维系统级金属线路板结构及工艺方法
CN106658977A (zh) 电路板的线路制作方法及利用该方法制作的电路板
CN103596366B (zh) 一种高密度线路板的制造工艺
CN102856212B (zh) 双面三维线路芯片倒装先封后蚀制造方法及其封装结构
TW201542078A (zh) 陶瓷基板散熱結構的製造方法
CN102723292B (zh) 芯片倒装双面三维线路先蚀后封制造方法及其封装结构
CN102723291B (zh) 双面三维线路芯片倒装先蚀后封制造方法及其封装结构
CN102760668B (zh) 单面三维线路芯片倒装先封后蚀制造方法
CN102867802B (zh) 多芯片倒装先蚀刻后封装基岛露出封装结构及其制造方法
CN102723285B (zh) 单面三维线路芯片正装先蚀后封制造方法及其封装结构
CN103887184B (zh) 新型高密度高性能多层基板内对称结构及制作方法
CN102723290B (zh) 单面三维线路芯片正装先封后蚀制造方法及其封装结构
CN103857187A (zh) 一种电路板及电路板的余胶处理方法
CN102856283B (zh) 单芯片正装先封装后蚀刻基岛埋入封装结构及其制造方法
CN102856290B (zh) 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102856270B (zh) 单芯片倒装先封装后蚀刻无基岛封装结构及其制造方法
CN102856292B (zh) 单芯片倒装先蚀刻后封装无基岛封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant