CN102723285B - 单面三维线路芯片正装先蚀后封制造方法及其封装结构 - Google Patents
单面三维线路芯片正装先蚀后封制造方法及其封装结构 Download PDFInfo
- Publication number
- CN102723285B CN102723285B CN2012101899364A CN201210189936A CN102723285B CN 102723285 B CN102723285 B CN 102723285B CN 2012101899364 A CN2012101899364 A CN 2012101899364A CN 201210189936 A CN201210189936 A CN 201210189936A CN 102723285 B CN102723285 B CN 102723285B
- Authority
- CN
- China
- Prior art keywords
- metal
- metal substrate
- photoresistance film
- back side
- carry out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 257
- 239000002184 metal Substances 0.000 claims abstract description 257
- 239000000758 substrate Substances 0.000 claims abstract description 143
- 239000000463 material Substances 0.000 claims abstract description 89
- 239000004033 plastic Substances 0.000 claims abstract description 82
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052802 copper Inorganic materials 0.000 claims abstract description 44
- 239000010949 copper Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000007747 plating Methods 0.000 claims abstract description 34
- 238000000576 coating method Methods 0.000 claims abstract description 22
- 238000005520 cutting process Methods 0.000 claims abstract description 21
- 239000011248 coating agent Substances 0.000 claims abstract description 19
- 238000003486 chemical etching Methods 0.000 claims abstract description 17
- 238000001465 metallisation Methods 0.000 claims abstract description 15
- 238000010079 rubber tapping Methods 0.000 claims abstract description 13
- 238000004140 cleaning Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 90
- 239000005022 packaging material Substances 0.000 claims description 65
- 238000003384 imaging method Methods 0.000 claims description 31
- 239000000126 substance Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 230000003068 static effect Effects 0.000 claims description 14
- 238000002203 pretreatment Methods 0.000 claims description 13
- 239000002356 single layer Substances 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 230000003750 conditioning effect Effects 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 5
- 239000000047 product Substances 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 5
- 239000011265 semifinished product Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 abstract description 13
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000007781 pre-processing Methods 0.000 abstract description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 238000007772 electroless plating Methods 0.000 description 18
- 239000003365 glass fiber Substances 0.000 description 14
- 239000011889 copper foil Substances 0.000 description 12
- 239000003822 epoxy resin Substances 0.000 description 12
- 238000012856 packing Methods 0.000 description 12
- 229920000647 polyepoxide Polymers 0.000 description 12
- ZBTDWLVGWJNPQM-UHFFFAOYSA-N [Ni].[Cu].[Au] Chemical compound [Ni].[Cu].[Au] ZBTDWLVGWJNPQM-UHFFFAOYSA-N 0.000 description 9
- 238000000149 argon plasma sintering Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 9
- 238000005260 corrosion Methods 0.000 description 9
- 239000007788 liquid Substances 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 238000005507 spraying Methods 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- 238000007704 wet chemistry method Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000007639 printing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 239000012467 final product Substances 0.000 description 4
- 229910000863 Ferronickel Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- UIFOTCALDQIDTI-UHFFFAOYSA-N arsanylidynenickel Chemical compound [As]#[Ni] UIFOTCALDQIDTI-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 3
- 230000029087 digestion Effects 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 3
- KFZAUHNPPZCSCR-UHFFFAOYSA-N iron zinc Chemical compound [Fe].[Zn] KFZAUHNPPZCSCR-UHFFFAOYSA-N 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- -1 porpezite Chemical compound 0.000 description 3
- 238000011112 process operation Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000007921 spray Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000003912 environmental pollution Methods 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 238000005187 foaming Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明涉及一种单面三维线路芯片正装先蚀后封制造方法及其封装结构，所述方法包括以下步骤：取金属基板；金属基板表面预镀铜；贴光阻膜作业；金属基板背面去除部分光阻膜；电镀惰性金属线路层；电镀金属线路层；去除光阻膜；包封；塑封料表面开孔；挖沟槽；电镀导电金属；金属化前处理；电镀金属线路层；化学蚀刻；电镀金属线路层；涂覆粘结物质；装片；金属线键合；清洗；植球和切割成品。本发明的有益效果是：降低了制造成本，提高了封装体的安全性和可靠性，减少了环境污染，能够真正做到高密度线路的设计和制造。
Description
技术领域
本发明涉及一种单面三维线路芯片正装先蚀后封制造方法及其封装结构。属于半导体封装技术领域。
背景技术
传统的高密度基板封装结构的制造工艺流程如下所示：
步骤一、参见图91，取一玻璃纤维材料制成的基板，
步骤二、参见图92，在玻璃纤维基板上所需的位置上开孔，
步骤三、参见图93，在玻璃纤维基板的背面披覆一层铜箔，
步骤四、参见图94，在玻璃纤维基板打孔的位置填入导电物质，
步骤五、参见图95，在玻璃纤维基板的正面披覆一层铜箔，
步骤六、参见图96，在玻璃纤维基板表面披覆光阻膜，
步骤七、参见图97，将光阻膜在需要的位置进行曝光显影开窗，
步骤八、参见图98，将完成开窗的部分进行蚀刻，
步骤九、参见图99，将基板表面的光阻膜剥除，
步骤十、参见图100，在铜箔线路层的表面进行防焊漆（俗称绿漆）的披覆，
步骤十一、参见图101，在防焊漆需要进行后工序的装片以及打线键合的区域进行开窗，
步骤十二、参见图102，在步骤十一进行开窗的区域进行电镀，相对形成基岛和引脚，
步骤十三、完成后续的装片、打线、包封、切割等相关工序。
上述传统高密度基板封装结构存在以下不足和缺陷：
1、多了一层的玻璃纤维材料，同样的也多了一层玻璃纤维的成本；
2、因为必须要用到玻璃纤维，所以就多了一层玻璃纤维厚度约100~150μm的厚度空间；
3、玻璃纤维本身就是一种发泡物质，所以容易因为放置的时间与环境吸入水分以及湿气，直接影响到可靠性的安全能力或是可靠性等级；
4、玻璃纤维表面被覆了一层约50~100μm的铜箔金属层厚度，而金属层线路与线路的蚀刻距离也因为蚀刻因子的特性只能做到50~100μm的蚀刻间隙（蚀刻因子: 最好制做的能力是蚀刻间隙约等同于被蚀刻物体的厚度，参见图103），所以无法真正的做到高密度线路的设计与制造；
5、因为必须要使用到铜箔金属层，而铜箔金属层是采用高压粘贴的方式，所以铜箔的厚度很难低于50μm的厚度，否则就很难操作如不平整或是铜箔破损或是铜箔延展移位等等；
6、也因为整个基板材料是采用玻璃纤维材料，所以明显的增加了玻璃纤维层的厚度100~150μm，无法真正的做到超薄的封装；
7、传统玻璃纤维加贴铜箔的工艺技术因为材质特性差异很大（膨胀系数），在恶劣环境的工序中容易造成应力变形，直接的影响到元件装载的精度以及元件与基板粘着性与可靠性。
发明内容
本发明的目的在于克服上述不足，提供一种单面三维线路芯片正装先蚀后封制造方法及其封装结构，其工艺简单，不需使用玻璃纤维层，减少了制作成本，提高了封装体的安全性和可靠性，减少了玻璃纤维材料带来的环境污染，而且金属基板线路层采用的是电镀方法，能够真正做到高密度线路的设计和制造。
本发明的目的是这样实现的：一种单面三维线路芯片正装先蚀后封制造方法，所述方法包括以下步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜
在金属基板表面镀一层铜材薄膜；
步骤三、贴光阻膜作业
在完成预镀铜材薄膜的金属基板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤四、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜；
步骤五、电镀惰性金属线路层
在步骤四中金属基板背面去除部分光阻膜的区域内电镀上惰性金属线路层；
步骤六、电镀金属线路层
在步骤五中的惰性金属线路层表面镀上多层或是单层金属线路层；
步骤七、去除光阻膜
步骤八、包封
将步骤七中的金属基板背面采用塑封料进行塑封；
步骤九、贴光阻膜作业
在步骤八的金属基板正面以及背面分别贴上可进行曝光显影的光阻膜；
步骤十、塑封料表面开孔
在金属基板背面预包封塑封料的表面进行开孔作业；
步骤十一、挖沟槽
在塑封料表面进行后续电路线的挖沟槽动作；
步骤十二、电镀导电金属
在金属基板背面电镀一层导电金属；
步骤十三、金属化前处理
在基板背面进行电镀金属线路层的金属化前处理；
步骤十四、电镀金属线路层
在步骤十三中的金属基板背面镀上多层或是单层金属线路层；
步骤十五、去除光阻膜
步骤十六、包封
将步骤十五中的金属基板背面再塑封一层塑封料；
步骤十七、贴光阻膜作业
在金属基板的正面以及背面分别贴上可进行曝光显影的光阻膜；
步骤十八、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤十七完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜；
步骤十九、化学蚀刻
将步骤十八中完成曝光显影的区域进行化学蚀刻；
步骤二十、电镀金属线路层
在惰性金属线路层表面镀上单层或是多层的金属线路层，金属电镀完成后即在金属基板上形成相应的引脚或基岛和引脚或基岛、引脚和静电释放圈；
步骤二十一、去除光阻膜
步骤二十二、涂覆粘结物质
当步骤二十一仅形成引脚时，在引脚表面涂覆导电或是不导电的粘结物质，当步骤二十一仅形成基岛和引脚或基岛、引脚和静电释放圈时，在基岛表面涂覆导电或是不导电的粘结物质；
步骤二十三、装片
在步骤二十二的基岛或引脚上植入芯片。
步骤二十四、金属线键合
在芯片正面与引脚正面之间或芯片正面与静电释放圈正面之间进行键合金属线作业；
步骤二十五、包封
将完成装片打线后的金属基板正面进行塑封料包封工序；
步骤二十六、塑封料表面开孔
在金属基板背面预包封塑封料的表面进行后续要植金属球的区域进行开孔作业；
步骤二十七、清洗
在金属基板背面塑封料开孔处进行氧化物质、有机物质的清洗；
步骤二十八、植球
在金属基板背面塑封体开孔处内植入金属球；
步骤二十九、切割成品
将步骤二十八完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得单芯片正装先蚀刻后封装基岛埋入封装结构，可采用常规的钻石刀片以及常规的切割设备即可。
本发明还提供一种单面线路芯片正装先蚀刻后封装封装结构，它包括引脚，所述引脚正面通过导电或不导电粘结物质设置有芯片，所述芯片正面与引脚正面之间用金属线相连接，所述引脚与引脚之间的区域、引脚上部的区域、引脚下部的区域以及芯片和金属线外均包封有塑封料，所述引脚背面的塑封料上开设有第二小孔，所述第二小孔与引脚背面相连通，所述第二小孔内设置有金属球，所述金属球与引脚背面相接触。
所述步骤二十七对金属基板背面塑封料开孔处进行清洗同时进行金属保护层被覆。
所述封装结构包括基岛，所述芯片通过导电或不导电粘结物质设置于基岛正面。
所述基岛与引脚之间设置有静电释放圈，所述静电释放圈正面与芯片正面之间通过金属线相连接。
与现有技术相比，本发明具有以下有益效果：
1、本发明不需要使用玻璃纤维层，所以可以减少玻璃纤维层所带来的成本；
2、本发明没有使用玻璃纤维层的发泡物质，所以可靠性的等级可以再提高，相对对封装体的安全性就会提高；
3、本发明不需要使用玻璃纤维层物质，所以就可以减少玻璃纤维材料所带来的环境污染；
4、本发明的三维金属基板线路层所采用的是电镀方法，而电镀层的每一层总厚度约在10~15μm，而线路与线路之间的间隙可以轻松的达到25μm以下的间隙，所以可以真正地做到高密度內引腳線路平铺的技术能力；
5、本发明的三维金属基板因采用的是金属层电镀法，所以比玻璃纤维高压铜箔金属层的工艺来得简单，且不会有金属层因为高压产生金属层不平整、金属层破损以及金属层延展移位的不良或困惑。
附图说明
图1~图29为本发明单面三维线路芯片正装先蚀后封制作方法实施例1的各工序示意图。
图30为本发明单面三维线路芯片正装先蚀后封封装结构实施例1的结构示意图。
图31~图59为本发明单面三维线路芯片正装先蚀后封制作方法实施例2的各工序示意图。
图60为本发明单面三维线路芯片正装先蚀后封封装结构实施例2的结构示意图。
图61~图89为本发明单面三维线路芯片正装先蚀后封制作方法实施例3的各工序示意图。
图90为本发明单面三维线路芯片正装先蚀后封封装结构实施例3的结构示意图。
图91~图102为传统的高密度基板封装结构的制造工艺流程图。
图103为玻璃纤维表面铜箔金属层的蚀刻状况示意图。
其中：
金属基板1
铜材薄膜2
光阻膜3
惰性金属线路层4
金属线路层5
塑封料6
第一小孔7
沟槽8
金属化前处理层9
导电或不导电粘结物质10
芯片11
金属线12
第二小孔13
金属保护层14
金属球15
基岛16
引脚17
静电释放圈18。
具体实施方式
本发明一种单面三维线路芯片正装先蚀后封制造方法及其封装结构如下：
实施例一、无基岛
步骤一、取金属基板
参见图1，取一片厚度合适的金属基板，金属基板的材质可以依据芯片的功能与特性进行变换，例如：铜材、铁材、镍铁材、锌铁材等。
步骤二、金属基板表面预镀铜
参见图2，在金属基板表面镀一层铜材薄膜, 目的是为后续电镀做基础。(电镀的方式可以采用化学电镀或是电解电镀)。
步骤三、贴光阻膜作业
参见图3，在完成预镀铜材薄膜的金属基板正面及背面分别贴上可进行曝光显影的光阻膜，以保护后续的电镀金属层工艺作业，光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤四、金属基板背面去除部分光阻膜
参见图4，利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行电镀的区域图形。
步骤五、电镀惰性金属线路层
参见图5，在步骤四中金属基板背面去除部分光阻膜的区域内电镀上惰性金属线路层, 作为后续蚀刻工作的阻挡层，惰性金属可采用镍或钛或铜，电镀方式可以使化学电镀或是电解电镀方式。
步骤六、电镀金属线路层
参见图6，在步骤五中的惰性金属线路层表面镀上多层或是单层金属线路层，所述金属线路层可采用金镍、铜镍金、铜镍钯金、钯金、铜材中的一种或者多种，电镀方式可以是化学电镀也可以是电解电镀的方式。
步骤七、去除光阻膜
参见图7，去除金属基板表面的光阻膜，采用化学药水软化并采用高压水喷除的方式去除光阻膜。
步骤八、包封
参见图8，将步骤七中的金属基板背面采用塑封料进行塑封，塑封方式可以采用模具灌胶方式、喷涂方式或是用贴膜方式。所述塑封料可以采用有填料物质或是无填料物质的环氧树脂。
步骤九、贴光阻膜作业
参见图9，在步骤八的金属基板正面以及背面分别贴上可进行曝光显影的光阻膜，光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤十、塑封料表面开孔
参见图10，在金属基板背面预包封塑封料的表面进行开孔作业，可以采用干式激光烧结或是湿式化学腐蚀的方法进行开孔。
步骤十一、挖沟槽
参见图11，在塑封料表面进行后续电路线的挖沟槽动作，可以采用干式激光烧结或是湿式化学腐蚀的方法进行挖沟槽动作。
步骤十二、电镀导电金属
参见图12，在金属基板背面电镀一层导电金属，电镀方式可以是化学电镀也可以是电解电镀的方式。
步骤十三、金属化前处理
参见图13，在基板背面进行电镀金属线路层的金属化前处理，金属化前处理可用涂布方法（喷洒方式、印刷方式、淋涂方式、浸泡的方式等）。
步骤十四、电镀金属线路层
参见图14，在步骤十三中的金属基板背面镀上多层或是单层金属线路层，所述金属线路层可采用金镍、铜镍金、铜镍钯金、钯金、铜材中的一种或者多种，电镀方式可以是化学电镀也可以是电解电镀的方式。
步骤十五、去除光阻膜
参见图15，去除金属基板表面的光阻膜，采用化学药水软化并采用高压水喷除的方式去除光阻膜。
步骤十六、包封
参见图16，将步骤十五中的金属基板背面再塑封一层塑封料，塑封方式可以采用模具灌胶方式、喷涂方式或是用贴膜方式。所述塑封料可以采用有填料物质或是无填料物质的环氧树脂。
步骤十七、贴光阻膜作业
参见图17，在金属基板的正 面以及背面分别贴上可进行曝光显影的光阻膜，光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤十八、金属基板正面去除部分光阻膜
参见图18，利用曝光显影设备将步骤十七完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行化学蚀刻的区域图形。
步骤十九、化学蚀刻
参见图19，将步骤十八中完成曝光显影的区域进行化学蚀刻，化学蚀刻直至惰性金属线路层为止，蚀刻药水可以采用氯化铜或是氯化铁。
步骤二十、电镀金属线路层
参见图20，在惰性金属线路层表面镀上单层或是多层的金属线路层，金属电镀完成后即在金属基板上形成相应的引脚，镀层种类可以是铜镍金、铜镍银、钯金、金或铜等，电镀方法可以是化学电镀或是电解电镀。
步骤二十一、去除光阻膜
参见图21，去除金属基板表面的光阻膜，采用化学药水软化并采用高压水喷除的方式去除光阻膜。
步骤二十二、涂覆粘结物质
参见图22，在步骤二十一形成的引脚表面涂覆导电或是不导电的粘结物质，目的是为后续芯片植入后与引脚的接合。
步骤二十三、装片
参见图23，在步骤二十二的引脚上植入芯片。
步骤二十四、金属线键合
参见图24，在芯片正面与引脚正面之间进行键合金属线作业，所述金属线的材料采用金、银、铜、铝或是合金的材料，金属线的形状可以是丝状也可以是带状；
步骤二十五、包封
参见图25，将完成装片打线后的金属基板正面进行塑封料包封工序 , 目的是利用环氧树脂将芯片以及金属线进行固定与保护，包封方法采用模具灌胶、喷涂方式或刷膠方式进行，塑封料可以采用有填料或是无填料的环氧树脂。
步骤二十六、塑封料表面开孔
参见图26，在金属基板背面预包封塑封料的表面进行后续要植金属球的区域进行开孔作业，可以采用干式激光烧结或是湿式化学腐蚀的方法进行开孔。
步骤二十七、清洗
参见图27，在金属基板背面塑封料开孔处进行氧化物质、有机物质的清洗，同时可进行金属保护层的被覆，金属保护层采用抗氧化材料。
步骤二十八、植球
参见图28，在金属基板背面塑封体开孔处内植入金属球，使金属球与引脚背面相接触，可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体，金属球的材料可以是纯锡或锡合金。
步骤二十九、切割成品
参见图29，将步骤二十八完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得单芯片正装先蚀刻后封装基岛埋入封装结构，可采用常规的钻石刀片以及常规的切割设备即可。
如图30所示，本发明还提供一种单面三维线路芯片正装先蚀后封的封装结构，所述封装结构包括引脚17，所述引脚17正面通过导电或不导电粘结物质10设置有芯片11，所述芯片11正面与引脚17正面之间用金属线12相连接，所述引脚17与引脚17之间的区域、引脚17上部的区域、引脚17下部的区域以及芯片11和金属线12外均包封有塑封料6，所述引脚17背面的塑封料6上开设有第二小孔13，所述第二小孔13与引脚17背面相连通，所述第二小孔13内设置有金属球15，所述金属球15与引脚17背面之间设置有金属保护层14，所述金属球15采用锡或锡合金材料。
实施例二、有基岛
步骤一、取金属基板
参见图31，取一片厚度合适的金属基板，金属基板的材质可以依据芯片的功能与特性进行变换，例如：铜材、铁材、镍铁材、锌铁材等。
步骤二、金属基板表面预镀铜
参见图32，在金属基板表面镀一层铜材薄膜, 目的是为后续电镀做基础。(电镀的方式可以采用化学电镀或是电解电镀)。
步骤三、贴光阻膜作业
参见图33，在完成预镀铜材薄膜的金属基板的正面及背面分别贴上可进行曝光显影的光阻膜，以保护后续的电镀金属层工艺作业，光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤四、金属基板背面去除部分光阻膜
参见图34，利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行电镀的区域图形。
步骤五、电镀惰性金属线路层
参见图35，在步骤四中金属基板背面去除部分光阻膜的区域内电镀上惰性金属线路层, 作为后续蚀刻工作的阻挡层，惰性金属可采用镍或钛或铜，电镀方式可以使化学电镀或是电解电镀方式。
步骤六、电镀金属线路层
参见图36，在步骤五中的惰性金属线路层表面镀上多层或是单层金属线路层，所述金属线路层可采用金镍、铜镍金、铜镍钯金、钯金、铜材中的一种或者多种，电镀方式可以是化学电镀或是电解电镀方式。
步骤七、去除光阻膜
参见图37，去除金属基板表面的光阻膜，采用化学药水软化并采用高压水喷除的方式去除光阻膜。
步骤八、包封
参见图38，将步骤七中的金属基板背面采用塑封料进行塑封，塑封方式可以采用模具灌胶方式、喷涂方式或是用贴膜方式。所述塑封料可以采用有填料物质或是无填料物质的环氧树脂。
步骤九、贴光阻膜作业
参见图39，在步骤八的金属基板正面以及背面分别贴上可进行曝光显影的光阻膜，光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤十、塑封料表面开孔
参见图40，在金属基板背面预包封塑封料的表面进行开孔作业，可以采用干式激光烧结或是湿式化学腐蚀的方法进行开孔。
步骤十一、挖沟槽
参见图41，在塑封料表面进行后续电路线的挖沟槽动作，可以采用干式激光烧结或是湿式化学腐蚀的方法进行。
步骤十二、电镀导电金属
参见图42，在金属基板背面电镀一层导电金属，电镀方式可以是化学电镀或是电解电镀方式。
步骤十三、金属化前处理
参见图43，在基板背面进行电镀金属线路层的金属化前处理，金属化前处理可用涂布方法（喷洒方式、印刷方式、淋涂方式或是浸泡方式等）。
步骤十四、电镀金属线路层
参见图44，在步骤十三中的金属基板背面镀上多层或是单层金属线路层，所述金属线路层可采用金镍、铜镍金、铜镍钯金、钯金、铜材中的一种或者多种，电镀方式可以是化学电镀也可以是电解电镀的方式。
步骤十五、去除光阻膜
参见图45，去除金属基板表面的光阻膜，采用化学药水软化并采用高压水喷除的方式去除光阻膜。
步骤十六、包封
参见图46，将步骤十五中的金属基板背面再塑封一层塑封料，塑封方式可以采用模具灌胶方式、喷涂方式或是用贴膜方式。所述塑封料可以采用有填料物质或是无填料物质的环氧树脂。
步骤十七、贴光阻膜作业
参见图47，在金属基板的正面以及背面分别贴上可进行曝光显影的光阻膜，光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤十八、金属基板正面去除部分光阻膜
参见图48，利用曝光显影设备将步骤十七完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行化学蚀刻的区域图形。
步骤十九、化学蚀刻
参见图49，将步骤十八中完成曝光显影的区域进行化学蚀刻，化学蚀刻直至惰性金属线路层为止，蚀刻药水可以采用氯化铜或是氯化铁。
步骤二十、电镀金属线路层
参见图50，在惰性金属线路层表面镀上单层或是多层的金属线路层，金属电镀完成后即在金属基板上形成相应的基岛和引脚，镀层种类可以是铜镍金、铜镍银、钯金、金或铜等，电镀方法可以是化学电镀或是电解电镀。
步骤二十一、去除光阻膜
参见图51，去除金属基板表面的光阻膜，采用化学药水软化并采用高压水喷除的方式去除光阻膜。
步骤二十二、涂覆粘结物质
参见图52，在步骤二十一形成的基岛表面涂覆导电或是不导电的粘结物质，目的是为后续芯片植入后与基岛的接合。
步骤二十三、装片
参见图53，在步骤二十二的基岛上植入芯片。
步骤二十四、金属线键合
参见图54，在芯片正面与引脚正面之间进行键合金属线作业，所述金属线的材料采用金、银、铜、铝或是合金的材料，金属线的形状可以是丝状也可以是带状；
步骤二十五、包封
参见图55，将完成装片打线后的金属基板正面进行塑封料包封工序 , 目的是利用环氧树脂将芯片以及金属线进行固定与保护，包封方法采用模具灌胶、喷涂方式或刷膠方式进行，塑封料可以采用有填料或是无填料的环氧树脂。
步骤二十六、塑封料表面开孔
参见图56，在金属基板背面预包封塑封料的表面进行后续要植金属球的区域进行开孔作业，可以采用干式激光烧结或是湿式化学腐蚀的方法进行开孔。
步骤二十七、清洗
参见图57，在金属基板背面塑封料开孔处进行氧化物质、有机物质的清洗，同时可进行金属保护层的被覆，金属保护层采用抗氧化材料。
步骤二十八、植球
参见图58，在金属基板背面塑封体开孔处内植入金属球，使金属球与引脚背面相接触，可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体，金属球的材料可以是纯锡或锡合金。
步骤二十九、切割成品
参见图59，将步骤二十八完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得单芯片正装先蚀刻后封装基岛埋入封装结构，可采用常规的钻石刀片以及常规的切割设备即可。
如图60所示，本发明还提供一种单面三维线路芯片正装先蚀后封的封装结构，所述封装结构包括基岛16和引脚17，所述基岛16正面通过导电或不导电粘结物质10设置有芯片11，所述芯片11正面与引脚17正面之间用金属线12相连接，所述基岛16外围的区域、基岛16和引脚17之间的区域、引脚17与引脚17之间的区域、基岛16和引脚17上部的区域、基岛16和引脚17下部的区域以及芯片11和金属线12外均包封有塑封料6，所述引脚17背面的塑封料6上开设有第二小孔13，所述第二小孔13与引脚17背面相连通，所述第二小孔13内设置有金属球15，所述金属球15与引脚17背面之间设置有金属保护层14，所述金属球15采用锡或锡合金材料。
实施例三、有基岛静电释放圈
步骤一、取金属基板
参见图61，取一片厚度合适的金属基板，金属基板的材质可以依据芯片的功能与特性进行变换，例如：铜材、铁材、镍铁材、锌铁材等。
步骤二、金属基板表面预镀铜
参见图62，在金属基板表面镀一层铜材薄膜, 目的是为后续电镀做基础。(电镀的方式可以采用化学电镀或是电解电镀)。
步骤三、贴光阻膜作业
参见图63，在完成预镀铜材薄膜的金属基板的正面及背面分别贴上可进行曝光显影的光阻膜，以保护后续的电镀金属层工艺作业，光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤四、金属基板背面去除部分光阻膜
参见图64，利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行电镀的区域图形。
步骤五、电镀惰性金属线路层
参见图65，在步骤四中金属基板背面去除部分光阻膜的区域内电镀上惰性金属线路层, 作为后续蚀刻工作的阻挡层，惰性金属可采用镍或钛或铜，电镀方式可以使化学电镀或是电解电镀方式。
步骤六、电镀金属线路层
参见图66，在步骤五中的惰性金属线路层表面镀上多层或是单层金属线路层，所述金属线路层可采用金镍、铜镍金、铜镍钯金、钯金、铜材中的一种或者多种，电镀方式可以是化学电镀也可以是电解电镀的方式。
步骤七、去除光阻膜
参见图67，去除金属基板表面的光阻膜，采用化学药水软化并采用高压水喷除的方式去除光阻膜。
步骤八、包封
参见图68，将步骤七中的金属基板背面采用塑封料进行塑封，塑封方式可以采用模具灌胶方式、喷涂方式或是用贴膜方式。所述塑封料可以采用有填料物质或是无填料物质的环氧树脂。
步骤九、贴光阻膜作业
参见图69，在步骤八的金属基板正面以及背面分别贴上可进行曝光显影的光阻膜，光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤十、塑封料表面开孔
参见图70，在金属基板背面预包封塑封料的表面进行开孔作业，可以采用干式激光烧结或是湿式化学腐蚀的方法进行开孔。
步骤十一、挖沟槽
参见图71，在塑封料表面进行后续电路线的挖沟槽动作，可以采用干式激光烧结或是湿式化学腐蚀的方法进行挖沟槽动作。
步骤十二、电镀导电金属
参见图72，在金属基板背面电镀一层导电金属，电镀方式可以是化学电镀也可以是电解电镀的方式。
步骤十三、金属化前处理
参见图73，在基板背面进行电镀金属线路层的金属化前处理，金属化前处理可用涂布方法（喷洒方式、印刷方式、淋涂方式或是浸泡方式等）。
步骤十四、电镀金属线路层
参见图74，在步骤十三中的金属基板背面镀上多层或是单层金属线路层，所述金属线路层可采用金镍、铜镍金、铜镍钯金、钯金、铜材中的一种或者多种，电镀方式可以是化学电镀也可以是电解电镀的方式。
步骤十五、去除光阻膜
参见图75，去除金属基板表面的光阻膜，采用化学药水软化并采用高压水喷除的方式去除光阻膜。
步骤十六、包封
参见图76，将步骤十五中的金属基板背面再塑封一层塑封料，塑封方式可以采用模具灌胶方式、喷涂方式或是用贴膜方式。所述塑封料可以采用有填料物质或是无填料物质的环氧树脂。
步骤十七、贴光阻膜作业
参见图77，在金属基板的正面以及背面分别贴上可进行曝光显影的光阻膜，光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤十八、金属基板正面去除部分光阻膜
参见图78，利用曝光显影设备将步骤十七完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行化学蚀刻的区域图形。
步骤十九、化学蚀刻
参见图79，将步骤十八中完成曝光显影的区域进行化学蚀刻，化学蚀刻直至惰性金属线路层为止，蚀刻药水可以采用氯化铜或是氯化铁。
步骤二十、电镀金属线路层
参见图80，在惰性金属线路层表面镀上单层或是多层的金属线路层，金属电镀完成后即在金属基板上形成相应的基岛、引脚和静电释放圈，镀层种类可以是铜镍金、铜镍银、钯金、金或铜等，电镀方法可以是化学电镀或是电解电镀。
步骤二十一、去除光阻膜
参见图81，去除金属基板表面的光阻膜，采用化学药水软化并采用高压水喷除的方式去除光阻膜。
步骤二十二、涂覆粘结物质
参见图82，在步骤二十一形成的基岛表面涂覆导电或是不导电的粘结物质，目的是为后续芯片植入后与基岛的接合。
步骤二十三、装片
参见图83，在步骤二十二的基岛上植入芯片。
步骤二十四、金属线键合
参见图84，在芯片正面与引脚正面之间以及芯片正面与静电释放圈正面之间进行键合金属线作业，所述金属线的材料采用金、银、铜、铝或是合金的材料，金属线的形状可以是丝状也可以是带状；
步骤二十五、包封
参见图85，将完成装片打线后的金属基板正面进行塑封料包封工序 , 目的是利用环氧树脂将芯片以及金属线进行固定与保护，包封方法采用模具灌胶、喷涂方式或刷膠方式进行，塑封料可以采用有填料或是无填料的环氧树脂。
步骤二十六、塑封料表面开孔
参见图86，在金属基板背面预包封塑封料的表面进行后续要植金属球的区域进行开孔作业，可以采用干式激光烧结或是湿式化学腐蚀的方法进行开孔。
步骤二十七、清洗
参见图87，在金属基板背面塑封料开孔处进行氧化物质、有机物质的清洗，同时可进行金属保护层的被覆，金属保护层采用抗氧化材料。
步骤二十八、植球
参见图88，在金属基板背面塑封体开孔处内植入金属球，使金属球与引脚背面相接触，可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体，金属球的材料可以是纯锡或锡合金。
步骤二十九、切割成品
参见图89，将步骤二十八完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得单芯片正装先蚀刻后封装基岛埋入封装结构，可采用常规的钻石刀片以及常规的切割设备即可。
如图90所示，本发明还提供一种单面三维线路芯片正装先蚀后封的封装结构，所述封装结构包括基岛16和引脚17，所述基岛16正面通过导电或不导电粘结物质10设置有芯片11，所述芯片11正面与引脚17正面之间用金属线12相连接，所述基岛16外围的区域、基岛16和引脚17之间的区域、引脚17与引脚17之间的区域、基岛16和引脚17上部的区域、基岛16和引脚17下部的区域以及芯片11和金属线12外均包封有塑封料6，所述引脚17背面的塑封料6上开设有第二小孔13，所述第二小孔13与引脚17背面相连通，所述第二小孔13内设置有金属球15，所述金属球15与引脚17背面之间设置有金属保护层14，所述金属球15采用锡或锡合金材料，所述基岛16与引脚17之间设置有静电释放圈18，所述静电释放圈18正面与芯片11正面之间通过金属线12相连接。
Claims (2)
1.一种单面三维线路芯片正装先蚀后封制造方法，所述方法包括以下步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜
在金属基板表面镀一层铜材薄膜；
步骤三、贴光阻膜作业
在完成预镀铜材薄膜的金属基板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤四、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜；
步骤五、电镀惰性金属线路层
在步骤四中金属基板背面去除部分光阻膜的区域内电镀上惰性金属线路层；
步骤六、电镀金属线路层
在步骤五中的惰性金属线路层表面镀上多层或是单层金属线路层；
步骤七、去除光阻膜
步骤八、包封
将步骤七中的金属基板背面采用塑封料进行塑封；
步骤九、贴光阻膜作业
在步骤八的金属基板正面以及背面分别贴上可进行曝光显影的光阻膜；
步骤十、塑封料表面开孔
在金属基板背面预包封塑封料的表面进行开孔作业；
步骤十一、挖沟槽
在塑封料表面进行后续电路线的挖沟槽动作；
步骤十二、电镀导电金属
在金属基板背面电镀一层导电金属；
步骤十三、金属化前处理
在基板背面进行电镀金属线路层的金属化前处理；
步骤十四、电镀金属线路层
在步骤十三中的金属基板背面镀上多层或是单层金属线路层；
步骤十五、去除光阻膜
步骤十六、包封
将步骤十五中的金属基板背面再塑封一层塑封料；
步骤十七、贴光阻膜作业
在金属基板的正面以及背面分别贴上可进行曝光显影的光阻膜；
步骤十八、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤十七完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜；
步骤十九、化学蚀刻
将步骤十八中完成曝光显影的区域进行化学蚀刻；
步骤二十、电镀金属线路层
在惰性金属线路层表面镀上单层或是多层的金属线路层，金属电镀完成后即在金属基板上形成相应的引脚或基岛和引脚或基岛、引脚和静电释放圈；
步骤二十一、去除光阻膜
步骤二十二、涂覆粘结物质
当步骤二十一仅形成引脚时，在引脚表面涂覆导电或是不导电的粘结物质，当步骤二十一仅形成基岛和引脚或基岛、引脚和静电释放圈时，在基岛表面涂覆导电或是不导电的粘结物质；
步骤二十三、装片
在步骤二十二的基岛或引脚上植入芯片；
步骤二十四、金属线键合
在芯片正面与引脚正面之间或芯片正面与静电释放圈正面之间进行键合金属线作业；
步骤二十五、包封
将完成装片打线后的金属基板正面进行塑封料包封工序；
步骤二十六、塑封料表面开孔
在金属基板背面预包封塑封料的表面进行后续要植金属球的区域进行开孔作业；
步骤二十七、清洗
在金属基板背面塑封料开孔处进行氧化物质、有机物质的清洗；
步骤二十八、植球
在金属基板背面塑封体开孔处内植入金属球；
步骤二十九、切割成品
将步骤二十八完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得单芯片正装先蚀刻后封装基岛埋入封装结构。
2.根据权利要求1所述的一种单面三维线路芯片正装先蚀后封制造方法，其特征在于：所述步骤二十七对金属基板背面塑封料开孔处进行清洗同时进行金属保护层被覆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101899364A CN102723285B (zh) | 2012-06-09 | 2012-06-09 | 单面三维线路芯片正装先蚀后封制造方法及其封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101899364A CN102723285B (zh) | 2012-06-09 | 2012-06-09 | 单面三维线路芯片正装先蚀后封制造方法及其封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102723285A CN102723285A (zh) | 2012-10-10 |
| CN102723285B true CN102723285B (zh) | 2013-11-27 |
Family
ID=46949009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101899364A Active CN102723285B (zh) | 2012-06-09 | 2012-06-09 | 单面三维线路芯片正装先蚀后封制造方法及其封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102723285B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103325761B (zh) * | 2013-05-20 | 2016-02-03 | 江苏长电科技股份有限公司 | 新型高密度多层线路芯片正装封装结构及制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183176B2 (en) * | 2004-08-25 | 2007-02-27 | Agency For Science, Technology And Research | Method of forming through-wafer interconnects for vertical wafer level packaging |
| CN101241882A (zh) * | 2008-03-21 | 2008-08-13 | 清华大学 | 基于soi圆片的三维集成电路的实现方法 |
| US7700410B2 (en) * | 2007-06-07 | 2010-04-20 | International Business Machines Corporation | Chip-in-slot interconnect for 3D chip stacks |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8039314B2 (en) * | 2008-08-04 | 2011-10-18 | International Business Machines Corporation | Metal adhesion by induced surface roughness |
-
2012
- 2012-06-09 CN CN2012101899364A patent/CN102723285B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183176B2 (en) * | 2004-08-25 | 2007-02-27 | Agency For Science, Technology And Research | Method of forming through-wafer interconnects for vertical wafer level packaging |
| US7700410B2 (en) * | 2007-06-07 | 2010-04-20 | International Business Machines Corporation | Chip-in-slot interconnect for 3D chip stacks |
| CN101241882A (zh) * | 2008-03-21 | 2008-08-13 | 清华大学 | 基于soi圆片的三维集成电路的实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102723285A (zh) | 2012-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102723293B (zh) | 芯片倒装单面三维线路先蚀后封制造方法及其封装结构 | |
| CN102723280B (zh) | 单面三维线路芯片倒装先蚀后封制造方法 | |
| CN102723284B (zh) | 芯片正装单面三维线路先蚀后封制造方法及其封装结构 | |
| CN102723282B (zh) | 芯片正装双面三维线路先蚀后封制造方法及其封装结构 | |
| CN102723289B (zh) | 芯片正装单面三维线路先封后蚀制造方法及其封装结构 | |
| CN102723285B (zh) | 单面三维线路芯片正装先蚀后封制造方法及其封装结构 | |
| CN102856212A (zh) | 双面三维线路芯片倒装先封后蚀制造方法及其封装结构 | |
| CN102723290B (zh) | 单面三维线路芯片正装先封后蚀制造方法及其封装结构 | |
| CN102856291B (zh) | 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法 | |
| CN102723287B (zh) | 双面三维线路芯片正装先封后蚀制造方法及其封装结构 | |
| CN102723291B (zh) | 双面三维线路芯片倒装先蚀后封制造方法及其封装结构 | |
| CN102723292B (zh) | 芯片倒装双面三维线路先蚀后封制造方法及其封装结构 | |
| CN102856283B (zh) | 单芯片正装先封装后蚀刻基岛埋入封装结构及其制造方法 | |
| CN102723283B (zh) | 双面三维线路芯片正装先蚀后封制造方法及其封装结构 | |
| CN102723286B (zh) | 芯片正装双面三维线路先封后蚀制造方法及其封装结构 | |
| CN102856286B (zh) | 单芯片正装先封装后蚀刻无基岛封装结构及其制造方法 | |
| CN102856293B (zh) | 单芯片正装先蚀刻后封装无基岛封装结构及其制造方法 | |
| CN102856268B (zh) | 多芯片正装先封装后蚀刻无基岛封装结构及其制造方法 | |
| CN102881671B (zh) | 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法 | |
| CN102856294B (zh) | 单芯片正装先蚀刻后封装基岛埋入封装结构及其制造方法 | |
| CN102881670B (zh) | 多芯片正装先封装后蚀刻基岛埋入封装结构及其制造方法 | |
| CN102867791A (zh) | 多芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法 | |
| CN102856288B (zh) | 多芯片正装先蚀刻后封装基岛埋入封装结构及其制造方法 | |
| CN102856290A (zh) | 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法 | |
| CN102856287A (zh) | 多芯片正装先封装后蚀刻基岛露出封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170323 Address after: The 200127 Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia Patentee after: Xin Xin finance leasing (Tianjin) Co., Ltd. Address before: 214434 Binjiang Middle Road, Jiangyin Development Zone, Jiangsu, China, No. 275, No. Patentee before: Jiangsu Changjiang Electronics Technology Co., Ltd. |
|
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20121010 Assignee: Jiangsu Changjiang Electronics Technology Co., Ltd. Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd. Contract record no.: 2017320010028 Denomination of invention: Etching-first and packaging-later manufacturing method for chip formal single-surface three-dimensional circuit and packaging structure of chip formal single-surface three-dimensional circuit Granted publication date: 20131127 License type: Exclusive License Record date: 20170508 |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd. Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd. Contract record no.: 2017320010028 Date of cancellation: 20200515 |
|
| EC01 | Cancellation of recordation of patent licensing contract | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200604 Address after: 214434, No. 78, mayor road, Chengjiang, Jiangsu, Jiangyin, Wuxi Patentee after: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd. Address before: 1-1-1802-7, North Zone, financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Free Trade Port) Patentee before: Xin Xin finance leasing (Tianjin) Co.,Ltd. |
|
| TR01 | Transfer of patent right |