CN102723286B - 芯片正装双面三维线路先封后蚀制造方法及其封装结构 - Google Patents

芯片正装双面三维线路先封后蚀制造方法及其封装结构 Download PDF

Info

Publication number
CN102723286B
CN102723286B CN2012101899379A CN201210189937A CN102723286B CN 102723286 B CN102723286 B CN 102723286B CN 2012101899379 A CN2012101899379 A CN 2012101899379A CN 201210189937 A CN201210189937 A CN 201210189937A CN 102723286 B CN102723286 B CN 102723286B
Authority
CN
China
Prior art keywords
metal substrate
metal
green paint
coating
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2012101899379A
Other languages
English (en)
Other versions
CN102723286A (zh
Inventor
王新潮
李维平
梁志忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN2012101899379A priority Critical patent/CN102723286B/zh
Publication of CN102723286A publication Critical patent/CN102723286A/zh
Application granted granted Critical
Publication of CN102723286B publication Critical patent/CN102723286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明涉及一种芯片正装双面三维线路先封后蚀制造方法，它包括以下工艺步骤：取金属基板；金属基板表面预镀铜材；绿漆披覆；金属基板正面去除部分绿漆；电镀惰性金属线路层；电镀金属线路层；绿漆披覆；金属基板正面去除部分绿漆；电镀金属线路层；绿漆披覆；金属基板正面去除部分绿漆；覆上线路网板；金属化前处理；移除线路网板；电镀金属线路层；涂覆粘结物质；装片；金属线键合；包封；金属基板背面去除部分绿漆；化学蚀刻；电镀金属线路层；电镀金属线路层；绿漆披覆；绿漆表面开孔；清洗；植球；切割成品。本发明的有益效果是：降低了制造成本，提高了封装体的安全性和可靠性，减少了环境污染，能够真正做到高密度线路的设计和制造。

Description

芯片正装双面三维线路先封后蚀制造方法及其封装结构
技术领域
本发明涉及一种芯片正装双面三维线路先封后蚀制造方法及其封装结构，属于半导体封装技术领域。
背景技术
传统的高密度基板封装结构的制造工艺流程如下所示：
步骤一、参见图112，取一玻璃纤维材料制成的基板，
步骤二、参见图113，在玻璃纤维基板上所需的位置上开孔，
步骤三、参见图114，在玻璃纤维基板的背面披覆一层铜箔，
步骤四、参见图115，在玻璃纤维基板打孔的位置填入导电物质，
步骤五、参见图116，在玻璃纤维基板的正面披覆一层铜箔，
步骤六、参见图117，在玻璃纤维基板表面披覆光阻膜，
步骤七、参见图118，将光阻膜在需要的位置进行曝光显影开窗，
步骤八、参见图119，将完成开窗的部分进行蚀刻，
步骤九、参见图120，将基板表面的光阻膜剥除，
步骤十、参见图121，在铜箔线路层的表面进行防焊漆（俗称绿漆）的披覆，
步骤十一、参见图122，在防焊漆需要进行后工序的装片以及打线键合的区域进行开窗，
步骤十二、参见图123，在步骤十一进行开窗的区域进行电镀，相对形成基岛和引脚，
步骤十三、完成后续的装片、打线、包封、切割等相关工序。
上述传统高密度基板封装结构存在以下不足和缺陷：
1、多了一层的玻璃纤维材料，同样的也多了一层玻璃纤维的成本；
2、因为必须要用到玻璃纤维，所以就多了一层玻璃纤维厚度约100~150μm的厚度空间；
3、玻璃纤维本身就是一种发泡物质，所以容易因为放置的时间与环境吸入水分以及湿气，直接影响到可靠性的安全能力或是可靠性的等级；
4、玻璃纤维表面被覆了一层约50~100μm的铜箔金属层厚度，而金属层线路与线路的蚀刻距离也因为蚀刻因子的特性只能做到50~100μm的蚀刻间隙（参见图124，最好的制作能力是蚀刻间隙约等同于被蚀刻物体的厚度），所以无法真正的做到高密度线路的设计与制造；
5、因为必须要使用到铜箔金属层，而铜箔金属层是采用高压粘贴的方式，所以铜箔的厚度很难低于50μm的厚度，否则就很难操作如不平整或是铜箔破损或是铜箔延展移位等等；
6、也因为整个基板材料是采用玻璃纤维材料，所以明显的增加了玻璃纤维层的厚度100~150μm，无法真正的做到超薄的封装；
7、传统玻璃纤维加贴铜箔的工艺技术因为材质特性差异很大（膨胀系数），在恶劣环境的工序中容易造成应力变形，直接的影响到元件装载的精度以及元件与基板粘着性与可靠性。
发明内容
本发明的目的在于克服上述不足，提供一种芯片正装双面三维线路先封后蚀制造方法及其封装结构，其工艺简单，不需使用玻璃纤维层，减少了制造成本，提高了封装体的安全性和可靠性，减少了玻璃纤维材料带来的环境污染，而且金属基板线路层采用的是电镀方法，能够真正做到高密度线路的设计和制造。
本发明的目的是这样实现的：一种芯片正装双面三维线路先封后蚀制造方法，它包括以下工艺步骤： 
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面电镀一层铜材薄膜，
步骤三、绿漆披覆
在步骤二完成预镀铜材薄膜的金属基板正面及背面进行绿漆的被覆，
步骤四、金属基板正面去除部分绿漆
利用曝光显影设备在步骤三完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域，
步骤五、电镀惰性金属线路层
将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层， 
步骤六、电镀金属线路层
在步骤五中的惰性金属线路层表面镀上金属线路层， 
步骤七、绿漆披覆
在步骤六完成电镀金属线路层的金属基板正面再次进行绿漆的被覆， 
步骤八、金属基板正面去除部分绿漆
利用曝光显影设备在步骤七完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域，
步骤九、电镀金属线路层
将步骤八金属基板正面已完成开窗的图形区域电镀上金属线路层，
步骤十、绿漆披覆
在步骤九完成电镀金属线路层的金属基板正面再次进行绿漆的被覆， 
步骤十一、金属基板正面去除部分绿漆
利用曝光显影设备在步骤十完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域，
步骤十二、覆上线路网板
在金属基板正面覆上线路网板，
步骤十三、金属化前处理
对步骤十一金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理，
步骤十四、移除线路网板
将步骤十二中金属基板正面覆上的线路网板移除，
步骤十五、电镀金属线路层
将步骤十三金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层， 
步骤十六、涂覆粘结物质
在步骤十五相对形成的引脚上部正面涂覆导电或是不导电的粘结物质，
步骤十七、装片
在步骤十六引脚上部正面涂覆的导电或不导电粘结物质上进行芯片的植入，
步骤十八、金属线键合
在芯片正面与引脚正面之间进行键合金属线作业，
步骤十九、包封
将步骤十八完成装片打线后的金属基板正面进行包封塑封料作业，      
步骤二十、金属基板背面去除部分绿漆
利用曝光显影设备对金属基板背面披覆的绿漆进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行化学蚀刻的图形区域，
步骤二十一、化学蚀刻
将步骤二十中金属基板背面完成开窗的图形区域进行化学蚀刻， 
步骤二十二、电镀金属线路层
在步骤二十一完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀， 
步骤二十三、绿漆披覆
在步骤二十二完成电镀金属线路层的金属基板背面进行绿漆的被覆，
步骤二十四、金属基板背面去除部分绿漆
利用曝光显影设备在步骤二十三完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行电镀的图形区域，
步骤二十五、电镀金属线路层
将步骤二十四金属基板背面已完成开窗的图形区域电镀上金属线路层， 
步骤二十六、绿漆披覆
在步骤二十五完成电镀金属线路层的金属基板背面再次进行绿漆的被覆， 
步骤二十七、金属基板背面去除部分绿漆
利用曝光显影设备在步骤二十六完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行电镀的图形区域，
步骤二十八、覆上线路网板
在金属基板背面覆上线路网板，线路网板覆盖后续不需要进行金属化的区域，
步骤二十九、金属化前处理
对步骤二十七金属基板背面已完成开窗的图形区域进行电镀金属线路层的金属化前处理， 
步骤三十、移除线路网板
将步骤二十八中金属基板背面覆上的线路网板移除，
步骤三十一、电镀金属线路层
将步骤二十九金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层， 
步骤三十二、绿漆披覆
在步骤三十一完成电镀金属线路层的金属基板背面再次进行绿漆的被覆，
步骤三十三、绿漆表面开孔
在步骤三十二金属基板背面披覆的绿漆表面进行后续要植金属球区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法，
步骤三十四、清洗
对步骤三十三金属基板背面绿漆开孔处进行清洗，
步骤三十五、植球
在步骤三十四经过清洗的小孔内植入金属球， 
步骤三十六、切割成品
将步骤三十五完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得芯片正装双面三维线路先封后蚀封装结构成品。
一种芯片正装双面三维线路先封后蚀制造方法的封装结构，它包括引脚，所述引脚正面通过导电或不导电粘结物质设置有芯片，所述芯片正面与引脚正面之间用金属线相连接，所述引脚外围的区域、引脚与引脚之间的区域以及引脚下部的区域包封有绿漆，所述引脚上部的区域以及芯片和金属线外包封有塑封料，所述引脚下部的绿漆表面上开设有小孔，所述小孔与引脚背面相连通，所述小孔内设置有金属球，所述金属球与引脚背面相接触。
所述步骤三十四对金属基板背面绿漆开孔处进行清洗同时进行金属保护层被覆。
所述封装结构包括基岛，此时芯片通过导电或不导电粘结物质设置于基岛正面。
所述基岛有单个或多个。
所述基岛与引脚之间设置有静电释放圈，所述静电释放圈正面与芯片正面之间通过金属线相连接。 
与现有技术相比，本发明具有以下有益效果：
1、本发明不需要使用玻璃纤维层，所以可以减少玻璃纤维层所带来的成本；
2、本发明没有使用玻璃纤维层的发泡物质，所以可靠性的等级可以再提高，相对对封装体的安全性就会提高；
3、本发明不需要使用玻璃纤维层物质，所以就可以减少玻璃纤维材料所带来的环境污染；
4、本发明的三维金属基板线路层所采用的是电镀方法，而电镀层的总厚度约在10~15μm，而线路与线路之间的间隙可以轻松的达到25μm以下的间隙，所以可以真正地做到高密度内引脚线路平铺的技术能力；
5、本发明的三维金属基板因采用的是金属层电镀法，所以比玻璃纤维高压铜箔金属层的工艺来得简单，且不会有金属层因为高压产生金属层不平整、金属层破损以及金属层延展移位的不良或困惑；
6、本发明的三维金属基板线路层是在金属基材的表面进行金属电镀，所以材质特性基本相同，所以镀层线路与金属基材的内应力基本相同，可以轻松的进行恶劣环境的后工程（如高温共晶装片、高温锡材焊料装片以及高温被动元件的表面贴装工作）而不容易产生应力变形。
附图说明
图1~图36为本发明芯片正装双面三维线路先封后蚀制造方法实施例一的各工序示意图。
图37为本发明芯片正装双面三维线路先封后蚀封装结构实施例一的结构示意图。
图38~图73为本发明芯片正装双面三维线路先封后蚀制造方法实施例二的各工序示意图。
图74为本发明芯片正装双面三维线路先封后蚀封装结构实施例二的结构示意图。
图75~图110为本发明芯片正装双面三维线路先封后蚀制造方法实施例三的各工序示意图。
图111为本发明芯片正装双面三维线路先封后蚀封装结构实施例三的结构示意图。
图112~图123为传统的高密度基板封装结构的制造工艺流程的各工序示意图。
图124为玻璃纤维表面铜箔金属层的蚀刻状况示意图。
其中：
金属基板1
铜材薄膜2
绿漆3
惰性金属线路层4
金属线路层5
线路网板6
金属化前处理层7
导电或不导电粘结物质8
芯片9
金属线10
塑封料11
小孔12
金属保护层13
金属球14
引脚15
基岛16
静电释放圈17。
具体实施方式
本发明芯片正装双面三维线路先封后蚀制造方法包括以下工艺步骤：
实施例一、无基岛
步骤一、取金属基板
参见图1，取一片厚度合适的金属基板，所述金属基板的材质可以依据芯片的功能与特性进行变换，例如：铜材、铁材、镍铁材或锌铁材等；
步骤二、金属基板表面预镀铜材
参见图2，在金属基板表面电镀一层铜材薄膜，目的是为后续电镀作基础，所述电镀的方式可以采用化学镀或是电解电镀；
步骤三、绿漆披覆
参见图3，在步骤二完成预镀铜材薄膜的金属基板正面及背面进行绿漆的被覆，以保护后续的电镀金属层工艺作业；
步骤四、金属基板正面去除部分绿漆
参见图4，利用曝光显影设备在步骤三完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤五、电镀惰性金属线路层
参见图5，将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层，作为后续蚀刻作业的阻挡层，所述惰性金属线路层材料采用镍、钛或铜等，所述电镀方式采用化学镀或电解电镀方式；
步骤六、电镀金属线路层
参见图6，在步骤五中的惰性金属线路层表面镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤七、绿漆披覆
参见图7，在步骤六完成电镀金属线路层的金属基板正面再次进行绿漆的被覆，以保护后续的电镀金属层工艺作业；
步骤八、金属基板正面去除部分绿漆
参见图8，利用曝光显影设备在步骤七完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤九、电镀金属线路层
参见图9，将步骤八金属基板正面已完成开窗的图形区域电镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤十、绿漆披覆
参见图10，在步骤九完成电镀金属线路层的金属基板正面再次进行绿漆的被覆，以保护后续的电镀金属层工艺作业；
步骤十一、金属基板正面去除部分绿漆
参见图11，利用曝光显影设备在步骤十完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤十二、覆上线路网板
参见图12，在金属基板正面覆上线路网板，线路网板覆盖后续不需要进行金属化的区域；
步骤十三、金属化前处理
参见图13，对步骤十一金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理，所述金属化前处理方式可采用涂布、喷洒、印刷、淋涂或浸泡等方式；
步骤十四、移除线路网板
参见图14，将步骤十二中金属基板正面覆上的线路网板移除；
步骤十五、电镀金属线路层
参见图15，将步骤十三金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板正面相对形成引脚的上部，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤十六、涂覆粘结物质
参见图16，在步骤十五相对形成的引脚上部正面涂覆导电或是不导电的粘结物质，目的是为后续芯片植入后与引脚的接合；
步骤十七、装片
参见图17，在步骤十六引脚上部正面涂覆的导电或不导电粘结物质上进行芯片的植入；
芯片植入可以有单个或多个，若植入的芯片为多个时，后续还要进行芯片正面与芯片正面之间的金属线键合作业；
步骤十八、金属线键合
参见图18，在芯片正面与引脚正面之间进行键合金属线作业，所述金属线的材料采用金、银、铜、铝或合金材料，金属线的形状可以是丝状也可以是带状；
步骤十九、包封
参见图19，将步骤十八完成装片打线后的金属基板正面进行包封塑封料作业，塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；   
步骤二十、金属基板背面去除部分绿漆
参见图20，利用曝光显影设备对金属基板背面披覆的绿漆进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行化学蚀刻的图形区域；
步骤二十一、化学蚀刻
参见图21，将步骤二十中金属基板背面完成开窗的图形区域进行化学蚀刻，化学蚀刻直至惰性金属线路层的位置为止，蚀刻药水可以采用氯化铜或是氯化铁；
步骤二十二、电镀金属线路层
参见图22，在步骤二十一完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀，所述金属线路层可以是单层或多层，所述金属线路层材料采用铜镍金、铜镍银、钯金、金或铜等，所述电镀方法可以是化学电镀或是电解电镀；
步骤二十三、绿漆披覆
参见图23，在步骤二十二完成电镀金属线路层的金属基板背面进行绿漆的被覆；
步骤二十四、金属基板背面去除部分绿漆
参见图24，利用曝光显影设备在步骤二十三完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行电镀的图形区域；
步骤二十五、电镀金属线路层
参见图25，将步骤二十四金属基板背面已完成开窗的图形区域电镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤二十六、绿漆披覆
参见图26，在步骤二十五完成电镀金属线路层的金属基板背面再次进行绿漆的被覆，以保护后续的电镀金属层工艺作业；
步骤二十七、金属基板背面去除部分绿漆
参见图27，利用曝光显影设备在步骤二十六完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行电镀的图形区域；
步骤二十八、覆上线路网板
参见图28，在金属基板背面覆上线路网板，线路网板覆盖后续不需要进行金属化的区域；
步骤二十九、金属化前处理
参见图29，对步骤二十七金属基板背面已完成开窗的图形区域进行电镀金属线路层的金属化前处理，所述金属化前处理方式可采用涂布、喷洒、印刷、淋涂或浸泡等方式；
步骤三十、移除线路网板
参见图30，将步骤二十八中金属基板背面覆上的线路网板移除；
步骤三十一、电镀金属线路层
参见图31，将步骤二十九金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板正面相对形成引脚的下部，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤三十二、绿漆披覆
参见图32，在步骤三十一完成电镀金属线路层的金属基板背面再次进行绿漆的被覆；
步骤三十三、绿漆表面开孔
参见图33，在步骤三十二金属基板背面披覆的绿漆表面进行后续要植金属球区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法；
步骤三十四、清洗
参见图34，对步骤三十三金属基板背面绿漆开孔处进行清洗以去除氧化物质或有机物质等，同时可进行金属保护层的被覆，金属保护层采用抗氧化剂；
步骤三十五、植球
参见图35，在步骤三十四经过清洗的小孔内植入金属球，金属球与引脚的背面相接触，所述植球方式可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体，金属球的材料可以是纯锡或锡合金；
步骤三十六、切割成品
参见图36，将步骤三十五完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得芯片正装双面三维线路先封后蚀封装结构成品。
实施例一的封装结构如下：
参见图37，本发明芯片正装双面三维线路先封后蚀封装结构，它包括引脚15，所述引脚15正面通过导电或不导电粘结物质8设置有芯片9，所述芯片9正面与引脚15正面之间用金属线10相连接，所述引脚15外围的区域、引脚15与引脚15之间的区域以及引脚15下部的区域包封有绿漆3，所述引脚15上部的区域以及芯片9和金属线10外包封有塑封料11，所述引脚15下部的绿漆3表面上开设有小孔12，所述小孔12与引脚15背面相连通，所述小孔12内设置有金属球14，所述金属球14与引脚15背面相接触，所述金属球14与引脚15背面之间设置有金属保护层13，所述金属保护层13为抗氧化剂。
实施例二、有基岛
步骤一、取金属基板
参见图38，取一片厚度合适的金属基板，所述金属基板的材质可以依据芯片的功能与特性进行变换，例如：铜材、铁材、镍铁材或锌铁材等；
步骤二、金属基板表面预镀铜材
参见图39，在金属基板表面电镀一层铜材薄膜，目的是为后续电镀作基础，所述电镀的方式可以采用化学镀或是电解电镀；
步骤三、绿漆披覆
参见图40，在步骤二完成预镀铜材薄膜的金属基板正面及背面进行绿漆的被覆，以保护后续的电镀金属层工艺作业；
步骤四、金属基板正面去除部分绿漆
参见图41，利用曝光显影设备在步骤三完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤五、电镀惰性金属线路层
参见图42，将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层，作为后续蚀刻作业的阻挡层，所述惰性金属线路层材料采用镍、钛或铜等，所述电镀方式采用化学镀或电解电镀方式；
步骤六、电镀金属线路层
参见图43，在步骤五中的惰性金属线路层表面镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤七、绿漆披覆
参见图44，在步骤六完成电镀金属线路层的金属基板正面再次进行绿漆的被覆，以保护后续的电镀金属层工艺作业；
步骤八、金属基板正面去除部分绿漆
参见图45，利用曝光显影设备在步骤七完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤九、电镀金属线路层
参见图46，将步骤八金属基板正面已完成开窗的图形区域电镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤十、绿漆披覆
参见图47，在步骤九完成电镀金属线路层的金属基板正面再次进行绿漆的被覆，以保护后续的电镀金属层工艺作业；
步骤十一、金属基板正面去除部分绿漆
参见图48，利用曝光显影设备在步骤十完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤十二、覆上线路网板
参见图49，在金属基板正面覆上线路网板，线路网板覆盖后续不需要进行金属化的区域；
步骤十三、金属化前处理
参见图50，对步骤十一金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理，所述金属化前处理方式可采用涂布、喷洒、印刷、淋涂或浸泡等方式；
步骤十四、移除线路网板
参见图51，将步骤十二中金属基板正面覆上的线路网板移除；
步骤十五、电镀金属线路层
参见图52，将步骤十三金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板正面相对形成基岛和引脚的上部，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤十六、涂覆粘结物质
参见图53，在步骤十五相对形成的基岛上部正面涂覆导电或是不导电的粘结物质，目的是为后续芯片植入后与引脚的接合；
步骤十七、装片
参见图54，在步骤十六基岛上部正面涂覆的导电或不导电粘结物质上进行芯片的植入；
芯片植入可以有单个或多个，若植入的芯片为多个时，后续还要进行芯片正面与芯片正面之间的金属线键合作业；
步骤十八、金属线键合
参见图55，在芯片正面与引脚正面之间进行键合金属线作业，所述金属线的材料采用金、银、铜、铝或合金材料，金属线的形状可以是丝状也可以是带状；
步骤十九、包封
参见图56，将步骤十八完成装片打线后的金属基板正面进行包封塑封料作业，塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；   
步骤二十、金属基板背面去除部分绿漆
参见图57，利用曝光显影设备对金属基板背面披覆的绿漆进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行化学蚀刻的图形区域；
步骤二十一、化学蚀刻
参见图58，将步骤二十中金属基板背面完成开窗的图形区域进行化学蚀刻，化学蚀刻直至惰性金属线路层的位置为止，蚀刻药水可以采用氯化铜或是氯化铁；
步骤二十二、电镀金属线路层
参见图59，在步骤二十一完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀，所述金属线路层可以是单层或多层，所述金属线路层材料采用铜镍金、铜镍银、钯金、金或铜等，所述电镀方法可以是化学电镀或是电解电镀；
步骤二十三、绿漆披覆
参见图60，在步骤二十二完成电镀金属线路层的金属基板背面进行绿漆的被覆；
步骤二十四、金属基板背面去除部分绿漆
参见图61，利用曝光显影设备在步骤二十三完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行电镀的图形区域；
步骤二十五、电镀金属线路层
参见图62，将步骤二十四金属基板背面已完成开窗的图形区域电镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤二十六、绿漆披覆
参见图63，在步骤二十五完成电镀金属线路层的金属基板背面再次进行绿漆的被覆，以保护后续的电镀金属层工艺作业；
步骤二十七、金属基板背面去除部分绿漆
参见图64，利用曝光显影设备在步骤二十六完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行电镀的图形区域；
步骤二十八、覆上线路网板
参见图65，在金属基板背面覆上线路网板，线路网板覆盖后续不需要进行金属化的区域；
步骤二十九、金属化前处理
参见图66，对步骤二十七金属基板背面已完成开窗的图形区域进行电镀金属线路层的金属化前处理，所述金属化前处理方式可采用涂布、喷洒、印刷、淋涂或浸泡等方式；
步骤三十、移除线路网板
参见图67，将步骤二十八中金属基板背面覆上的线路网板移除；
步骤三十一、电镀金属线路层
参见图68，将步骤二十九金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板正面相对形成基岛和引脚的下部，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤三十二、绿漆披覆
参见图69，在步骤三十一完成电镀金属线路层的金属基板背面再次进行绿漆的被覆；
步骤三十三、绿漆表面开孔
参见图70，在步骤三十二金属基板背面披覆的绿漆表面进行后续要植金属球区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法；
步骤三十四、清洗
参见图71，对步骤三十三金属基板背面绿漆开孔处进行清洗以去除氧化物质或有机物质等，同时可进行金属保护层的被覆，金属保护层采用抗氧化剂；
步骤三十五、植球
参见图72，在步骤三十四经过清洗的小孔内植入金属球，金属球与引脚的背面相接触，所述植球方式可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体，金属球的材料可以是纯锡或锡合金；
步骤三十六、切割成品
参见图73，将步骤三十五完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得芯片正装双面三维线路先封后蚀封装结构成品。
实施例二的封装结构如下：
参见图74，本发明芯片正装双面三维线路先封后蚀封装结构，它包括基岛16和引脚15，所述基岛16正面通过导电或不导电粘结物质8设置有芯片9，所述芯片9正面与引脚15正面之间用金属线10相连接，所述基岛16外围的区域、基岛16和引脚15之间的区域、引脚15与引脚15之间的区域以及基岛16和引脚16下部的区域包封有绿漆3，所述基岛16和引脚15上部的区域以及芯片9和金属线10外包封有塑封料11，所述引脚15下部的绿漆3表面上开设有小孔12，所述小孔12与引脚15背面相连通，所述小孔12内设置有金属球14，所述金属球14与引脚15背面相接触，所述金属球14与引脚15背面之间设置有金属保护层13，所述金属保护层13为抗氧化剂。
实施例三、有基岛静电释放圈
步骤一、取金属基板
参见图75，取一片厚度合适的金属基板，所述金属基板的材质可以依据芯片的功能与特性进行变换，例如：铜材、铁材、镍铁材或锌铁材等；
步骤二、金属基板表面预镀铜材
参见图76，在金属基板表面电镀一层铜材薄膜，目的是为后续电镀作基础，所述电镀的方式可以采用化学镀或是电解电镀；
步骤三、绿漆披覆
参见图77，在步骤二完成预镀铜材薄膜的金属基板正面及背面进行绿漆的被覆，以保护后续的电镀金属层工艺作业；
步骤四、金属基板正面去除部分绿漆
参见图78，利用曝光显影设备在步骤三完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤五、电镀惰性金属线路层
参见图79，将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层，作为后续蚀刻作业的阻挡层，所述惰性金属线路层材料采用镍、钛或铜等，所述电镀方式采用化学镀或电解电镀方式；
步骤六、电镀金属线路层
参见图80，在步骤五中的惰性金属线路层表面镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤七、绿漆披覆
参见图81，在步骤六完成电镀金属线路层的金属基板正面再次进行绿漆的被覆，以保护后续的电镀金属层工艺作业；
步骤八、金属基板正面去除部分绿漆
参见图82，利用曝光显影设备在步骤七完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤九、电镀金属线路层
参见图83，将步骤八金属基板正面已完成开窗的图形区域电镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤十、绿漆披覆
参见图84，在步骤九完成电镀金属线路层的金属基板正面再次进行绿漆的被覆，以保护后续的电镀金属层工艺作业；
步骤十一、金属基板正面去除部分绿漆
参见图85，利用曝光显影设备在步骤十完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域；
步骤十二、覆上线路网板
参见图86，在金属基板正面覆上线路网板，线路网板覆盖后续不需要进行金属化的区域；
步骤十三、金属化前处理
参见图87，对步骤十一金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理，所述金属化前处理方式可采用涂布、喷洒、印刷、淋涂或浸泡等方式；
步骤十四、移除线路网板
参见图88，将步骤十二中金属基板正面覆上的线路网板移除；
步骤十五、电镀金属线路层
参见图89，将步骤十三金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板正面相对形成基岛、引脚和静电释放圈的上部，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤十六、涂覆粘结物质
参见图90，在步骤十五相对形成的基岛上部正面涂覆导电或是不导电的粘结物质，目的是为后续芯片植入后与引脚的接合；
步骤十七、装片
参见图91，在步骤十六基岛上部正面涂覆的导电或不导电粘结物质上进行芯片的植入；
芯片植入可以有单个或多个，若植入的芯片为多个时，后续还要进行芯片正面与芯片正面之间的金属线键合作业；
步骤十八、金属线键合
参见图92，在芯片正面与引脚正面之间以及芯片正面与静电释放圈正面之间进行键合金属线作业，所述金属线的材料采用金、银、铜、铝或合金材料，金属线的形状可以是丝状也可以是带状；
步骤十九、包封
参见图93，将步骤十八完成装片打线后的金属基板正面进行包封塑封料作业，塑封料的包封方式可以采用模具灌胶方式、喷涂方式或刷胶方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂；   
步骤二十、金属基板背面去除部分绿漆
参见图94，利用曝光显影设备对金属基板背面披覆的绿漆进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行化学蚀刻的图形区域；
步骤二十一、化学蚀刻
参见图95，将步骤二十中金属基板背面完成开窗的图形区域进行化学蚀刻，化学蚀刻直至惰性金属线路层的位置为止，蚀刻药水可以采用氯化铜或是氯化铁；
步骤二十二、电镀金属线路层
参见图96，在步骤二十一完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀，所述金属线路层可以是单层或多层，所述金属线路层材料采用铜镍金、铜镍银、钯金、金或铜等，所述电镀方法可以是化学电镀或是电解电镀；
步骤二十三、绿漆披覆
参见图97，在步骤二十二完成电镀金属线路层的金属基板背面进行绿漆的被覆；
步骤二十四、金属基板背面去除部分绿漆
参见图98，利用曝光显影设备在步骤二十三完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行电镀的图形区域；
步骤二十五、电镀金属线路层
参见图99，将步骤二十四金属基板背面已完成开窗的图形区域电镀上金属线路层，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤二十六、绿漆披覆
参见图100，在步骤二十五完成电镀金属线路层的金属基板背面再次进行绿漆的被覆，以保护后续的电镀金属层工艺作业；
步骤二十七、金属基板背面去除部分绿漆
参见图101，利用曝光显影设备在步骤二十六完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行电镀的图形区域；
步骤二十八、覆上线路网板
参见图102，在金属基板背面覆上线路网板，线路网板覆盖后续不需要进行金属化的区域；
步骤二十九、金属化前处理
参见图103，对步骤二十七金属基板背面已完成开窗的图形区域进行电镀金属线路层的金属化前处理，所述金属化前处理方式可采用涂布、喷洒、印刷、淋涂或浸泡等方式；
步骤三十、移除线路网板
参见图104，将步骤二十八中金属基板背面覆上的线路网板移除；
步骤三十一、电镀金属线路层
参见图105，将步骤二十九金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板正面相对形成基岛、引脚和静电释放圈的下部，所述金属线路层可以是单层或多层，所述金属线路层材料采用银、铝、铜、镍金或镍钯金等，所述电镀方式可以是化学电镀也可以是电解电镀的方式；
步骤三十二、绿漆披覆
参见图106，在步骤三十一完成电镀金属线路层的金属基板背面再次进行绿漆的被覆；
步骤三十三、绿漆表面开孔
参见图107，在步骤三十二金属基板背面披覆的绿漆表面进行后续要植金属球区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法；
步骤三十四、清洗
参见图108，对步骤三十三金属基板背面绿漆开孔处进行清洗以去除氧化物质或有机物质等，同时可进行金属保护层的被覆，金属保护层采用抗氧化剂；
步骤三十五、植球
参见图109，在步骤三十四经过清洗的小孔内植入金属球，金属球与引脚的背面相接触，所述植球方式可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体，金属球的材料可以是纯锡或锡合金；
步骤三十六、切割成品
参见图110，将步骤三十五完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得芯片正装双面三维线路先封后蚀封装结构成品。
实施例三的封装结构如下：
参见图111，本发明芯片正装双面三维线路先封后蚀封装结构，它包括基岛16和引脚15，所述基岛16与引脚15之间设置有静电释放圈17，所述基岛16正面通过导电或不导电粘结物质8设置有芯片9，所述芯片9正面与引脚15正面之间以及芯片9正面与静电释放圈17之间用金属线10相连接，所述基岛16外围的区域、基岛16和引脚15之间的区域、引脚15与引脚15之间的区域以及基岛16和引脚15下部的区域包封有绿漆3，所述基岛16和引脚15上部的区域以及芯片9和金属线10外包封有塑封料11，所述引脚15下部的绿漆3表面上开设有小孔12，所述小孔12与引脚15背面相连通，所述小孔12内设置有金属球14，所述金属球14与引脚15背面相接触，所述金属球14与引脚15背面之间设置有金属保护层13，所述金属保护层13为抗氧化剂。

Claims (2)

1.一种芯片正装双面三维线路先封后蚀制造方法，其特征在于所述方法包括以下工艺步骤： 
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面电镀一层铜材薄膜，
步骤三、绿漆披覆
在步骤二完成预镀铜材薄膜的金属基板正面及背面进行绿漆的被覆，
步骤四、金属基板正面去除部分绿漆
利用曝光显影设备在步骤三完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域，
步骤五、电镀惰性金属线路层
将步骤四金属基板正面已完成开窗的图形区域电镀上惰性金属线路层， 
步骤六、电镀金属线路层
在步骤五中的惰性金属线路层表面镀上金属线路层， 
步骤七、绿漆披覆
在步骤六完成电镀金属线路层的金属基板正面再次进行绿漆的被覆， 
步骤八、金属基板正面去除部分绿漆
利用曝光显影设备在步骤七完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域，
步骤九、电镀金属线路层
将步骤八金属基板正面已完成开窗的图形区域电镀上金属线路层，
步骤十、绿漆披覆
在步骤九完成电镀金属线路层的金属基板正面再次进行绿漆的被覆， 
步骤十一、金属基板正面去除部分绿漆
利用曝光显影设备在步骤十完成绿漆披覆的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行电镀的图形区域，
步骤十二、覆上线路网板
在金属基板正面覆上线路网板，
步骤十三、金属化前处理
对步骤十一金属基板正面已完成开窗的图形区域进行电镀金属线路层的金属化前处理，
步骤十四、移除线路网板
将步骤十二中金属基板正面覆上的线路网板移除，
步骤十五、电镀金属线路层
将步骤十三金属基板正面完成电镀金属线路层前处理的区域电镀上金属线路层，所述金属线路层电镀完成后即在金属基板正面相对形成引脚或基岛和引脚或基岛、引脚或静电释放圈共同的上部， 
步骤十六、涂覆粘结物质
当步骤十五仅相对形成的引脚上部时，在引脚上部正面涂覆导电或是不导电的粘结物质；当步骤十五相对形成的基岛和引脚上部或基岛、引脚和静电释放圈上部时，在基岛上部正面涂覆导电或是不导电的粘结物质， 
步骤十七、装片
在步骤十六引脚或基岛上部正面涂覆的导电或不导电粘结物质上进行芯片的植入，
步骤十八、金属线键合
在芯片正面与引脚正面之间进行键合金属线作业，
步骤十九、包封
将步骤十八完成装片打线后的金属基板正面进行包封塑封料作业，      
步骤二十、金属基板背面去除部分绿漆
利用曝光显影设备对金属基板背面披覆的绿漆进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行化学蚀刻的图形区域，
步骤二十一、化学蚀刻
将步骤二十中金属基板背面完成开窗的图形区域进行化学蚀刻， 
步骤二十二、电镀金属线路层
在步骤二十一完成化学蚀刻后露出的惰性金属线路层表面进行金属线路层的电镀， 
步骤二十三、绿漆披覆
在步骤二十二完成电镀金属线路层的金属基板背面进行绿漆的被覆，
步骤二十四、金属基板背面去除部分绿漆
利用曝光显影设备在步骤二十三完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行电镀的图形区域，
步骤二十五、电镀金属线路层
将步骤二十四金属基板背面已完成开窗的图形区域电镀上金属线路层， 
步骤二十六、绿漆披覆
在步骤二十五完成电镀金属线路层的金属基板背面再次进行绿漆的被覆， 
步骤二十七、金属基板背面去除部分绿漆
利用曝光显影设备在步骤二十六完成绿漆披覆的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行电镀的图形区域，
步骤二十八、覆上线路网板
在金属基板背面覆上线路网板，线路网板覆盖后续不需要进行金属化的区域，
步骤二十九、金属化前处理
对步骤二十七金属基板背面已完成开窗的图形区域进行电镀金属线路层的金属化前处理， 
步骤三十、移除线路网板
将步骤二十八中金属基板背面覆上的线路网板移除，
步骤三十一、电镀金属线路层
将步骤二十九金属基板背面完成电镀金属线路层前处理的区域电镀上金属线路层，金属线路层电镀完成后即在金属基板背面相对形成引脚或基岛和引脚或基岛、引脚和静电释放圈共同的下部，
步骤三十二、绿漆披覆
在步骤三十一完成电镀金属线路层的金属基板背面再次进行绿漆的被覆，
步骤三十三、绿漆表面开孔
在步骤三十二金属基板背面披覆的绿漆表面进行后续要植金属球区域的开孔作业，所述开孔方式可以采用干式激光烧结或是湿式化学腐蚀的方法，
步骤三十四、清洗
对步骤三十三金属基板背面绿漆开孔处进行清洗，
步骤三十五、植球
在步骤三十四经过清洗的小孔内植入金属球， 
步骤三十六、切割成品
将步骤三十五完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得芯片正装双面三维线路先封后蚀封装结构成品。
2.根据权利要求1所述的一种芯片正装双面三维线路先封后蚀制造方法，其特征在于：所述步骤三十四对金属基板背面绿漆开孔处进行清洗同时进行金属保护层被覆。
CN2012101899379A 2012-06-09 2012-06-09 芯片正装双面三维线路先封后蚀制造方法及其封装结构 Active CN102723286B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101899379A CN102723286B (zh) 2012-06-09 2012-06-09 芯片正装双面三维线路先封后蚀制造方法及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101899379A CN102723286B (zh) 2012-06-09 2012-06-09 芯片正装双面三维线路先封后蚀制造方法及其封装结构

Publications (2)

Publication Number Publication Date
CN102723286A CN102723286A (zh) 2012-10-10
CN102723286B true CN102723286B (zh) 2013-11-27

Family

ID=46949010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101899379A Active CN102723286B (zh) 2012-06-09 2012-06-09 芯片正装双面三维线路先封后蚀制造方法及其封装结构

Country Status (1)

Country Link
CN (1) CN102723286B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691314A (zh) * 2004-04-21 2005-11-02 美龙翔微电子科技（深圳）有限公司 倒装球栅阵列封装基板及其制作工艺
CN101840901A (zh) * 2010-04-30 2010-09-22 江苏长电科技股份有限公司 无基岛静电释放圈引线框结构及其生产方法
CN102005432A (zh) * 2010-09-30 2011-04-06 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4373122B2 (ja) * 2003-04-28 2009-11-25 大日本印刷株式会社 樹脂封止型半導体装置とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691314A (zh) * 2004-04-21 2005-11-02 美龙翔微电子科技（深圳）有限公司 倒装球栅阵列封装基板及其制作工艺
CN101840901A (zh) * 2010-04-30 2010-09-22 江苏长电科技股份有限公司 无基岛静电释放圈引线框结构及其生产方法
CN102005432A (zh) * 2010-09-30 2011-04-06 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2004-327903A 2004.11.18

Also Published As

Publication number Publication date
CN102723286A (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
CN102723293B (zh) 芯片倒装单面三维线路先蚀后封制造方法及其封装结构
CN102723280B (zh) 单面三维线路芯片倒装先蚀后封制造方法
CN102723284B (zh) 芯片正装单面三维线路先蚀后封制造方法及其封装结构
CN102723282B (zh) 芯片正装双面三维线路先蚀后封制造方法及其封装结构
CN102723289B (zh) 芯片正装单面三维线路先封后蚀制造方法及其封装结构
CN102723288B (zh) 芯片倒装单面三维线路先封后蚀制造方法及其封装结构
CN102856212A (zh) 双面三维线路芯片倒装先封后蚀制造方法及其封装结构
CN102723290B (zh) 单面三维线路芯片正装先封后蚀制造方法及其封装结构
CN102723287B (zh) 双面三维线路芯片正装先封后蚀制造方法及其封装结构
CN102723285B (zh) 单面三维线路芯片正装先蚀后封制造方法及其封装结构
CN102723286B (zh) 芯片正装双面三维线路先封后蚀制造方法及其封装结构
CN102760668B (zh) 单面三维线路芯片倒装先封后蚀制造方法
CN102856291B (zh) 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法
CN102723292B (zh) 芯片倒装双面三维线路先蚀后封制造方法及其封装结构
CN102723291B (zh) 双面三维线路芯片倒装先蚀后封制造方法及其封装结构
CN102723281B (zh) 芯片倒装双面三维线路先封后蚀制造方法及其封装结构
CN102723283B (zh) 双面三维线路芯片正装先蚀后封制造方法及其封装结构
CN102856287A (zh) 多芯片正装先封装后蚀刻基岛露出封装结构及其制造方法
CN102856268B (zh) 多芯片正装先封装后蚀刻无基岛封装结构及其制造方法
CN102856286B (zh) 单芯片正装先封装后蚀刻无基岛封装结构及其制造方法
CN102856283A (zh) 单芯片正装先封装后蚀刻基岛埋入封装结构及其制造方法
CN102856293B (zh) 单芯片正装先蚀刻后封装无基岛封装结构及其制造方法
CN102881671B (zh) 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法
CN102867789B (zh) 单芯片正装先封装后蚀刻基岛露出封装结构及其制造方法
CN102856294A (zh) 单芯片正装先蚀刻后封装基岛埋入封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170323

Address after: The 200127 Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia

Patentee after: Xin Xin finance leasing (Tianjin) Co., Ltd.

Address before: 214434 Binjiang Middle Road, Jiangyin Development Zone, Jiangsu, China, No. 275, No.

Patentee before: Jiangsu Changjiang Electronics Technology Co., Ltd.

TR01 Transfer of patent right
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20121010

Assignee: Jiangsu Changjiang Electronics Technology Co., Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd.

Contract record no.: 2017320010028

Denomination of invention: Packaging-first and etching-later manufacturing method for chip formal double-surface three-dimensional circuit and packaging structure of chip formal double-surface three-dimensional circuit

Granted publication date: 20131127

License type: Exclusive License

Record date: 20170508

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd.

Contract record no.: 2017320010028

Date of cancellation: 20200515

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200604

Address after: 214434, No. 78, mayor road, Chengjiang, Jiangsu, Jiangyin, Wuxi

Patentee after: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 1-1-1802-7, North Zone, financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Free Trade Port)

Patentee before: Xin Xin finance leasing (Tianjin) Co.,Ltd.