CN102856291B - 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法 - Google Patents

多芯片正装先蚀刻后封装无基岛封装结构及其制造方法 Download PDF

Info

Publication number
CN102856291B
CN102856291B CN201210140803.8A CN201210140803A CN102856291B CN 102856291 B CN102856291 B CN 102856291B CN 201210140803 A CN201210140803 A CN 201210140803A CN 102856291 B CN102856291 B CN 102856291B
Authority
CN
China
Prior art keywords
metal
pin
back side
photoresistance film
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210140803.8A
Other languages
English (en)
Other versions
CN102856291A (zh
Inventor
王新潮
李维平
梁志忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201210140803.8A priority Critical patent/CN102856291B/zh
Publication of CN102856291A publication Critical patent/CN102856291A/zh
Application granted granted Critical
Publication of CN102856291B publication Critical patent/CN102856291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及一种多芯片正装先蚀刻后封装基岛埋入封装结构及其制造方法，所述结构包括基岛（1）和引脚（2），所述基岛（1）正面设置有芯片（4），所述芯片（4）正面与引脚（2）正面之间用金属线（5）相连接，所述基岛（1）和引脚（2）周围区域以及芯片（4）和金属线（5）外均包封有塑封料（6），所述引脚（2）下部的塑封料（6）表面上开设有小孔（7），所述小孔（7）与引脚（2）背面相连通，所述小孔（7）内设置有金属球（9），所述金属球（9）与引脚（2）背面相接触。本发明的有益效果是：降低了制造成本，提高了封装体的安全性和可靠性，减少了环境污染，能够真正做到高密度线路的设计和制造。

Description

多芯片正装先蚀刻后封装无基岛封装结构及其制造方法
技术领域
本发明涉及一种多芯片正装先蚀刻后封装无基岛封装结构及其制造方法。属于半导体封装技术领域。
背景技术
传统的高密度基板封装结构的制造工艺流程如下所示：
步骤一、参见图26，取一玻璃纤维材料制成的基板，
步骤二、参见图27，在玻璃纤维基板上所需的位置上开孔，
步骤三、参见图28，在玻璃纤维基板的背面披覆一层铜箔，
步骤四、参见图29，在玻璃纤维基板打孔的位置填入导电物质，
步骤五、参见图30，在玻璃纤维基板的正面披覆一层铜箔，
步骤六、参见图31，在玻璃纤维基板表面披覆光阻膜，
步骤七、参见图32，将光阻膜在需要的位置进行曝光显影开窗，
步骤八、参见图33，将完成开窗的部分进行蚀刻，
步骤九、参见图34，将基板表面的光阻膜剥除，
步骤十、参见图35，在铜箔线路层的表面进行防焊漆（俗称绿漆）的披覆，
步骤十一、参见图36，在防焊漆需要进行后工序的装片以及打线键合的区域进行开窗，
步骤十二、参见图37，在步骤十一进行开窗的区域进行电镀，相对形成基岛和引脚，
步骤十三、完成后续的装片、打线、包封、切割等相关工序。
上述传统高密度基板封装结构存在以下不足和缺陷：
1、多了一层的玻璃纤维材料，同样的也多了一层玻璃纤维的成本；
2、因为必须要用到玻璃纤维，所以就多了一层玻璃纤维厚度约100~150μm的厚度空间；
3、玻璃纤维本身就是一种发泡物质，所以容易因为放置的时间与环境吸入水分以及湿气，直接影响到可靠性的安全能力或是可靠性等级；
4、玻璃纤维表面被覆了一层约50~100μm的铜箔金属层厚度，而金属层线路与线路的蚀刻距离也因为蚀刻因子的特性只能做到50~100μm的蚀刻间隙（蚀刻因子: 最好制做的能力是蚀刻间隙约等同于被蚀刻物体的厚度，参见图38），所以无法真正的做到高密度线路的设计与制造；
5、因为必须要使用到铜箔金属层，而铜箔金属层是采用高压粘贴的方式，所以铜箔的厚度很难低于50μm的厚度，否则就很难操作如不平整或是铜箔破损或是铜箔延展移位等等；
6、也因为整个基板材料是采用玻璃纤维材料，所以明显的增加了玻璃纤维层的厚度100~150μm，无法真正的做到超薄的封装；
7、传统玻璃纤维加贴铜箔的工艺技术因为材质特性差异很大（膨胀系数），在恶劣环境的工序中容易造成应力变形，直接的影响到元件装载的精度以及元件与基板粘着性与可靠性。
发明内容
本发明的目的在于克服上述不足，提供一种多芯片正装先蚀刻后封装无基岛封装结构及其制作方法，其工艺简单，不需使用玻璃纤维层，减少了制作成本，提高了封装体的安全性和可靠性，减少了玻璃纤维材料带来的环境污染，而且金属基板线路层采用的是电镀方法，能够真正做到高密度线路的设计和制造。
本发明的目的是这样实现的：一种多芯片正装先蚀刻后封装无基岛封装结构，它包括引脚，所述引脚正面通过导电或不导电粘结物质设置有多个芯片，所述多个芯片正面与引脚正面之间用金属线相连接，所述引脚与引脚之间的区域、引脚上部的区域、引脚下部的区域以及芯片和金属线外均包封有塑封料，所述引脚背面的塑封料上开设有小孔，所述小孔与引脚背面相连通，所述小孔内设置有金属球，所述金属球与引脚背面相接触。
本发明一种多芯片正装先蚀刻后封装无基岛封装结构的制作方法，所述方法包括以下工艺步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜
在金属基板表面镀一层铜材薄膜；
步骤三、贴光阻膜作业
在完成预镀铜材薄膜的金属基板的正面及背面分别贴上可进行曝光显影的光阻膜；
步骤四、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行电镀的区域图形；
步骤五、电镀惰性金属线路层
在步骤四中金属基板背面去除部分光阻膜的区域内电镀上惰性金属线路层；
步骤六、电镀金属线路层
在步骤五中的惰性金属线路层表面镀上多层或是单层金属线路层；
步骤七、去除光阻膜
去除金属基板表面的光阻膜；
步骤八、包封
将步骤七中的金属基板背面采用塑封料进行塑封；
步骤九、塑封料表面开孔
在金属基板背面预包封塑封料的表面进行需要后续植金属球的区域进行开孔；
步骤十、贴光阻膜作业
在完成开孔的金属基板的正面以及背面分别贴上可进行曝光显影的光阻膜；
步骤十一、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤十完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行化学蚀刻的区域图形。
步骤十二、化学蚀刻
将步骤十一中完成曝光显影的区域进行化学蚀刻；
步骤十三、电镀金属线路层
在惰性金属线路层表面镀上单层或是多层的金属线路层，金属电镀完成后即在金属基板上形成相应的引脚；
步骤十四、去除光阻膜
去除金属基板表面的光阻膜；
步骤十五、涂覆粘结物质
在步骤十三形成的引脚表面涂覆导电或是不导电的粘结物质；
步骤十六、装片
在步骤十五的引脚上植入多个芯片；
步骤十七、金属线键合
在芯片正面与引脚正面之间进行键合金属线作业；
步骤十八、包封
将完成装片打线后的金属基板正面进行塑封料包封工序；
步骤十九、清洗
在金属基板背面塑封料开孔处进行氧化物质、油脂物质的清洗；
步骤二十、植球
在金属基板背面塑封体开孔处内植入金属球，使金属球与引脚背面相接触；
步骤二十一、切割成品
将步骤二十完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得多芯片正装先蚀刻后封装基岛埋入封装结构，可采用常规的钻石刀片以及常规的切割设备即可。
所述步骤十七中芯片正面与芯片正面之间也可以进行键合金属线作业。
所述步骤十九中对金属基板背面塑封料开孔处进行清洗同时进行金属保护层被覆。
所述引脚与引脚之间跨接有无源器件，所述无源器件跨接于引脚正面与引脚正面之间或跨接于引脚背面与引脚背面之间。
所述引脚有多圈。
所述引脚包括引脚上部、引脚下部和中间阻挡层，所述引脚上部和引脚下部均由单层或多层金属电镀而成，所述中间阻挡层为镍层或钛层或铜层。
与现有技术相比，本发明具有以下有益效果：
1、本发明不需要使用玻璃纤维层，所以可以减少玻璃纤维层所带来的成本；
2、本发明没有使用玻璃纤维层的发泡物质，所以可靠性的等级可以再提高，相对对封装体的安全性就会提高；
3、本发明不需要使用玻璃纤维层物质，所以就可以减少玻璃纤维材料所带来的环境污染；
4、本发明的二维金属基板线路层所采用的是电镀方法，而电镀层的总厚度约在10~15μm，而线路与线路之间的间隙可以轻松的达到25μm以下的间隙，所以可以真正地做到高密度內引腳線路平铺的技术能力；
5、本发明的二维金属基板因采用的是金属层电镀法，所以比玻璃纤维高压铜箔金属层的工艺来得简单，且不会有金属层因为高压产生金属层不平整、金属层破损以及金属层延展移位的不良或困惑；
6、本发明的二维金属基板线路层是在金属基材的表面进行金属电镀，所以材质特性基本相同，所以镀层线路与金属基材的内应力基本相同，可以轻松的进行恶劣环境的后工程（如高温共晶装片、高温锡材焊料装片以及高温被动元件的表面贴装工作）而不容易产生应力变形。
附图说明
图1~图21为本发明多芯片正装先蚀刻后封装无基岛封装结构实施例1制作方法的各工序示意图。
图22（A）为本发明多芯片正装先蚀刻后封装无基岛封装结构实施例1的结构示意图。
图22（B）为图22（A）的俯视图。
图23（A）为本发明多芯片正装先蚀刻后封装无基岛封装结构实施例2的结构示意图。
图23（B）为图23（A）的俯视图。
图24（A）为本发明多芯片正装先蚀刻后封装无基岛封装结构实施例3的结构示意图。
图24（B）为图24（A）的俯视图。
图25（A）为本发明多芯片正装先蚀刻后封装基岛埋入封装结构实施例4的结构示意图。
图25（B）为图25（A）的俯视图。
图26~图37为传统的高密度基板封结构的制造工艺流程图。
图38为玻璃纤维表面铜箔金属层的蚀刻状况示意图。
其中： 
引脚1
导电或不导电粘结物质2
芯片3
金属线4
塑封料5
小孔6
金属保护层7
金属球8
无源器件9
金属基板10
铜材薄膜11
光阻膜12
惰性金属线路层13
金属线路层14。
具体实施方式
本发明一种多芯片正装先蚀刻后封装无基岛封装结构及其制造方法如下：
实施例1：无基岛单圈引脚
参见图22（A）和图22（B），图22（A）本发明多芯片正装先蚀刻后封装无基岛封装结构实施例1的结构示意图。图22（B）为图22（A）的俯视图。由图22（A）和图22（B）可以看出，本发明多芯片正装先蚀刻后封装无基岛封装结构，它包括引脚1，所述引脚1正面通过导电或不导电粘结物质2设置有多个芯片3，所述多个芯片3正面与引脚1正面之间以及芯片3正面与芯片3正面之间用金属线4相连接，所述引脚1与引脚1之间的区域、引脚1上部的区域、引脚1下部的区域以及芯片3和金属线4外均包封有塑封料5，所述引脚1背面的塑封料5上开设有小孔6，所述小孔6与引脚1背面相连通，所述小孔6内设置有金属球8，所述金属球8与引脚1背面之间设置有金属保护层7，所述金属球8采用锡或锡合金材料，所述引脚2由引脚上部、中间阻挡层和引脚下部组成，引脚上部和引脚下部均由单层或多层金属电镀而成，中间阻挡层为镍层或钛层或铜层。
其制造方法如下：
步骤一、取金属基板
参见图1，取一片厚度合适的金属基板，金属基板的材质可以依据芯片的功能与特性进行变换，例如：铜材、铁材、镍铁材、锌铁材等。
步骤二、金属基板表面预镀铜
参见图2，在金属基板表面镀一层铜材薄膜, 目的是为后续电镀做基础。(电镀的方式可以采用化学镀或是电解电镀)。
步骤三、贴光阻膜作业
参见图3，在完成预镀铜材薄膜的金属基板的正面及背面分别贴上可进行曝光显影的光阻膜，以保护后续的电镀金属层工艺作业，光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤四、金属基板背面去除部分光阻膜
参见图4，利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行电镀的区域图形。
步骤五、电镀惰性金属线路层
参见图5，在步骤四中金属基板背面去除部分光阻膜的区域内电镀上惰性金属线路层, 作为后续蚀刻工作的阻挡层，惰性金属可采用镍或钛或铜，电镀方式可以使化学电镀或是电解电镀方式。
步骤六、电镀金属线路层
参见图6，在步骤五中的惰性金属线路层表面镀上多层或是单层金属线路层，金属电镀完成后即在金属基板上形成相应的引脚下部，所述金属线路层可采用金镍、铜镍金、铜镍钯金、钯金、铜材中的一种或者多种，电镀方式可以是化学电镀也可以是电解电镀的方式。
步骤七、去除光阻膜
参见图7，去除金属基板表面的光阻膜，采用化学药水软化并采用高压水喷除的方式去除光阻膜。
步骤八、包封
参见图8，将步骤七中的金属基板背面采用塑封料进行塑封，塑封方式可以采用模具灌胶方式、喷涂设备的喷涂方式或是用贴膜方式。所述塑封料可以采用有填料物质或是无填料物质的环氧树脂。
步骤九、塑封料表面开孔
参见图9，在金属基板背面预包封塑封料的表面进行后续要植金属球的区域进行开孔作业，可以采用干式激光烧结或是湿式化学腐蚀的方法进行开孔。
步骤十、贴光阻膜作业
参见图10，在完成开孔的金属基板的正面以及背面分别贴上可进行曝光显影的光阻膜，光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤十一、金属基板正面去除部分光阻膜
参见图11，利用曝光显影设备将步骤十完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行化学蚀刻的区域图形。
步骤十二、化学蚀刻
参见图12，将步骤十一中完成曝光显影的区域进行化学蚀刻，化学蚀刻直至惰性金属线路层为止，蚀刻药水可以采用氯化铜或是氯化铁。
步骤十三、电镀金属线路层
参见图13，在惰性金属线路层表面镀上单层或是多层的金属线路层，金属电镀完成后即在金属基板上形成相应的引脚上部，镀层种类可以是铜镍金、铜镍银、钯金、金或铜等，电镀方法可以是化学电镀或是电解电镀。
步骤十四、去除光阻膜
参见图14，去除金属基板表面的光阻膜，采用化学药水软化并采用高压水喷除的方式去除光阻膜。
步骤十五、涂覆粘结物质
参见图15，在步骤十三形成的引脚表面涂覆导电或是不导电的粘结物质，目的是为后续芯片植入后与引脚的接合。
步骤十六、装片
参见图16，在步骤十五的引脚上植入多个芯片。
步骤十七、金属线键合
参见图17，在芯片正面与引脚正面之间以及芯片正面与芯片正面之间进行键合金属线作业，所述金属线的材料采用金、银、铜、铝或是合金的材料，金属线的形状可以是丝状也可以是带状；
步骤十八、包封
参见图18，将完成装片打线后的金属基板正面进行塑封料包封工序 , 目的是利用环氧树脂将芯片以及金属线进行固定与保护，包封方法采用模具灌胶、喷涂设备的喷涂方式或刷膠方式进行，塑封料可以采用有填料或是无填料的环氧树脂。
步骤十九、清洗
参见图19，在金属基板背面塑封料开孔处进行氧化物质、油脂物质的清洗，同时可进行金属保护层的被覆，金属保护层采用抗氧化材料。
步骤二十、植球
参见图20，在金属基板背面塑封体开孔处内植入金属球，使金属球与引脚背面相接触，可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体，金属球的材料可以是纯锡或锡合金。
步骤二十一、切割成品
参见图21，将步骤二十完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得多芯片正装先蚀刻后封装无基岛封装结构，可采用常规的钻石刀片以及常规的切割设备即可。
实施例2：无基岛单圈引脚无源器件
参见图23（A）和图23（B），图23（A）本发明多芯片正装先蚀刻后封装无基岛封装结构实施例2的结构示意图。图23（B）为图23（A）的俯视图。由图23（A）和图23（B）可以看出，实施例2与实施例1的不同之处仅在于：所述引脚1与引脚1之间通过导电粘结物质跨接无源器件9，所述无源器件9可以跨接于引脚1正面与引脚1正面之间，也可以跨接于引脚1背面与引脚1背面之间。
实施例3：无基岛多圈引脚
参见图24（A）和图24（B），图24（A）本发明多芯片正装先蚀刻后封装无基岛封装结构实施例3的结构示意图。图24（B）为图24（A）的俯视图。由图24（A）和图24（B）可以看出，实施例3与实施例1的不同之处仅在于：所述引脚1有多圈。
实施例4：无基岛多圈引脚无源器件
参见图25（A）和图25（B），图25（A）本发明多芯片正装先蚀刻后封装无基岛封装结构实施例4的结构示意图。图25（B）为图25（A）的俯视图。由图25（A）和图25（B）可以看出，实施例4与实施例2的不同之处仅在于：所述引脚1有多圈。

Claims (5)

1.一种多芯片正装先蚀刻后封装无基岛封装结构的制作方法，其特征在于所述方法包括以下步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜
在金属基板表面镀一层铜材薄膜；
步骤三、贴光阻膜作业
在完成预镀铜材薄膜的金属基板的正面及背面分别贴上可进行曝光显影的光阻膜；
步骤四、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行电镀的区域图形；
步骤五、电镀惰性金属线路层
在步骤四中金属基板背面去除部分光阻膜的区域内电镀上惰性金属线路层；
步骤六、电镀金属线路层
在步骤五中的惰性金属线路层表面镀上多层或是单层金属线路层；
步骤七、去除光阻膜
去除金属基板表面的光阻膜；
步骤八、包封
将步骤七中的金属基板背面采用塑封料进行塑封；
步骤九、塑封料表面开孔
在金属基板背面预包封塑封料的表面进行需要后续植金属球的区域进行开孔；
步骤十、贴光阻膜作业
在完成开孔的金属基板的正面以及背面分别贴上可进行曝光显影的光阻膜；
步骤十一、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤十完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行化学蚀刻的区域图形。
步骤十二、化学蚀刻
将步骤十一中完成曝光显影的区域进行化学蚀刻；
步骤十三、电镀金属线路层
在惰性金属线路层表面镀上单层或是多层的金属线路层，金属电镀完成后即在金属基板上形成相应的引脚；
步骤十四、去除光阻膜
去除金属基板表面的光阻膜；
步骤十五、涂覆粘结物质
在步骤十三形成的引脚表面涂覆导电或是不导电的粘结物质；
步骤十六、装片
在步骤十五的引脚上植入芯片；
步骤十七、金属线键合
在芯片正面与引脚正面之间进行键合金属线作业；
步骤十八、包封
将完成装片打线后的金属基板正面进行塑封料包封工序；
步骤十九、清洗
在金属基板背面塑封料开孔处进行氧化物质、油脂物质的清洗；
步骤二十、植球
在金属基板背面塑封体开孔处内植入金属球，使金属球与引脚背面相接触；
步骤二十一、切割成品
将步骤二十完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得多芯片正装先蚀刻后封装无基岛封装结构。
2.根据权利要求1所述的一种多芯片正装先蚀刻后封装无基岛封装结构的制作方法，其特征在于：所述引脚（1）与引脚（1）之间跨接有无源器件（9），所述无源器件（9）跨接于引脚（1）正面与引脚（1）正面之间或跨接于引脚（1）背面与引脚（1）背面之间。
3.根据权利要求1~2其中之一所述的一种多芯片正装先蚀刻后封装无基岛封装结构的制作方法，其特征在于所述引脚（1）有多圈。
4.根据权利要求1所述的一种多芯片正装先蚀刻后封装无基岛封装结构的制作方法，其特征在于：所述步骤十七中在芯片（3）正面与芯片（3）正面之间进行键合金属线作业。
5.根据权利要求1所述的一种多芯片正装先蚀刻后封装无基岛封装结构的制作方法，其特征在于：所述步骤十九对金属基板背面塑封料开孔处进行清洗同时进行金属保护层被覆。
CN201210140803.8A 2012-05-09 2012-05-09 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法 Active CN102856291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210140803.8A CN102856291B (zh) 2012-05-09 2012-05-09 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210140803.8A CN102856291B (zh) 2012-05-09 2012-05-09 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102856291A CN102856291A (zh) 2013-01-02
CN102856291B true CN102856291B (zh) 2014-10-29

Family

ID=47402740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210140803.8A Active CN102856291B (zh) 2012-05-09 2012-05-09 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102856291B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147673B2 (en) * 2016-09-30 2018-12-04 Stmicroelectronics, Inc. Tapeless leadframe package with underside resin and solder contact

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376672A (zh) * 2011-11-30 2012-03-14 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7704800B2 (en) * 2006-11-06 2010-04-27 Broadcom Corporation Semiconductor assembly with one metal layer after base metal removal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376672A (zh) * 2011-11-30 2012-03-14 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法

Also Published As

Publication number Publication date
CN102856291A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
CN102723293B (zh) 芯片倒装单面三维线路先蚀后封制造方法及其封装结构
CN102723280B (zh) 单面三维线路芯片倒装先蚀后封制造方法
CN102723282A (zh) 芯片正装双面三维线路先蚀后封制造方法及其封装结构
CN102856291B (zh) 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法
CN102856293B (zh) 单芯片正装先蚀刻后封装无基岛封装结构及其制造方法
CN102723285B (zh) 单面三维线路芯片正装先蚀后封制造方法及其封装结构
CN102723292B (zh) 芯片倒装双面三维线路先蚀后封制造方法及其封装结构
CN102723290B (zh) 单面三维线路芯片正装先封后蚀制造方法及其封装结构
CN102856283B (zh) 单芯片正装先封装后蚀刻基岛埋入封装结构及其制造方法
CN102856268B (zh) 多芯片正装先封装后蚀刻无基岛封装结构及其制造方法
CN102856286B (zh) 单芯片正装先封装后蚀刻无基岛封装结构及其制造方法
CN102856284B (zh) 多芯片倒装先封装后蚀刻基岛露出封装结构及其制造方法
CN102723291B (zh) 双面三维线路芯片倒装先蚀后封制造方法及其封装结构
CN102856287B (zh) 多芯片正装先封装后蚀刻基岛露出封装结构及其制造方法
CN102856290A (zh) 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102881671B (zh) 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法
CN102867791A (zh) 多芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102881670B (zh) 多芯片正装先封装后蚀刻基岛埋入封装结构及其制造方法
CN102856288B (zh) 多芯片正装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102856285B (zh) 单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法
CN102856292B (zh) 单芯片倒装先蚀刻后封装无基岛封装结构及其制造方法
CN102856294B (zh) 单芯片正装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102856271B (zh) 多芯片倒装先蚀刻后封装无基岛封装结构及其制造方法
CN102867789B (zh) 单芯片正装先封装后蚀刻基岛露出封装结构及其制造方法
CN102867790B (zh) 多芯片正装先蚀刻后封装基岛露出封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant