CN102856285B - 单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法 - Google Patents

单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法 Download PDF

Info

Publication number
CN102856285B
CN102856285B CN201210140782.XA CN201210140782A CN102856285B CN 102856285 B CN102856285 B CN 102856285B CN 201210140782 A CN201210140782 A CN 201210140782A CN 102856285 B CN102856285 B CN 102856285B
Authority
CN
China
Prior art keywords
metal
pin
metal substrate
photoresistance film
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210140782.XA
Other languages
English (en)
Other versions
CN102856285A (zh
Inventor
王新潮
梁志忠
李维平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201210140782.XA priority Critical patent/CN102856285B/zh
Publication of CN102856285A publication Critical patent/CN102856285A/zh
Application granted granted Critical
Publication of CN102856285B publication Critical patent/CN102856285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法,它包括基岛(1)、引脚(2)和芯片(3),所述芯片倒装于基岛正面和引脚正面,所述芯片底部与基岛正面和引脚正面之间设置有底部填充胶(14),所述基岛外围的区域、基岛和引脚之间的区域、引脚与引脚之间的区域、基岛和引脚上部的区域、基岛和引脚下部的区域以及芯片的外围均包封有塑封料(4),所述引脚背面的塑封料上开设有小孔(5),所述小孔与引脚背面相连通,所述小孔内设置有金属球(7),所述金属球与引脚背面相接触。本发明的有益效果是:降低了制造成本,提高了封装体的安全性和可靠性,减少了环境污染,能够真正做到高密度线路的设计和制造。

Description

单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法
技术领域
本发明涉及一种单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法。属于半导体封装技术领域。
背景技术
传统的高密度基板封装结构的制造工艺流程如下所示:
步骤一、参见图28,取一玻璃纤维材料制成的基板,
步骤二、参见图29,在玻璃纤维基板上所需的位置上开孔,
步骤三、参见图30,在玻璃纤维基板的背面披覆一层铜箔,
步骤四、参见图31,在玻璃纤维基板打孔的位置填入导电物质,
步骤五、参见图32,在玻璃纤维基板的正面披覆一层铜箔,
步骤六、参见图33,在玻璃纤维基板表面披覆光阻膜,
步骤七、参见图34,将光阻膜在需要的位置进行曝光显影开窗,
步骤八、参见图35,将完成开窗的部分进行蚀刻,
步骤九、参见图36,将基板表面的光阻膜剥除,
步骤十、参见图37,在铜箔线路层的表面进行防焊漆(俗称绿漆)的披覆,
步骤十一、参见图38,在防焊漆需要进行后工序的装片以及打线键合的区域进行开窗,
步骤十二、参见图39,在步骤十一进行开窗的区域进行电镀,相对形成基岛和引脚,
步骤十三、完成后续的装片、打线、包封、切割等相关工序。
上述传统高密度基板封装结构存在以下不足和缺陷:
1、多了一层的玻璃纤维材料,同样的也多了一层玻璃纤维的成本;
2、因为必须要用到玻璃纤维,所以就多了一层玻璃纤维厚度约100~150μm的厚度空间;
3、玻璃纤维本身就是一种发泡物质,所以容易因为放置的时间与环境吸入水分以及湿气,直接影响到可靠性的安全能力或是可靠性等级;
4、玻璃纤维表面被覆了一层约50~100μm的铜箔金属层厚度,而金属层线路与线路的蚀刻距离也因为蚀刻因子的特性只能做到50~100μm的蚀刻间隙(蚀刻因子: 最好制做的能力是蚀刻间隙约等同于被蚀刻物体的厚度,参见图40),所以无法真正的做到高密度线路的设计与制造;
5、因为必须要使用到铜箔金属层,而铜箔金属层是采用高压粘贴的方式,所以铜箔的厚度很难低于50μm的厚度,否则就很难操作如不平整或是铜箔破损或是铜箔延展移位等等;
6、也因为整个基板材料是采用玻璃纤维材料,所以明显的增加了玻璃纤维层的厚度100~150μm,无法真正的做到超薄的封装;
7、传统玻璃纤维加贴铜箔的工艺技术因为材质特性差异很大(膨胀系数),在恶劣环境的工序中容易造成应力变形,直接的影响到元件装载的精度以及元件与基板粘着性与可靠性。
发明内容
本发明的目的在于克服上述不足,提供一种单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法,其工艺简单,不需使用玻璃纤维层,减少了制作成本,提高了封装体的安全性和可靠性,减少了玻璃纤维材料带来的环境污染,而且金属基板线路层采用的是电镀方法,能够真正做到高密度线路的设计和制造。
本发明的目的是这样实现的:一种单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法,它包括基岛、引脚和芯片,所述芯片倒装于基岛正面和引脚正面,所述芯片底部与基岛和引脚正面之间设置有底部填充胶,所述基岛外围的区域、基岛和引脚之间的区域、引脚与引脚之间的区域、基岛和引脚上部的区域、基岛和引脚下部的区域以及芯片的外围均包封有塑封料,所述引脚背面的塑封料上开设有小孔,所述小孔与引脚背面相连通,所述小孔内设置有金属球,所述金属球与引脚背面相接触。
本发明一种单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法,所述方法包括以下工艺步骤:
步骤一、取金属基板
步骤二、金属基板表面预镀铜
在金属基板表面镀一层铜材薄膜;
步骤三、贴光阻膜作业
在完成预镀铜材薄膜的金属基板的正面及背面分别贴上可进行曝光显影的光阻膜;
步骤四、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜,以露出金属基板背面后续需要进行电镀的区域图形;
步骤五、电镀惰性金属线路层
在步骤四中金属基板正面去除部分光阻膜的区域内电镀上惰性金属线路层;
步骤六、电镀金属线路层
在步骤五中的惰性金属线路层表面镀上多层或是单层金属线路层,金属电镀完成后即在金属基板上形成相应的基岛上部和引脚上部;
步骤七、去除光阻膜
去除金属基板表面的光阻膜;
步骤八、装片及芯片底部填充
在步骤六形成的基岛上部和引脚上部倒装芯片及芯片底部填充环氧树脂;
步骤九、包封
将步骤八中的金属基板正面采用塑封料进行塑封;
步骤十、贴光阻膜作业
在完成塑封工作的金属基板的正面以及背面分别贴上可进行曝光显影的光阻膜;
步骤十一、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤十完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜,以露出金属基板正面后续需要进行化学蚀刻的区域图形;
步骤十二、化学蚀刻
将步骤十一中完成曝光显影的区域进行化学蚀刻;
步骤十三、电镀金属线路层
在惰性金属线路层表面镀上单层或是多层的金属线路层,金属电镀完成后即在金属基板上形成相应的基岛下部和引脚下部;
步骤十四、去除光阻膜
去除金属基板表面的光阻膜;
步骤十五、包封
将步骤十四中的金属基板背面采用塑封料进行塑封;
步骤十六、塑封料表面开孔
在金属基板背面预包封塑封料的表面进行需要后续植金属球的区域进行开孔;
步骤十七、清洗
在金属基板背面塑封料开孔处进行清洗; 
步骤十八、植球
在金属基板背面塑封体开孔处内植入金属球,使金属球与引脚背面相接触;
步骤十九、切割成品
将步骤十八完成植球的半成品进行切割作业,使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来,制得单芯片倒装先封装后蚀刻基岛埋入封装结构,可采用常规的钻石刀片以及常规的切割设备即可。
所述步骤十七中对金属基板背面塑封料开孔处进行清洗同时进行金属保护层被覆。
所述基岛有多个。
所述引脚与引脚之间跨接有无源器件,所述无源器件跨接于引脚正面与引脚正面之间或跨接于引脚背面与引脚背面之间。
所述引脚有多圈。
所述基岛包括基岛上部、基岛下部和中间阻挡层,所述基岛上部和基岛下部均由单层或多层金属电镀而成,所述中间阻挡层为镍层或钛层或铜层。
所述引脚包括引脚上部、引脚下部和中间阻挡层,所述引脚上部和引脚下部均由单层或多层金属电镀而成,所述中间阻挡层为镍层或钛层或铜层。
与现有技术相比,本发明具有以下有益效果:
1、本发明不需要使用玻璃纤维层,所以可以减少玻璃纤维层所带来的成本;
2、本发明没有使用玻璃纤维层的发泡物质,所以可靠性的等级可以再提高,相对对封装体的安全性就会提高;
3、本发明不需要使用玻璃纤维层物质,所以就可以减少玻璃纤维材料所带来的环境污染;
4、本发明的二维金属基板线路层所采用的是电镀方法,而电镀层的总厚度约在10~15μm,而线路与线路之间的间隙可以轻松的达到25μm以下的间隙,所以可以真正地做到高密度內引腳線路平铺的技术能力;
5、本发明的二维金属基板因采用的是金属层电镀法,所以比玻璃纤维高压铜箔金属层的工艺来得简单,且不会有金属层因为高压产生金属层不平整、金属层破损以及金属层延展移位的不良或困惑;
6、本发明的二维金属基板线路层是在金属基材的表面进行金属电镀,所以材质特性基本相同,所以镀层线路与金属基材的内应力基本相同,可以轻松的进行恶劣环境的后工程(如高温共晶装片、高温锡材焊料装片以及高温被动元件的表面贴装工作)而不容易产生应力变形。
附图说明
图1~图19为本发明单芯片倒装先封装后蚀刻基岛埋入封装结构及制作方法实施例1的各工序示意图。
图20(A)为本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例1的结构示意图。
图20(B)为图20(A)的俯视图。
图21(A)为本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例2的结构示意图。
图21(B)为图21(A)的俯视图。
图22(A)为本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例3的结构示意图。
图22(B)为图22(A)的俯视图。
图23(A)为本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例4的结构示意图。
图23(B)为图23(A)的俯视图。
图24(A)为本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例5的结构示意图。
图24(B)为图24(A)的俯视图。
图25(A)为本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例6的结构示意图。
图25(B)为图25(A)的俯视图。
图26(A)为本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例7的结构示意图。
图26(B)为图26(A)的俯视图。
图27(A)为本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例8的结构示意图。
图27(B)为图27(A)的俯视图。
图28~图39为传统的高密度基板封装结构的制造工艺流程图。
图40为玻璃纤维表面铜箔金属层的蚀刻状况示意图。
其中: 
基岛1
引脚2
芯片3
塑封料4
小孔5
金属保护层6
金属球7
无源器件8
金属基板9
铜材薄膜10
光阻膜11
惰性金属线路层12
金属线路层13
底部填充胶14。
具体实施方式
本发明一种单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法如下:
实施例一:单基岛单圈引脚
参见图20(A)和图20(B),图20(A)本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例1的结构示意图。图20(B)为图20(A)的俯视图。由图20(A)和图20(B)可以看出,本发明单芯片倒装先封装后蚀刻基岛埋入封装结构,它包括基岛1、引脚2和芯片3,所述芯片3的正面倒装于基岛1正面和引脚2正面,所述芯片3底部与基岛1和引脚2正面之间设置有底部填充胶14,所述基岛1外围的区域、基岛1和引脚2之间的区域、引脚2与引脚2之间的区域、基岛1和引脚2上部的区域、基岛1和引脚2下部的区域以及芯片3的外围均包封有塑封料4,所述引脚2背面的塑封料4上开设有小孔5,所述小孔5与引脚2背面相连通,所述小孔5内设置有金属球7,所述金属球7与引脚2背面之间设置有金属保护层6,所述金属球7采用锡或锡合金材料,所述基岛1由基岛上部、中间阻挡层和基岛下部组成,基岛上部和基岛下部均由单层或多层金属电镀而成,中间阻挡层为镍层或钛层或铜层,所述引脚2由引脚上部、中间阻挡层和引脚下部组成,引脚上部和引脚下部均由单层或多层金属电镀而成。
其制造方法如下:
步骤一、取金属基板
参见图1,取一片厚度合适的金属基板,金属基板的材质可以依据芯片的功能与特性进行变换,例如:铜材、铁材、镍铁材、锌铁材等。
步骤二、金属基板表面预镀铜
参见图2,在金属基板表面镀一层铜材薄膜, 目的是为后续电镀做基础。(电镀的方式可以采用化学镀或是电解电镀)。
步骤三、贴光阻膜作业
参见图3,在完成预镀铜材薄膜的金属基板的正面及背面分别贴上可进行曝光显影的光阻膜,以保护后续的电镀金属层工艺作业,光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤四、金属基板正面去除部分光阻膜
参见图4,利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜,以露出金属基板背面后续需要进行电镀的区域图形。
步骤五、电镀惰性金属线路层
参见图5,在步骤四中金属基板正面去除部分光阻膜的区域内电镀上惰性金属线路层 , 作为后续蚀刻工作的阻挡层,惰性金属可采用镍或钛或铜,电镀方式可以使化学镀或是电解电镀方式。
步骤六、电镀金属线路层
参见图6,在步骤五中的惰性金属线路层表面镀上多层或是单层金属线路层,金属电镀完成后即在金属基板上形成相应的基岛上部和引脚上部,所述金属线路层可采用金镍、铜镍金、铜镍钯金、钯金、铜材中的一种或者多种,电镀方式可以是化学电镀也可以是电解电镀的方式。
步骤七、去除光阻膜
参见图7,去除金属基板表面的光阻膜,采用化学药水软化并采用高压水喷除的方式去除光阻膜。
步骤八、装片及芯片底部填充
参见图8,在步骤六形成的基岛上部和引脚上部倒装芯片及芯片底部填充环氧树脂。
步骤九、包封
参见图9,将步骤八中的金属基板正面采用塑封料进行塑封,塑封方式可以采用模具灌胶方式、喷涂设备的喷涂方式或是用贴膜方式。所述塑封料可以采用有填料物质或是无填料物质的环氧树脂。
步骤十、贴光阻膜作业
参见图10,在完成塑封工作的金属基板的正面以及背面分别贴上可进行曝光显影的光阻膜,光阻膜可以是干式光阻膜也可以是湿式光阻膜。
步骤十一、金属基板背面去除部分光阻膜
参见图11,利用曝光显影设备将步骤十完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜,以露出金属基板正面后续需要进行化学蚀刻的区域图形。
步骤十二、化学蚀刻
参见图12,将步骤十一中完成曝光显影的区域进行化学蚀刻,化学蚀刻直至惰性金属线路层为止,蚀刻药水可以采用氯化铜或是氯化铁。
步骤十三、电镀金属线路层
参见图13,在惰性金属线路层表面镀上单层或是多层的金属线路层,金属电镀完成后即在金属基板上形成相应的基岛下部和引脚下部,镀层种类可以是铜镍金、铜镍银、钯金、金或铜等,电镀方法可以是化学电镀或是电解电镀。
步骤十四、去除光阻膜
参见图14,去除金属基板表面的光阻膜,采用化学药水软化并采用高压水喷除的方式去除光阻膜。
步骤十五、包封
参见图15,将步骤十四中的金属基板背面采用塑封料进行塑封,塑封方式可以采用模具灌胶方式、喷涂设备的喷涂方式或是用刷膠方式。所述塑封料可以采用有填料物质或是无填料物质的环氧树脂。
步骤十六、塑封料表面开孔
参见图16,在金属基板背面预包封塑封料的表面进行需要后续植金属球的区域进行开孔,具体是在引脚背面进行开孔,可以采用干式激光烧结或是湿式化学腐蚀的方法进行开孔。
步骤十七、清洗
参见图17,在金属基板背面塑封料开孔处进行氧化物质、油脂物质的清洗,同时可进行金属保护层的被覆,金属保护层采用抗氧化材料。
步骤十八、植球
参见图18,在金属基板背面塑封体开孔处内植入金属球,使金属球与引脚背面相接触,可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体,金属球的材料可以是纯锡或锡合金。
步骤19、切割成品
参见图19,将步骤十八完成植球的半成品进行切割作业,使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来,制得单芯片倒装先封装后蚀刻基岛埋入封装结构,可采用常规的钻石刀片以及常规的切割设备即可。
实施例2:单基岛单圈引脚无源器件
参见图21(A)和图21(B),图21(A)本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例3的结构示意图。图21(B)为图21(A)的俯视图。由图21(A)和图21(B)可以看出,实施例2与实施例1的不同之处仅在于:所述引脚2与引脚2之间通过导电粘结物质跨接无源器件8,所述无源器件8可以跨接于引脚2正面与引脚2正面之间,也可以跨接于引脚2背面与引脚2背面之间。
实施例3:单基岛多圈引脚
参见图22(A)和图22(B),图22(A)本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例3的结构示意图。图22(B)为图22(A)的俯视图。由图22(A)和图22(B)可以看出,实施例3与实施例1的不同之处仅在于:所述引脚2有多圈。
实施例4:单基岛多圈引脚无源器件
参见图23(A)和图23(B),图23(A)本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例4的结构示意图。图23(B)为图23(A)的俯视图。由图23(A)和图23(B)可以看出,实施例4与实施例2的不同之处仅在于:所述引脚2有多圈。
实施例5:多基岛单圈引脚
参见图24(A)和图24(B),图24(A)本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例5的结构示意图。图24(B)为图24(A)的俯视图。由图24(A)和图24(B)可以看出,实施例5与实施例1的不同之处仅在于:所述基岛1有多个。
实施例6:多基岛单圈引脚无源器件
参见图25(A)和图25(B),图25(A)本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例6的结构示意图。图25(B)为图25(A)的俯视图。由图25(A)和图25(B)可以看出,实施例6与实施例2的不同之处仅在于:所述基岛1有多个。
实施例7:多基岛多圈引脚
参见图26(A)和图26(B),图26(A)本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例7的结构示意图。图26(B)为图26(A)的俯视图。由图26(A)和图26(B)可以看出,实施例7与实施例3的不同之处仅在于:所述基岛1有多个。
实施例4:多基岛多圈引脚无源器件
参见图27(A)和图27(B),图27(A)本发明单芯片倒装先封装后蚀刻基岛埋入封装结构实施例8的结构示意图。图27(B)为图27(A)的俯视图。由图27(A)和图27(B)可以看出,实施例8与实施例4的不同之处仅在于:所述基岛1有多个。

Claims (5)

1.一种单芯片倒装先封装后蚀刻基岛埋入封装结构的制造方法,其特征在于所述方法包括以下步骤:
步骤一、取金属基板
步骤二、金属基板表面预镀铜
在金属基板表面镀一层铜材薄膜;
步骤三、贴光阻膜作业
在完成预镀铜材薄膜的金属基板的正面及背面分别贴上可进行曝光显影的光阻膜;
步骤四、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜,以露出金属基板背面后续需要进行电镀的区域图形;
步骤五、电镀惰性金属线路层
在步骤四中金属基板正面去除部分光阻膜的区域内电镀上惰性金属线路层;
步骤六、电镀金属线路层
在步骤五中的惰性金属线路层表面镀上多层或是单层金属线路层,金属电镀完成后即在金属基板上形成相应的基岛上部和引脚上部;
步骤七、去除光阻膜
去除金属基板表面的光阻膜;
步骤八、装片及芯片底部填充
在步骤六形成的基岛上部和引脚上部倒装芯片及芯片底部填充环氧树脂;
步骤九、包封
将步骤八中的金属基板正面采用塑封料进行塑封;
步骤十、贴光阻膜作业
在完成塑封工作的金属基板的正面以及背面分别贴上可进行曝光显影的光阻膜;
步骤十一、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤十完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜,以露出金属基板正面后续需要进行化学蚀刻的区域图形;
步骤十二、化学蚀刻
将步骤十一中完成曝光显影的区域进行化学蚀刻;
步骤十三、电镀金属线路层
在惰性金属线路层表面镀上单层或是多层的金属线路层,金属电镀完成后即在金属基板上形成相应的基岛下部和引脚下部;
步骤十四、去除光阻膜
去除金属基板表面的光阻膜;
步骤十五、包封
将步骤十四中的金属基板背面采用塑封料进行塑封;
步骤十六、塑封料表面开孔
在金属基板背面预包封塑封料的表面进行需要后续植金属球的区域进行开孔;
步骤十七、清洗
在金属基板背面塑封料开孔处进行清洗; 
步骤十八、植球
在金属基板背面塑封体开孔处内植入金属球,使金属球与引脚背面相接触;
步骤十九、切割成品
将步骤十八完成植球的半成品进行切割作业,使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来,制得单芯片倒装先封装后蚀刻基岛埋入封装结构。
2.根据权利要求1所述的一种单芯片倒装先封装后蚀刻基岛埋入封装结构的制造方法,其特征在于:所述引脚(2)与引脚(2)之间跨接有无源器件(8),所述无源器件(8)跨接于引脚(2)正面与引脚(2)正面之间或跨接于引脚(2)背面与引脚(2)背面之间。
3.根据权利要求1~2其中之一所述的一种单芯片倒装先封装后蚀刻基岛埋入封装结构的制造方法,其特征在于:所述引脚(2)有多圈。
4.根据权利要求1所述的一种单芯片倒装先封装后蚀刻基岛埋入封装结构的制造方法,其特征在于:所述步骤十七对金属基板背面塑封料开孔处进行清洗同时进行金属保护层被覆。
5.根据权利要求1所述的一种单芯片正装先封装后蚀刻基岛埋入封装结构的制造方法,其特征在于:所述基岛(1)有多个。
CN201210140782.XA 2012-05-09 2012-05-09 单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法 Active CN102856285B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210140782.XA CN102856285B (zh) 2012-05-09 2012-05-09 单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210140782.XA CN102856285B (zh) 2012-05-09 2012-05-09 单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102856285A CN102856285A (zh) 2013-01-02
CN102856285B true CN102856285B (zh) 2014-10-29

Family

ID=47402734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210140782.XA Active CN102856285B (zh) 2012-05-09 2012-05-09 单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102856285B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200939421A (en) * 2008-03-11 2009-09-16 Powertech Technology Inc Multi-window ball grid array package
CN102347282A (zh) * 2010-07-27 2012-02-08 St微电子(格勒诺布尔2)有限公司 包括无源组件电容器的半导体器件及制造方法
CN102376672A (zh) * 2011-11-30 2012-03-14 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法
CN102403283A (zh) * 2011-11-25 2012-04-04 江苏长电科技股份有限公司 有基岛球栅阵列封装结构及其制造方法
CN102856290A (zh) * 2012-05-09 2013-01-02 江苏长电科技股份有限公司 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200939421A (en) * 2008-03-11 2009-09-16 Powertech Technology Inc Multi-window ball grid array package
CN102347282A (zh) * 2010-07-27 2012-02-08 St微电子(格勒诺布尔2)有限公司 包括无源组件电容器的半导体器件及制造方法
CN102403283A (zh) * 2011-11-25 2012-04-04 江苏长电科技股份有限公司 有基岛球栅阵列封装结构及其制造方法
CN102376672A (zh) * 2011-11-30 2012-03-14 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法
CN102856290A (zh) * 2012-05-09 2013-01-02 江苏长电科技股份有限公司 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法

Also Published As

Publication number Publication date
CN102856285A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
CN102723293B (zh) 芯片倒装单面三维线路先蚀后封制造方法及其封装结构
CN102723280B (zh) 单面三维线路芯片倒装先蚀后封制造方法
CN102867791B (zh) 多芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102856212A (zh) 双面三维线路芯片倒装先封后蚀制造方法及其封装结构
CN102856284B (zh) 多芯片倒装先封装后蚀刻基岛露出封装结构及其制造方法
CN102856285B (zh) 单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法
CN102867802B (zh) 多芯片倒装先蚀刻后封装基岛露出封装结构及其制造方法
CN102856290B (zh) 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102723292B (zh) 芯片倒装双面三维线路先蚀后封制造方法及其封装结构
CN102856291B (zh) 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法
CN102723291B (zh) 双面三维线路芯片倒装先蚀后封制造方法及其封装结构
CN102760668B (zh) 单面三维线路芯片倒装先封后蚀制造方法
CN102856269B (zh) 单芯片倒装先封装后蚀刻基岛露出封装结构及其制造方法
CN102856292B (zh) 单芯片倒装先蚀刻后封装无基岛封装结构及其制造方法
CN102856271B (zh) 多芯片倒装先蚀刻后封装无基岛封装结构及其制造方法
CN102856289B (zh) 单芯片倒装先蚀刻后封装基岛露出封装结构及其制造方法
CN102856268B (zh) 多芯片正装先封装后蚀刻无基岛封装结构及其制造方法
CN102856286B (zh) 单芯片正装先封装后蚀刻无基岛封装结构及其制造方法
CN102856267B (zh) 多芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法
CN102881671B (zh) 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法
CN102856293B (zh) 单芯片正装先蚀刻后封装无基岛封装结构及其制造方法
CN102856270B (zh) 单芯片倒装先封装后蚀刻无基岛封装结构及其制造方法
CN102881664B (zh) 多芯片倒装先封装后蚀刻无基岛封装结构及其制造方法
CN102856283A (zh) 单芯片正装先封装后蚀刻基岛埋入封装结构及其制造方法
CN102856287A (zh) 多芯片正装先封装后蚀刻基岛露出封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant