CN102881671B - 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法 - Google Patents

单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法 Download PDF

Info

Publication number
CN102881671B
CN102881671B CN201210140792.3A CN201210140792A CN102881671B CN 102881671 B CN102881671 B CN 102881671B CN 201210140792 A CN201210140792 A CN 201210140792A CN 102881671 B CN102881671 B CN 102881671B
Authority
CN
China
Prior art keywords
metal
pin
etching
metal substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210140792.3A
Other languages
English (en)
Other versions
CN102881671A (zh
Inventor
王新潮
李维平
梁志忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201210140792.3A priority Critical patent/CN102881671B/zh
Publication of CN102881671A publication Critical patent/CN102881671A/zh
Application granted granted Critical
Publication of CN102881671B publication Critical patent/CN102881671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法，所述结构包括基岛（1）和引脚（2），所述基岛（1）正面设置有芯片（4），所述芯片（4）正面与引脚（2）正面之间用金属线（5）相连接，所述基岛（1）和引脚（2）周围区域以及芯片（4）和金属线（5）外均包封有塑封料（6），所述基岛（1）和引脚（2）下部的塑封料（6）表面上开设有小孔（7），所述小孔（7）与基岛（1）或引脚（2）背面相连通，所述小孔（7）内设置有金属球（9），所述金属球（9）与基岛（1）或引脚（2）背面相接触。本发明的有益效果是：降低了制造成本，提高了封装体的安全性和可靠性，减少了环境污染，能够真正做到高密度线路的设计和制造。

Description

单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法
技术领域
本发明涉及一种单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法，属于半导体封装技术领域。
背景技术
传统的高密度基板封装结构的制造工艺流程如下所示：
步骤一、参见图38，取一玻璃纤维材料制成的基板，
步骤二、参见图39，在玻璃纤维基板上所需的位置上开孔，
步骤三、参见图40，在玻璃纤维基板的背面披覆一层铜箔，
步骤四、参见图41，在玻璃纤维基板打孔的位置填入导电物质，
步骤五、参见图42，在玻璃纤维基板的正面披覆一层铜箔，
步骤六、参见图43，在玻璃纤维基板表面披覆光阻膜，
步骤七、参见图44，将光阻膜在需要的位置进行曝光显影开窗，
步骤八、参见图45，将完成开窗的部分进行蚀刻，
步骤九、参见图46，将基板表面的光阻膜剥除，
步骤十、参见图47，在铜箔线路层的表面进行防焊漆（俗称绿漆）的披覆，
步骤十一、参见图48，在防焊漆需要进行后工序的装片以及打线键合的区域进行开窗，
步骤十二、参见图49，在步骤十一进行开窗的区域进行电镀，相对形成基岛和引脚，
步骤十三、完成后续的装片、打线、包封、切割等相关工序。
上述传统高密度基板封装结构存在以下不足和缺陷：
1、多了一层的玻璃纤维材料，同样的也多了一层玻璃纤维的成本；
2、因为必须要用到玻璃纤维，所以就多了一层玻璃纤维厚度约100~150μm的厚度空间；
3、玻璃纤维本身就是一种发泡物质，所以容易因为放置的时间与环境吸入水分以及湿气，直接影响到可靠性的安全能力或是可靠性的等级；
4、玻璃纤维表面被覆了一层约50~100μm的铜箔金属层厚度，而金属层线路与线路的蚀刻距离也因为蚀刻因子的特性只能做到50~100μm的蚀刻间隙（参见图50，最好的制作能力是蚀刻间隙约等同于被蚀刻物体的厚度），所以无法真正的做到高密度线路的设计与制造；
5、因为必须要使用到铜箔金属层，而铜箔金属层是采用高压粘贴的方式，所以铜箔的厚度很难低于50μm的厚度，否则就很难操作如不平整或是铜箔破损或是铜箔延展移位等等；
6、也因为整个基板材料是采用玻璃纤维材料，所以明显的增加了玻璃纤维层的厚度100~150μm，无法真正的做到超薄的封装；
7、传统玻璃纤维加贴铜箔的工艺技术因为材质特性差异很大（膨胀系数），在恶劣环境的工序中容易造成应力变形，直接的影响到元件装载的精度以及元件与基板粘着性与可靠性。
发明内容
本发明的目的在于克服上述不足，提供一种单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法，其工艺简单，不需使用玻璃纤维层，减少了制造成本，提高了封装体的安全性和可靠性，减少了玻璃纤维材料带来的环境污染，而且金属基板线路层采用的是电镀方法，能够真正做到高密度线路的设计和制造。
本发明的目的是这样实现的：一种单芯片正装先蚀刻后封装基岛露出封装结构，它包括基岛和引脚，所述基岛正面通过导电或不导电粘结物质设置有芯片，所述芯片正面与引脚正面之间用金属线相连接，所述基岛外围的区域、基岛和引脚之间的区域、引脚与引脚之间的区域、基岛和引脚上部的区域、基岛和引脚下部的区域以及芯片和金属线外均包封有塑封料，所述基岛和引脚下部的塑封料表面上开设有小孔，所述小孔与基岛或引脚背面相连通，所述小孔内设置有金属球，所述金属球与基岛或引脚背面相接触。
本发明一种单芯片正装先蚀刻后封装基岛露出封装结构的制造方法，所述方法包括以下工艺步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面电镀一层铜材薄膜，
步骤三、贴光阻膜作业
利用贴光阻膜设备在完成预镀铜材薄膜的金属基板正面及背面进行光阻膜的被覆，
步骤四、金属基板背面去除部分光阻膜
利用曝光显影设备在步骤三完成贴光阻膜作业的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行电镀的图形区域，
步骤五、电镀惰性金属线路层
将金属基板背面已完成开窗的图形区域电镀上惰性金属线路层， 
步骤六，电镀高导电金属层
在惰性金属线路层表面进行高导电金属层的电镀， 
步骤七，去除金属基板表面的光阻膜
将金属基板表面的光阻膜去除， 
步骤八、预包封
在金属基板背面进行塑封料的预包封， 
步骤九、塑封料表面开孔
在步骤八完成预包封的塑封料表面进行后续要植金属球区域的开孔作业， 
步骤十、贴光阻膜作业
在金属基板正面及背面被覆光阻膜，
步骤十一、金属基板正面去除部分光阻膜
利用曝光显影设备在步骤十完成贴光阻膜作业的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行化学蚀刻的图形区域，
步骤十二、化学蚀刻
将步骤十一金属基板正面完成开窗的图形区域进行化学蚀刻，
步骤十三、电镀金属层
在步骤十二完成化学蚀刻后露出的惰性金属线路层上进行金属层的电镀，在金属基板正面相对形成基岛和引脚，
步骤十四、去除金属基板表面光阻膜
将金属基板表面的光阻膜去除， 
步骤十五、涂覆粘结物质
在步骤十三相对形成的基岛正面涂覆导电或不导电粘结物质，
步骤十六、装片
在步骤十五中基岛正面涂覆的导电或不导电粘结物质上进行芯片的植入，
步骤十七、金属线键合
在芯片正面与引脚正面之间进行键合金属线作业，
步骤十八、包封
在完成装片打线后的金属基板正面进行塑封料的包封， 
步骤十九、清洗
对金属基板背面塑封料开孔处进行清洗，
步骤二十、植球
在步骤十九经过清洗的小孔内植入金属球， 
步骤二十一、切割成品
将步骤二十完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得单芯片正装先蚀刻后封装基岛露出封装结构成品。
所述步骤十九中对金属基板背面塑封料开孔处进行清洗同时进行金属保护层被覆。
所述基岛与引脚之间设置有静电释放圈，所述静电释放圈正面与芯片正面之间通过金属线相连接。
所述引脚与引脚之间跨接有无源器件，所述无源器件跨接于引脚正面与引脚正面之间或跨接于引脚背面与引脚背面之间。
所述引脚有多圈。
所述基岛有多个。
所述基岛包括基岛上部、基岛下部和中间阻挡层，所述基岛上部和基岛下部均由单层或多层金属电镀而成，所述中间阻挡层为镍层、钛层或铜层。
所述引脚包括引脚上部、引脚下部和中间阻挡层，所述引脚上部和引脚下部均由单层或多层金属电镀而成，所述中间阻挡层为镍层、钛层或铜层。 
与现有技术相比，本发明的有益效果是：
1、本发明不需要使用玻璃纤维层，所以可以减少玻璃纤维层所带来的成本；
2、本发明没有使用玻璃纤维层的发泡物质，所以可靠性的等级可以再提高，相对对封装体的安全性就会提高；
3、本发明不需要使用玻璃纤维层物质，所以就可以减少玻璃纤维材料所带来的环境污染；
4、本发明的二维金属基板线路层所采用的是电镀方法，而电镀层的总厚度约在10~15μm，而线路与线路之间的间隙可以轻松的达到25μm以下的间隙，所以可以真正地做到高密度内引脚线路平铺的技术能力；
5、本发明的二维金属基板因采用的是金属层电镀法，所以比玻璃纤维高压铜箔金属层的工艺来得简单，且不会有金属层因为高压产生金属层不平整、金属层破损以及金属层延展移位的不良或困惑；
6、本发明的二维金属基板线路层是在金属基材的表面进行金属电镀，所以材质特性基本相同，所以镀层线路与金属基材的内应力基本相同，可以轻松的进行恶劣环境的后工程（如高温共晶装片、高温锡材焊料装片以及高温被动元件的表面贴装工作）而不容易产生应力变形。
附图说明
图1~图21为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例1制造方法的各工序示意图。
图22（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例1的结构示意图。
图22（B）为图22（A）的俯视图。
图23（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例2的结构示意图。
图23（B）为图23（A）的俯视图。
图24（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例3的结构示意图。
图24（B）为图24（A）的俯视图。
图25（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例4的结构示意图。
图25（B）为图25（A）的俯视图。
图26（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例5的结构示意图。
图26（B）为图26（A）的俯视图。
图27（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例6的结构示意图。
图27（B）为图27（A）的俯视图。
图28（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例7的结构示意图。
图28（B）为图28（A）的俯视图。
图29（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例8的结构示意图。
图29（B）为图29（A）的俯视图。
图30（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例9的结构示意图。
图30（B）为图30（A）的俯视图。
图31（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例10的结构示意图。
图31（B）为图31（A）的俯视图。
图32（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例11的结构示意图。
图32（B）为图32（A）的俯视图。
图33（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例12的结构示意图。
图33（B）为图33（A）的俯视图。
图34（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例13的结构示意图。
图34（B）为图34（A）的俯视图。
图35（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例14的结构示意图。
图35（B）为图35（A）的俯视图。
图36（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例15的结构示意图。
图36（B）为图36（A）的俯视图。
图37（A）为本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例16的结构示意图。
图37（B）为图37（A）的俯视图。
图38~图49为传统的高密度基板封装结构的制造工艺流程的各工序示意图。
图50为玻璃纤维表面铜箔金属层的蚀刻状况示意图。
其中：
基岛1
引脚2
导电或不导电粘结物质3
芯片4
金属线5
塑封料6
小孔7
金属保护层8
金属球9
静电释放圈10
无源器件11
金属基板12
铜材薄膜13
光阻膜14
惰性金属线路层15
高导电金属层16。
具体实施方式
本发明单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法如下：
实施例1：单基岛单圈引脚
参见图22（A）和图22（B），图22（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例1的结构示意图。图22（B）为图22（A）的俯视图。由图22（A）和图22（B）可以看出，本发明单芯片正装先蚀刻后封装基岛露出封装结构，它包括基岛1和引脚2，所述基岛1正面通过导电或不导电粘结物质3设置有芯片4，所述芯片4正面与引脚2正面之间用金属线5相连接，所述基岛1外围的区域、基岛1和引脚2之间的区域、引脚2与引脚2之间的区域、基岛1和引脚2上部的区域、基岛1和引脚2下部的区域以及芯片4和金属线5外均包封有塑封料6，所述基岛1和引脚2下部的塑封料6表面上开设有小孔7，所述小孔7与基岛1或引脚2背面相连通，所述小孔7内设置有金属球9，所述金属球9与基岛1或引脚2背面相接触。
所述金属球9与基岛1或引脚2背面之间设置有金属保护层8，所述金属保护层8为抗氧化剂。
所述金属球9材料采用锡或是锡合金。
所述基岛1包括基岛上部、基岛下部和中间阻挡层，所述基岛上部和基岛下部均由单层或多层金属电镀而成，所述中间阻挡层为镍层、钛层或铜层。
所述引脚2包括引脚上部、引脚下部和中间阻挡层，所述引脚上部和引脚下部均由单层或多层金属电镀而成，所述中间阻挡层为镍层或钛层。
其制造方法如下：
步骤一、取金属基板
参见图1，取一片厚度合适的金属基板，所述金属基板的材质可以依据芯片的功能与特性进行变换，例如：铜材、铁材、镍铁材或锌铁材等；
步骤二、金属基板表面预镀铜材
参见图2，在金属基板表面电镀一层铜材薄膜，目的是为后续电镀作基础，所述电镀的方式可以采用化学镀或是电解电镀；
步骤三、贴光阻膜作业
参见图3，利用贴光阻膜设备在完成预镀铜材薄膜的金属基板正面及背面进行光阻膜的被覆，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤四、金属基板背面去除部分光阻膜
参见图4，利用曝光显影设备在步骤三完成贴膜作业的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行电镀的图形区域；
步骤五、电镀惰性金属线路层
参见图5，将金属基板背面已完成开窗的图形区域电镀上惰性金属线路层，作为后续蚀刻作业的阻挡层，所述惰性金属线路层材料采用镍、钛或铜等，所述电镀方式采用化学镀或电解电镀方式；
步骤六，电镀高导电金属层
参见图6，在惰性金属线路层表面进行高导电金属层的电镀，所述高导电金属层可以是单层或多层，所述高导电金属层的材料采用金镍、铜镍金、铜镍钯金、钯金或铜材，所述电镀方式采用化学镀或电解电镀方式；
步骤七，去除金属基板表面光阻膜
参见图7，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除；
步骤八、预包封
参见图8，在金属基板背面进行塑封料的预包封，塑封料预包封的方式采用模具灌胶方式、喷涂设备喷涂方式或贴膜方式，所述预包封的塑封料可以采用有填料物质或无填料物质的环氧树脂；
步骤九、塑封料表面开孔
参见图9，在步骤八完成预包封的塑封料表面进行后续要植金属球区域的开孔作业，所述开孔方式可以采用干式激光烧结开窗或是湿式化学腐蚀的方法；
步骤十、贴光阻膜作业
参见图10，在金属基板正面及背面被覆光阻膜，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤十一、金属基板正面去除部分光阻膜
参见图11，利用曝光显影设备在步骤十完成贴光阻膜作业的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行化学蚀刻的图形区域；
步骤十二、化学蚀刻
参见图12，将步骤十一金属基板正面完成开窗的图形区域进行化学蚀刻，化学蚀刻至惰性金属线路层及预包封塑封料的位置为止，蚀刻药水可以采用氯化铜或是氯化铁；
步骤十三、电镀金属层
参见图13，在步骤十二完成化学蚀刻后露出的惰性金属线路层上进行金属层的电镀，在金属基板正面相对形成基岛和引脚，所述金属层可以采用单层或多层，所述金属层材料采用铜镍金、铜镍银、钯金、金或铜等，所述电镀方式采用化学镀或电解电镀方式；
步骤十四、去除金属基板表面光阻膜
参见图14，将金属基板表面的光阻膜去除，去除方法采用化学药水软化并采用高压水喷除；
步骤十五、涂覆粘结物质
参见图15，在步骤十三相对形成的基岛正面涂覆导电或不导电粘结物质；
步骤十六、装片
参见图16，在步骤十五中基岛正面涂覆的导电或不导电粘结物质上进行芯片的植入；
步骤十七、金属线键合
参见图17，在芯片正面与引脚正面之间进行键合金属线作业，所述金属线的材料采用金、银、铜、铝或是合金材料，金属线的形状可以是丝状也可以是带状；
步骤十八、包封
参见图18，在完成装片打线后的金属基板正面进行塑封料的包封，塑封料包封的方式采用模具灌胶方式、喷涂设备的喷涂方式或刷胶方式，所述包封的塑封料可以采用有填料物质或无填料物质的环氧树脂；
步骤十九、清洗
参见图19，对金属基板背面塑封料开孔处进行清洗以去除氧化物质或油脂物质等，同时可以进行金属保护层的被覆，所述金属保护层采用抗氧化剂；
步骤二十、植球
参见图20，在步骤十九经过清洗的小孔内植入金属球，金属球与基岛或引脚的背面相接触，植球方式可以采用常规的植球机或是采用金属膏印刷再经高温溶解之后即可形成球状体，金属球材料可以采用锡或锡合金；
步骤二十一、切割成品
参见图21，将步骤二十完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得单芯片正装先蚀刻后封装基岛露出封装结构成品。
实施例2：单基岛单圈引脚静电释放圈
参见图23（A）和图23（B），图23（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例2的结构示意图。图23（B）为图23（A）的俯视图。由图23（A）和图23（B）可以看出，实施例2与实施例1的不同之处仅在于：所述基岛1与引脚2之间设置有静电释放圈10，所述静电释放圈10正面与芯片4正面之间通过金属线5相连接。
实施例3：单基岛单圈引脚无源器件
参见图24（A）和图24（B），图24（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例3的结构示意图。图24（B）为图24（A）的俯视图。由图24（A）和图24（B）可以看出，实施例3与实施例1的不同之处仅在于：所述引脚2与引脚2之间通过导电粘结物质跨接无源器件11，所述无源器件11可以跨接于引脚2正面与引脚2正面之间，也可以跨接于引脚2背面与引脚2背面之间。
实施例4：单基岛单圈引脚静电释放圈无源器件
参见图25（A）和图25（B），图25（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例4的结构示意图。图25（B）为图25（A）的俯视图。由图25（A）和图25（B）可以看出，实施例4与实施例2的不同之处仅在于：所述引脚2与引脚2之间通过导电粘结物质跨接无源器件11，所述无源器件11可以跨接于引脚2正面与引脚2正面之间，也可以跨接于引脚2背面与引脚2背面之间。
实施例5：单基岛多圈引脚
参见图26（A）和图26（B），图26（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例5的结构示意图。图26（B）为图26（A）的俯视图。由图26（A）和图26（B）可以看出，实施例5与实施例1的不同之处仅在于：所述引脚2有多圈。
实施例6：单基岛多圈引脚静电释放圈
参见图27（A）和图27（B），图27（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例6的结构示意图。图27（B）为图27（A）的俯视图。由图27（A）和图27（B）可以看出，实施例6与实施例2的不同之处仅在于：所述引脚2有多圈。
实施例7：单基岛多圈引脚无源器件
参见图28（A）和图28（B），图28（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例7的结构示意图。图28（B）为图28（A）的俯视图。由图28（A）和图28（B）可以看出，实施例7与实施例3的不同之处仅在于：所述引脚2有多圈。
实施例8：单基岛多圈引脚静电释放圈无源器件
参见图29（A）和图29（B），图29（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例8的结构示意图。图29（B）为图29（A）的俯视图。由图29（A）和图29（B）可以看出，实施例8与实施例4的不同之处仅在于：所述引脚2有多圈。
实施例9：多基岛单圈引脚
参见图30（A）和图30（B），图30（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例9的结构示意图。图30（B）为图30（A）的俯视图。由图30（A）和图30（B）可以看出，实施例9与实施例1的不同之处仅在于：所述基岛1有多个。
实施例10：多基岛单圈引脚静电释放圈
参见图31（A）和图31（B），图31（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例10的结构示意图。图31（B）为图31（A）的俯视图。由图31（A）和图31（B）可以看出，实施例10与实施例2的不同之处仅在于：所述基岛1有多个。
实施例11：多基岛单圈引脚无源器件
参见图32（A）和图32（B），图32（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例11的结构示意图。图32（B）为图32（A）的俯视图。由图32（A）和图32（B）可以看出，实施例11与实施例3的不同之处仅在于：所述基岛1有多个。
实施例12：多基岛单圈引脚静电释放圈无源器件
参见图33（A）和图33（B），图33（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例12的结构示意图。图33（B）为图33（A）的俯视图。由图33（A）和图33（B）可以看出，实施例12与实施例4的不同之处仅在于：所述基岛1有多个。
实施例13：多基岛多圈引脚
参见图34（A）和图34（B），图34（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例13的结构示意图。图34（B）为图34（A）的俯视图。由图34（A）和图34（B）可以看出，实施例13与实施例5的不同之处仅在于：所述基岛1有多个。
实施例14：多基岛多圈引脚静电释放圈
参见图35（A）和图35（B），图35（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例14的结构示意图。图35（B）为图35（A）的俯视图。由图35（A）和图35（B）可以看出，实施例14与实施例6的不同之处仅在于：所述基岛1有多个。
实施例15：多基岛多圈引脚无源器件
参见图36（A）和图36（B），图36（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例15的结构示意图。图36（B）为图36（A）的俯视图。由图36（A）和图36（B）可以看出，实施例15与实施例7的不同之处仅在于：所述基岛1有多个。
实施例16：多基岛多圈引脚静电释放圈无源器件
参见图37（A）和图37（B），图37（A）本发明单芯片正装先蚀刻后封装基岛露出封装结构实施例16的结构示意图。图37（B）为图37（A）的俯视图。由图37（A）和图37（B）可以看出，实施例16与实施例8的不同之处仅在于：所述基岛1有多个。

Claims (6)

1.一种单芯片正装先蚀刻后封装基岛露出封装结构的制造方法，其特征在于所述方法包括以下工艺步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面电镀一层铜材薄膜，
步骤三、贴光阻膜作业
利用贴光阻膜设备在完成预镀铜材薄膜的金属基板正面及背面进行光阻膜的被覆，
步骤四、金属基板背面去除部分光阻膜
利用曝光显影设备在步骤三完成贴膜作业的金属基板背面进行图形曝光、显影以及开窗，以露出金属基板背面后续需要进行电镀的图形区域，
步骤五、电镀惰性金属线路层
将金属基板背面已完成开窗的图形区域电镀上惰性金属线路层， 
步骤六，电镀高导电金属层
在惰性金属线路层表面进行高导电金属层的电镀， 
步骤七，去除金属基板表面光阻膜
将金属基板表面的光阻膜去除， 
步骤八、预包封
在金属基板背面进行塑封料的预包封， 
步骤九、塑封料表面开孔
在步骤八完成预包封的塑封料表面进行后续要植金属球区域的开孔作业， 
步骤十、贴光阻膜作业
在金属基板正面及背面被覆光阻膜，
步骤十一、金属基板正面去除部分光阻膜
利用曝光显影设备在步骤十完成贴光阻膜作业的金属基板正面进行图形曝光、显影以及开窗，以露出金属基板正面后续需要进行化学蚀刻的图形区域，
步骤十二、化学蚀刻
将步骤十一金属基板正面完成开窗的图形区域进行化学蚀刻，
步骤十三、电镀金属层
在步骤十二完成化学蚀刻后露出的惰性金属线路层上进行金属层的电镀，在金属基板正面相对形成基岛和引脚，
步骤十四、去除金属基板表面光阻膜
将金属基板表面的光阻膜去除， 
步骤十五、涂覆粘结物质
在步骤十三相对形成的基岛正面涂覆导电或不导电粘结物质，
步骤十六、装片
在步骤十五中基岛正面涂覆的导电或不导电粘结物质上进行芯片的植入，
步骤十七、金属线键合
在芯片正面与引脚正面之间进行键合金属线作业，
步骤十八、包封
在完成装片打线后的金属基板正面进行塑封料的包封， 
步骤十九、清洗
对金属基板背面塑封料开孔处进行清洗，
步骤二十、植球
在步骤十九经过清洗的小孔内植入金属球， 
步骤二十一、切割成品
将步骤二十完成植球的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得单芯片正装先蚀刻后封装基岛露出封装结构成品。
2.根据权利要求1所述的一种单芯片正装先蚀刻后封装基岛露出封装结构的制造方法，其特征在于：所述基岛（1）与引脚（2）之间设置有静电释放圈（10），所述静电释放圈（10）正面与芯片（4）正面之间通过金属线（5）相连接。
3.根据权利要求1所述的一种单芯片正装先蚀刻后封装基岛露出封装结构的制造方法，其特征在于：所述引脚（2）与引脚（2）之间跨接无源器件（11），所述无源器件（11）跨接于引脚（2）正面与引脚（2）正面之间或跨接于引脚（2）背面与引脚（2）背面之间。
4.根据权利要求1~3其中之一所述的一种单芯片正装先蚀刻后封装基岛露出封装结构的制造方法，其特征在于：所述引脚（2）有多圈。
5.根据权利要求1所述的一种单芯片正装先蚀刻后封装基岛露出封装结构的制造方法，其特征在于：所述步骤十九对金属基板背面塑封料开孔处进行清洗同时进行金属保护层被覆。
6.根据权利要求1所述的一种单芯片正装先蚀刻后封装基岛露出封装结构的制造方法，其特征在于：所述基岛（1）有多个。
CN201210140792.3A 2012-05-09 2012-05-09 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法 Active CN102881671B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210140792.3A CN102881671B (zh) 2012-05-09 2012-05-09 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210140792.3A CN102881671B (zh) 2012-05-09 2012-05-09 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102881671A CN102881671A (zh) 2013-01-16
CN102881671B true CN102881671B (zh) 2014-10-29

Family

ID=47482946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210140792.3A Active CN102881671B (zh) 2012-05-09 2012-05-09 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102881671B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200939421A (en) * 2008-03-11 2009-09-16 Powertech Technology Inc Multi-window ball grid array package
CN102005432A (zh) * 2010-09-30 2011-04-06 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法
CN102376672A (zh) * 2011-11-30 2012-03-14 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200814275A (en) * 2006-09-06 2008-03-16 Advanced Semiconductor Eng Chip carrier with a signal collection tape and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200939421A (en) * 2008-03-11 2009-09-16 Powertech Technology Inc Multi-window ball grid array package
CN102005432A (zh) * 2010-09-30 2011-04-06 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法
CN102376672A (zh) * 2011-11-30 2012-03-14 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法

Also Published As

Publication number Publication date
CN102881671A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
CN102723280B (zh) 单面三维线路芯片倒装先蚀后封制造方法
CN102723289A (zh) 芯片正装单面三维线路先封后蚀制造方法及其封装结构
CN102856291B (zh) 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法
CN102881671B (zh) 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法
CN102856284B (zh) 多芯片倒装先封装后蚀刻基岛露出封装结构及其制造方法
CN102867791A (zh) 多芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102723290B (zh) 单面三维线路芯片正装先封后蚀制造方法及其封装结构
CN102856287B (zh) 多芯片正装先封装后蚀刻基岛露出封装结构及其制造方法
CN102867802B (zh) 多芯片倒装先蚀刻后封装基岛露出封装结构及其制造方法
CN102760668B (zh) 单面三维线路芯片倒装先封后蚀制造方法
CN102856283B (zh) 单芯片正装先封装后蚀刻基岛埋入封装结构及其制造方法
CN102856286B (zh) 单芯片正装先封装后蚀刻无基岛封装结构及其制造方法
CN102856268B (zh) 多芯片正装先封装后蚀刻无基岛封装结构及其制造方法
CN102856292B (zh) 单芯片倒装先蚀刻后封装无基岛封装结构及其制造方法
CN102856293B (zh) 单芯片正装先蚀刻后封装无基岛封装结构及其制造方法
CN102856271B (zh) 多芯片倒装先蚀刻后封装无基岛封装结构及其制造方法
CN102867790B (zh) 多芯片正装先蚀刻后封装基岛露出封装结构及其制造方法
CN102856289B (zh) 单芯片倒装先蚀刻后封装基岛露出封装结构及其制造方法
CN102856269B (zh) 单芯片倒装先封装后蚀刻基岛露出封装结构及其制造方法
CN102867789B (zh) 单芯片正装先封装后蚀刻基岛露出封装结构及其制造方法
CN102856285B (zh) 单芯片倒装先封装后蚀刻基岛埋入封装结构及其制造方法
CN102881664B (zh) 多芯片倒装先封装后蚀刻无基岛封装结构及其制造方法
CN102856290A (zh) 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102856270B (zh) 单芯片倒装先封装后蚀刻无基岛封装结构及其制造方法
CN102723287A (zh) 双面三维线路芯片正装先封后蚀制造方法及其封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant